本發(fā)明涉及一種基于ARM的參數(shù)識(shí)別系統(tǒng)的網(wǎng)絡(luò)協(xié)議的工作方法，屬于網(wǎng)絡(luò)通信及衛(wèi)星移動(dòng)通信領(lǐng)域。

背景技術(shù)：

S標(biāo)準(zhǔn)以全球通信系統(tǒng)標(biāo)準(zhǔn)GSM(Global System for Communication)為基礎(chǔ)衍化而來(lái)，是針對(duì)地球同步衛(wèi)星移動(dòng)通信設(shè)置的標(biāo)準(zhǔn)，由ETSI(European Telecommunication Standards Institute)歐洲電信標(biāo)準(zhǔn)委員會(huì)制定。T衛(wèi)星系統(tǒng)廣泛應(yīng)用于歐洲、中東、非洲的北部、中部、東部以及亞洲和澳大利亞等地區(qū)，并為這些地區(qū)提供衛(wèi)星通信網(wǎng)絡(luò)，涉及手持設(shè)備(如手機(jī))和一些海事設(shè)施的通信，用以傳輸一些傳統(tǒng)設(shè)施(如GSM，UMTS，WLAN等)不能傳輸?shù)恼Z(yǔ)音、傳真和以IP為基礎(chǔ)的數(shù)據(jù)。

S標(biāo)準(zhǔn)設(shè)計(jì)的網(wǎng)絡(luò)分為三個(gè)部分，分別為地面發(fā)射部分，空間轉(zhuǎn)接部分和用戶終端系統(tǒng)，如圖1所示。

S標(biāo)準(zhǔn)設(shè)計(jì)的網(wǎng)絡(luò)中使用的信道可以分為兩類，一種是傳輸語(yǔ)音和傳真數(shù)據(jù)的業(yè)務(wù)信道，另一種是為了發(fā)送信令或同步數(shù)據(jù)的控制信道。為保證信道中數(shù)據(jù)傳輸?shù)目煽啃裕撐摹胺菂f(xié)作通信中基于卷積碼的信息截獲技術(shù)研究”【山東大學(xué)，梅文杰，碩士畢業(yè)論文，2015.4.25】中針對(duì)部分特殊信道，如頻率校正信道、通用公共信道和業(yè)務(wù)信道，提出一種加密算法，以及業(yè)務(wù)信道上的密碼參數(shù)盲識(shí)別算法，但該文并未給出密碼參數(shù)盲識(shí)別算法的具體硬件實(shí)現(xiàn)方法。

技術(shù)實(shí)現(xiàn)要素：

針對(duì)現(xiàn)有技術(shù)存在的缺陷及不足，本發(fā)明提出一種基于ARM的某通信系統(tǒng)的網(wǎng)絡(luò)協(xié)議及其實(shí)現(xiàn)。本發(fā)明為S標(biāo)準(zhǔn)中的業(yè)務(wù)信道密碼參數(shù)盲識(shí)別的參數(shù)識(shí)別系統(tǒng)，設(shè)計(jì)并實(shí)現(xiàn)了一套基于ARM的網(wǎng)絡(luò)接口。本實(shí)現(xiàn)方法將參數(shù)識(shí)別系統(tǒng)以及第三方接收機(jī)隔離，對(duì)外只提供TCP接口，以保證該參數(shù)識(shí)別系統(tǒng)內(nèi)部的穩(wěn)定性及對(duì)外的唯一性，且具體實(shí)現(xiàn)過(guò)程提高了系統(tǒng)的健壯性及可維護(hù)性。本發(fā)明提出的網(wǎng)絡(luò)協(xié)議中，對(duì)一些重要數(shù)據(jù)進(jìn)行卷積碼編碼之后在進(jìn)行傳輸，以保證傳輸?shù)目煽啃浴?/p>

本發(fā)明采用的技術(shù)方案如下：

一種基于ARM的參數(shù)識(shí)別系統(tǒng)的網(wǎng)絡(luò)協(xié)議的工作方法，該系統(tǒng)包括ARM處理器、一個(gè)100M網(wǎng)口、網(wǎng)口插座和一個(gè)FPGA模塊，網(wǎng)口插座采用RJ45接口，內(nèi)置變壓器；ARM處理 器通過(guò)數(shù)據(jù)線、地址線及控制信號(hào)線連接FPGA模塊，ARM處理器經(jīng)RJ45接口和接收機(jī)相連接，接收機(jī)遵循TCP/IP協(xié)議的本網(wǎng)絡(luò)協(xié)議進(jìn)行通信；FPGA模塊能完成參數(shù)識(shí)別算法，利用ARM處理器實(shí)現(xiàn)對(duì)外數(shù)據(jù)的接收和發(fā)送，以及與FPGA模塊的數(shù)據(jù)交互；ARM處理器與FPGA模塊數(shù)據(jù)交互過(guò)程包括兩方面：當(dāng)ARM處理器對(duì)接收機(jī)發(fā)送過(guò)來(lái)的數(shù)據(jù)進(jìn)行處理之后，通過(guò)與FPGA中的數(shù)據(jù)線及其地址線，將處理后的數(shù)據(jù)發(fā)送到FPGA的接收數(shù)據(jù)緩沖區(qū)，并通過(guò)控制信號(hào)線告知FPGA所需操作；FPGA模塊完成參數(shù)識(shí)別后，會(huì)將數(shù)據(jù)保存在FPGA模塊的發(fā)送數(shù)據(jù)緩沖區(qū)，ARM處理器可通過(guò)讀取該緩沖區(qū)以得到所需數(shù)據(jù)，該網(wǎng)絡(luò)協(xié)議包含五種指令，共用一種數(shù)據(jù)包結(jié)構(gòu)，在ARM處理器芯片中刷入Linux系統(tǒng)，并通過(guò)C語(yǔ)言實(shí)現(xiàn)服務(wù)端的應(yīng)用程序，該程序控制指令的收發(fā)及處理過(guò)程，將該程序放入ARM啟動(dòng)目錄，以達(dá)到ARM處理器開(kāi)機(jī)后自動(dòng)啟動(dòng)該程序的目的，該網(wǎng)絡(luò)協(xié)議使用的數(shù)據(jù)包結(jié)構(gòu)采用包頭加包體結(jié)構(gòu)，包含五字節(jié)的包頭信息，以及若干字節(jié)的通信報(bào)文，包頭首字節(jié)為指令類型，第二三字節(jié)為通信報(bào)文長(zhǎng)度，第四字節(jié)為附帶參數(shù)信息即通話唯一標(biāo)識(shí)長(zhǎng)度，第五字節(jié)為最大允許的包長(zhǎng)度，該最大包長(zhǎng)度固定為65536字節(jié)，五種指令為：

⑴請(qǐng)求識(shí)別指令：通信報(bào)文為通話唯一標(biāo)識(shí)和密文數(shù)據(jù)報(bào)，通話唯一標(biāo)識(shí)可自由定義，密文數(shù)據(jù)報(bào)的數(shù)組以每22字節(jié)為一組，第一組為報(bào)頭，其余為上下行數(shù)據(jù)，報(bào)頭前三字節(jié)依次為類型、下行數(shù)據(jù)幀數(shù)、上行數(shù)據(jù)幀數(shù)，其后字節(jié)目前留空；上下行數(shù)據(jù)以每22字節(jié)為一組，其中每組數(shù)組包含19比特的幀號(hào)，以及待識(shí)別的48*2比特的時(shí)隙數(shù)據(jù)；

⑵發(fā)送識(shí)別結(jié)果指令：通信報(bào)文為通話唯一標(biāo)識(shí)和識(shí)別成功標(biāo)識(shí)，通話唯一標(biāo)識(shí)可自行定義，識(shí)別成功標(biāo)識(shí)長(zhǎng)度為一字節(jié)：1代表識(shí)別成功，0代表識(shí)別失?。?/p>

⑶請(qǐng)求密鑰流指令：通信報(bào)文為通話唯一標(biāo)識(shí)和請(qǐng)求密鑰流數(shù)據(jù)報(bào)，請(qǐng)求密鑰流數(shù)據(jù)報(bào)長(zhǎng)度固定為40比特，其中前兩比特為每幀密鑰流長(zhǎng)度，之后依次為19比特的起始幀號(hào)和19比特的結(jié)束幀號(hào)；

⑷返回密鑰流指令：通信報(bào)文為通話唯一標(biāo)識(shí)和密鑰流數(shù)據(jù)，密鑰流數(shù)據(jù)報(bào)由三部分組成：兩字節(jié)的每幀數(shù)據(jù)長(zhǎng)度，19字節(jié)的起始幀號(hào)，n幀數(shù)據(jù)；

⑸心跳包：長(zhǎng)度為零，只發(fā)送包頭；

其中第一、三種指令是為接收機(jī)設(shè)計(jì)的指令，第二、四指令是為ARM處理器而設(shè)計(jì)，第五種指令由接收機(jī)和ARM處理器每隔五秒相互發(fā)送一次，當(dāng)連續(xù)二十秒未收到心跳包，則重新建立連接；前四種指令需相互配合，才能完成接收機(jī)對(duì)參數(shù)識(shí)別算法的調(diào)用；

上述網(wǎng)絡(luò)協(xié)議的工作方法，其步驟如下：

1)接收機(jī)連接ARM處理器對(duì)外提供的TCP端口，連接成功后接收機(jī)遵循本網(wǎng)絡(luò)接口向ARM處理器發(fā)送指令，將待識(shí)別的數(shù)據(jù)以48*2比特為一幀，首先接收機(jī)對(duì)每幀數(shù)據(jù)進(jìn)行預(yù) 編碼，預(yù)編碼采用卷積碼的方式，具體過(guò)程如下：

a)將每幀的96比特?cái)?shù)據(jù)統(tǒng)一成信息序列u＝u(u₁，u₂...u₉₆)；

b)計(jì)算生成矩陣，采用二元(2,1,4)卷積碼結(jié)構(gòu)，則兩路脈沖沖激響應(yīng)為 構(gòu)造出如下生成矩陣：

c)計(jì)算輸出碼字，利用如下公式求得輸出碼字c

得到預(yù)編碼數(shù)據(jù)后，將19比特幀號(hào)與預(yù)編碼之后的數(shù)據(jù)封裝成22比特一組的數(shù)據(jù)，將上下行數(shù)據(jù)都封裝成22比特一組的數(shù)據(jù)后，與通話唯一標(biāo)識(shí)一起封裝成請(qǐng)求識(shí)別指令發(fā)送到FPGA模塊；

2)ARM處理器首先接收接收機(jī)發(fā)送的五字節(jié)包頭，依次判斷指令類型，通信報(bào)文長(zhǎng)度，通話唯一標(biāo)識(shí)長(zhǎng)度，若ARM處理器接收到的指令為請(qǐng)求識(shí)別指令，首先根據(jù)通信報(bào)文長(zhǎng)度接收指定長(zhǎng)度的字節(jié)數(shù)到本地緩沖區(qū)，之后根據(jù)密文數(shù)據(jù)報(bào)第一組數(shù)組確定上下行數(shù)據(jù)長(zhǎng)度，然后每22字節(jié)一組解析出19比特幀號(hào)以及預(yù)編碼數(shù)據(jù)，利用維特比譯碼方法將預(yù)編碼數(shù)據(jù)轉(zhuǎn)為48*2比特的時(shí)隙數(shù)據(jù)，將時(shí)隙數(shù)據(jù)以每次48比特通過(guò)與FPGA模塊相連的端口傳輸?shù)紽PGA的內(nèi)存空間，傳輸16次等待一次識(shí)別結(jié)果，當(dāng)全部數(shù)據(jù)識(shí)別完成后，向接收機(jī)發(fā)送識(shí)別結(jié)果指令；

3)接收機(jī)收到指令后，首先接收五字節(jié)的包頭，依次判斷指令類型，通信報(bào)文長(zhǎng)度，通話唯一標(biāo)識(shí)長(zhǎng)度，若接收到的指令為識(shí)別結(jié)果指令，則將19比特的起始幀號(hào)與結(jié)束幀號(hào)經(jīng)過(guò)卷積碼編碼之后，與每幀長(zhǎng)度一起封裝成請(qǐng)求密鑰流指令；

4)ARM處理器收到接收機(jī)的指令后，首先接收字節(jié)的包頭，依次判斷指令類型，通信報(bào)文長(zhǎng)度，通話唯一標(biāo)識(shí)長(zhǎng)度，若接收到的指令為請(qǐng)求密鑰流指令，首先解析出每幀長(zhǎng)度以及起始幀號(hào)，并計(jì)算出共請(qǐng)求的幀數(shù)n，之后根據(jù)起始幀號(hào)從FPGA模塊指定地址讀取n幀數(shù)據(jù)，最后將每幀長(zhǎng)度、起始幀號(hào)、n幀數(shù)據(jù)封裝成返回密鑰流指令，并向接收機(jī)發(fā)送該指令；

5)重復(fù)步驟1)、2)、3)、4)，當(dāng)連續(xù)二十秒未收到心跳包，按斷開(kāi)連接處理，接收機(jī)與FPGA模塊重新建立連接，再重復(fù)步驟1)2)3)4)5)。

所述的ARM，過(guò)去稱作進(jìn)階精簡(jiǎn)指令集機(jī)器(Advanced RISC Machine，更早稱作：Acorn RISC Machine)，是一個(gè)32位精簡(jiǎn)指令集(RISC)處理器，其廣泛地使用在許多嵌入式系統(tǒng)設(shè)計(jì)。

所述的FPGA(Field－Programmable Gate Array)，即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。

所述的TCP是英文Transmission Control Protocol的縮寫，TCP端口就是為TCP協(xié)議通信提供服務(wù)的端口。

所述的RJ45是布線系統(tǒng)中信息插座連接器的一種，由插頭和插座組成，插頭有8個(gè)凹槽和8個(gè)觸點(diǎn)，用于數(shù)據(jù)電纜的端接，實(shí)現(xiàn)設(shè)備、端線、配線架模塊間的連接及變更。

本發(fā)明的有益效果如下：

1.本發(fā)明將參數(shù)識(shí)別系統(tǒng)以及接收機(jī)隔離，對(duì)外只提供TCP接口，以保證該參數(shù)識(shí)別系統(tǒng)內(nèi)部的穩(wěn)定性及對(duì)外的唯一性；

2.本發(fā)明數(shù)據(jù)包統(tǒng)一采用包頭加包體的結(jié)構(gòu)，提高了該協(xié)議的健壯性及可維護(hù)性；

3.本發(fā)明采用ARM處理器，靈活性高，能夠擴(kuò)展多種功能；

4.本發(fā)明對(duì)一些重要數(shù)據(jù)進(jìn)行卷積碼編碼之后在進(jìn)行傳輸，以保證傳輸?shù)目煽啃浴?/p>

附圖說(shuō)明

圖1為S標(biāo)準(zhǔn)設(shè)計(jì)的網(wǎng)絡(luò)結(jié)構(gòu)，當(dāng)衛(wèi)星電話發(fā)射呼叫信號(hào)后，空間段接收信號(hào)并進(jìn)行轉(zhuǎn)接，發(fā)射到公用開(kāi)關(guān)電話網(wǎng)絡(luò)PSTN(Public Switched Telephone Network)進(jìn)行維護(hù)和相關(guān)設(shè)置的工作，其中信號(hào)由空間段到地面段采用C-Band，真正發(fā)送到用戶的信號(hào)運(yùn)用L-band的點(diǎn)波束為載波；

圖2是本發(fā)明的參數(shù)識(shí)別系統(tǒng)中的ARM處理器與FPGA模塊、接收機(jī)相連的結(jié)構(gòu)框圖，ARM處理器經(jīng)RJ45接口和接收機(jī)相連接，ARM處理器通過(guò)數(shù)據(jù)線、地址線及控制信號(hào)線連接FPGA模塊。

具體實(shí)施方式

下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明作進(jìn)一步說(shuō)明，但不限于此。

實(shí)施例：

本發(fā)明實(shí)施例如圖2所示，一種基于ARM的參數(shù)識(shí)別系統(tǒng)的網(wǎng)絡(luò)協(xié)議的工作方法，該系統(tǒng)包括ARM處理器、一個(gè)100M網(wǎng)口、網(wǎng)口插座和一個(gè)FPGA模塊，網(wǎng)口插座采用RJ45接口，內(nèi)置變壓器；ARM處理器通過(guò)數(shù)據(jù)線、地址線及控制信號(hào)線連接FPGA模塊，ARM處理器經(jīng)RJ45接口和接收機(jī)相連接，接收機(jī)遵循TCP/IP協(xié)議的本網(wǎng)絡(luò)協(xié)議進(jìn)行通信；FPGA模塊能完成參數(shù)識(shí)別算法，利用ARM處理器實(shí)現(xiàn)對(duì)外數(shù)據(jù)的接收和發(fā)送，以及與FPGA模塊的數(shù)據(jù)交互；ARM處理器與FPGA模塊數(shù)據(jù)交互過(guò)程包括兩方面：當(dāng)ARM處理器對(duì)接收機(jī)發(fā)送過(guò)來(lái)的數(shù)據(jù)進(jìn)行處理之后，通過(guò)與FPGA中的數(shù)據(jù)線及其地址線，將處理后的數(shù)據(jù)發(fā)送到FPGA的接收數(shù)據(jù)緩沖區(qū)，并通過(guò)控制信號(hào)線告知FPGA所需操作；FPGA模塊完成參數(shù)識(shí)別后，會(huì)將數(shù)據(jù)保存在FPGA模塊的發(fā)送數(shù)據(jù)緩沖區(qū)，ARM處理器可通過(guò)讀取該緩沖區(qū)以得到所需數(shù)據(jù)，該網(wǎng)絡(luò)協(xié)議包含五種指令，共用一種數(shù)據(jù)包結(jié)構(gòu)，在ARM處理器芯片中刷入Linux系統(tǒng)，并通過(guò)C語(yǔ)言實(shí)現(xiàn)服務(wù)端的應(yīng)用程序，該程序控制指令的收發(fā)及處理過(guò)程，將該程序放入ARM啟動(dòng)目錄，以達(dá)到ARM處理器開(kāi)機(jī)后自動(dòng)啟動(dòng)該程序的目的，該網(wǎng)絡(luò)協(xié)議使用的數(shù)據(jù)包結(jié)構(gòu)采用包頭加包體結(jié)構(gòu)，包含五字節(jié)的包頭信息，以及若干字節(jié)的通信報(bào)文，包頭首字節(jié)為指令類型，第二三字節(jié)為通信報(bào)文長(zhǎng)度，第四字節(jié)為附帶參數(shù)信息即通話唯一標(biāo)識(shí)長(zhǎng)度，第五字節(jié)為最大允許的包長(zhǎng)度，該最大包長(zhǎng)度固定為65536字節(jié)，五種指令為：

⑴請(qǐng)求識(shí)別指令：通信報(bào)文為通話唯一標(biāo)識(shí)和密文數(shù)據(jù)報(bào)，通話唯一標(biāo)識(shí)可自由定義，密文數(shù)據(jù)報(bào)的數(shù)組以每22字節(jié)為一組，第一組為報(bào)頭，其余為上下行數(shù)據(jù)，報(bào)頭前三字節(jié)依次為類型、下行數(shù)據(jù)幀數(shù)、上行數(shù)據(jù)幀數(shù)，其后字節(jié)目前留空；上下行數(shù)據(jù)以每22字節(jié)為一組，其中每組數(shù)組包含19比特的幀號(hào)，以及待識(shí)別的48*2比特的時(shí)隙數(shù)據(jù)；

⑵發(fā)送識(shí)別結(jié)果指令：通信報(bào)文為通話唯一標(biāo)識(shí)和識(shí)別成功標(biāo)識(shí)，通話唯一標(biāo)識(shí)可自行定義，識(shí)別成功標(biāo)識(shí)長(zhǎng)度為一字節(jié)：1代表識(shí)別成功，0代表識(shí)別失??；

⑶請(qǐng)求密鑰流指令：通信報(bào)文為通話唯一標(biāo)識(shí)和請(qǐng)求密鑰流數(shù)據(jù)報(bào)，請(qǐng)求密鑰流數(shù)據(jù)報(bào)長(zhǎng)度固定為40比特，其中前兩比特為每幀密鑰流長(zhǎng)度，之后依次為19比特的起始幀號(hào)和19比特的結(jié)束幀號(hào)；

⑷返回密鑰流指令：通信報(bào)文為通話唯一標(biāo)識(shí)和密鑰流數(shù)據(jù)，密鑰流數(shù)據(jù)報(bào)由三部分組成：兩字節(jié)的每幀數(shù)據(jù)長(zhǎng)度，19字節(jié)的起始幀號(hào)，n幀數(shù)據(jù)；

⑸心跳包：長(zhǎng)度為零，只發(fā)送包頭；

其中第一、三種指令是為接收機(jī)設(shè)計(jì)的指令，第二、四指令是為ARM處理器而設(shè)計(jì)，第 五種指令由接收機(jī)和ARM處理器每隔五秒相互發(fā)送一次，當(dāng)連續(xù)二十秒未收到心跳包，則重新建立連接；前四種指令需相互配合，才能完成接收機(jī)對(duì)參數(shù)識(shí)別算法的調(diào)用；

上述網(wǎng)絡(luò)協(xié)議的工作方法，其步驟如下：

1)接收機(jī)連接ARM處理器對(duì)外提供的TCP端口，連接成功后接收機(jī)遵循本網(wǎng)絡(luò)接口向ARM處理器發(fā)送指令，將待識(shí)別的數(shù)據(jù)以48*2比特為一幀，首先接收機(jī)對(duì)每幀數(shù)據(jù)進(jìn)行預(yù)編碼，預(yù)編碼采用卷積碼的方式，具體過(guò)程如下：

a)將每幀的96比特?cái)?shù)據(jù)統(tǒng)一成信息序列u＝u(u₁，u₂...u₉₆)；

b)計(jì)算生成矩陣，采用二元(2,1,4)卷積碼結(jié)構(gòu)，則兩路脈沖沖激響應(yīng)為 構(gòu)造出如下生成矩陣：

c)計(jì)算輸出碼字，利用如下公式求得輸出碼字c

得到預(yù)編碼數(shù)據(jù)后，將19比特幀號(hào)與預(yù)編碼之后的數(shù)據(jù)封裝成22比特一組的數(shù)據(jù)，將上下行數(shù)據(jù)都封裝成22比特一組的數(shù)據(jù)后，與通話唯一標(biāo)識(shí)一起封裝成請(qǐng)求識(shí)別指令發(fā)送到FPGA模塊；

2)ARM處理器首先接收接收機(jī)發(fā)送的五字節(jié)包頭，依次判斷指令類型，通信報(bào)文長(zhǎng)度，通話唯一標(biāo)識(shí)長(zhǎng)度，若ARM處理器接收到的指令為請(qǐng)求識(shí)別指令，首先根據(jù)通信報(bào)文長(zhǎng)度接 收指定長(zhǎng)度的字節(jié)數(shù)到本地緩沖區(qū)，之后根據(jù)密文數(shù)據(jù)報(bào)第一組數(shù)組確定上下行數(shù)據(jù)長(zhǎng)度，然后每22字節(jié)一組解析出19比特幀號(hào)以及預(yù)編碼數(shù)據(jù)，利用維特比譯碼方法將預(yù)編碼數(shù)據(jù)轉(zhuǎn)為48*2比特的時(shí)隙數(shù)據(jù)，將時(shí)隙數(shù)據(jù)以每次48比特通過(guò)與FPGA模塊相連的端口傳輸?shù)紽PGA的內(nèi)存空間，傳輸16次等待一次識(shí)別結(jié)果，當(dāng)全部數(shù)據(jù)識(shí)別完成后，向接收機(jī)發(fā)送識(shí)別結(jié)果指令；

3)接收機(jī)收到指令后，首先接收五字節(jié)的包頭，依次判斷指令類型，通信報(bào)文長(zhǎng)度，通話唯一標(biāo)識(shí)長(zhǎng)度，若接收到的指令為識(shí)別結(jié)果指令，則將19比特的起始幀號(hào)與結(jié)束幀號(hào)經(jīng)過(guò)卷積碼編碼之后，與每幀長(zhǎng)度一起封裝成請(qǐng)求密鑰流指令；

4)ARM處理器收到接收機(jī)的指令后，首先接收字節(jié)的包頭，依次判斷指令類型，通信報(bào)文長(zhǎng)度，通話唯一標(biāo)識(shí)長(zhǎng)度，若接收到的指令為請(qǐng)求密鑰流指令，首先解析出每幀長(zhǎng)度以及起始幀號(hào)，并計(jì)算出共請(qǐng)求的幀數(shù)n，之后根據(jù)起始幀號(hào)從FPGA模塊指定地址讀取n幀數(shù)據(jù)，最后將每幀長(zhǎng)度、起始幀號(hào)、n幀數(shù)據(jù)封裝成返回密鑰流指令，并向接收機(jī)發(fā)送該指令；

5)重復(fù)步驟1)、2)、3)、4)，當(dāng)連續(xù)二十秒未收到心跳包，按斷開(kāi)連接處理，接收機(jī)與FPGA模塊重新建立連接，再重復(fù)步驟1)2)3)4)5)。

本發(fā)明所使用的ARM處理器是由三星公司推出的一款低功耗、高性價(jià)比的S3C6410處理器。