本發(fā)明屬于測試技術領域，具體涉及一種基于雙檢波LTE信號電平閉環(huán)控制裝置和方法。

背景技術：

模擬信號在現(xiàn)代通信當中有著廣泛的應用，隨著現(xiàn)代通信技術的發(fā)展，對模擬信號的電平精度和穩(wěn)定度要求越來越高。在進行LTE等多標準通信測試中，最大輸出功率、絕對功率控制容限、相對功率控制容限、聚合功率控制等多項主要指標測試都和下行信號的幅度穩(wěn)定度、精度密切相關，而如何實現(xiàn)下行信號高穩(wěn)定精確輸出是進行LTE測試的一個難點。

傳統(tǒng)的模擬信號幅度控制多采用模擬閉環(huán)負反饋方式，具有穩(wěn)定性好、精度高等特點，因而在傳統(tǒng)信號模擬器中廣泛應用。但是閉環(huán)負反饋幅度控制電路受限于環(huán)路帶寬限制，只能針對CW波信號進行閉環(huán)幅度控制，對于新一代通信的寬帶時隙信號無法實現(xiàn)閉環(huán)，而在使用開環(huán)幅度控制時，因為電路器件溫漂、老化等因素，導致通信信號的幅度誤差較大。

技術實現(xiàn)要素：

針對現(xiàn)有技術中存在的上述技術問題，本發(fā)明提出了一種基于雙檢波LTE信號電平閉環(huán)控制裝置和方法，設計合理，克服了現(xiàn)有技術的不足，具有良好的推廣價值。

為了實現(xiàn)上述目的，本發(fā)明采用如下技術方案：

一種基于雙檢波LTE信號電平閉環(huán)控制裝置，包括選頻濾波單元、壓控衰減單元、第一阻抗匹配單元、通道補償放大單元、第二阻抗匹配單元、功率放大單元、耦合單元、主檢波電路、輔檢波電路、FPGA數據處理單元、DA控制單元和控制轉換單元；

所述選頻濾波單元，被配置為用于對寬帶通信信號進行濾波處理；

所述壓控衰減單元，被配置為用于對濾波后的寬帶通信信號進行電平控制；

所述第一阻抗匹配單元，被配置為用于對電平控制后的寬帶通信信號進行阻抗匹配；

所述通道補償放大單元，被配置為用于對阻抗匹配后的信號進行通道插損補償放大；

所述第二阻抗匹配單元，被配置為用于對補償放大后的信號進行阻抗匹配；

所述功率放大單元，被配置為用于對經過第二阻抗匹配單元阻抗匹配后的信號進行功率放大；

所述耦合單元，被配置為用于對功率放大后的信號進行傳輸和取樣，耦合出部分信號送入主檢波單元；

所述主檢波電路，包括主檢波單元和主AD變換單元；

所述主檢波單元，被配置為用于對經過耦合單元耦合出的信號進行檢波處理；

所述主AD變換單元，被配置為用于對檢波處理后的信號進行AD變換轉換成數字信號；

所述輔檢波電路，包括輔檢波單元和輔AD變換單元；

所述輔檢波單元，被配置為用于對主檢波電路引入的包括溫度誤差、電路漂移在內的非期望誤差因素進行同步檢波處理；

所述輔AD變換單元，被配置為用于對經過輔檢波單元檢波處理后的信號進行AD變換轉換成數字信號；

所述FPGA數據處理單元，被配置為用于對主檢波電路和輔檢波電路兩路采集的數據進行處理；

所述DA控制單元，被配置為用于對經過FPGA數據處理單元處理的數據進行DA變換轉換成模擬信號；

所述控制轉換單元，被配置為用于對經DA控制單元轉化的模擬信號進行放大或縮小處理，反相控制壓控衰減單元；

通過選頻濾波單元對寬帶通信信號進行濾波處理，抑制遠端和近端頻譜雜散，濾波處理后的信號經過壓控衰減單元進行電平控制，電平控制后的信號經過第一阻抗匹配單元對進行阻抗匹配，經過通道補償放大單元對阻抗匹配后的信號進行通道插損補償放大，補償放大后的信號經過第二阻抗匹配單元進行阻抗匹配，經過功率放大單元對阻抗匹配后的信號進行功率放大，功率放大后的信號經過耦合單元進行信號幅度取樣，取樣后的信號送入主檢波電路中的主檢波單元進行檢波處理，然后進入主AD變換單元進行AD變換轉換成數字信號；

同時輔檢波電路中的輔檢波單元對主檢波電路引入的包括溫度誤差、電路漂移在內的非期望誤差因素進行同步檢波處理，然后進入輔AD變換單元對經過輔檢波單元進行AD變換轉換成數字信號；

主檢波電路和輔檢波電路兩路采集的數據同時進入FPGA數據處理單元進行數據處理，然后經過DA控制單元進行DA變換轉換成模擬信號，最后進入控制轉換單元進行模擬信號的放大或縮小，反相控制壓控衰減單元，形成負反饋環(huán)路，最終實現(xiàn)寬帶通信信號的穩(wěn)定輸出。

此外，本發(fā)明還提到一種基于雙檢波LTE信號電平閉環(huán)控制方法，該方法采用如上所述的一種基于雙檢波LTE信號電平閉環(huán)控制裝置，包括如下步驟：

步驟1：通過選頻濾波單元對寬帶通信信號進行濾波處理；

步驟2：通過壓控衰減單元將濾波后的寬帶通信信號進行電平控制；

步驟3：通過第一阻抗匹配單元對電平控制后的寬帶通信信號進行阻抗匹配；

步驟4：通過通道補償放大單元對阻抗匹配后的信號進行通道插損補償放大；

步驟5：通過第二阻抗匹配單元對補償放大后的信號進行阻抗匹配；

步驟6：通過功率放大單元對經過第二阻抗匹配后的信號進行功率放大；

步驟7：通過耦合單元對功率放大后的信號進行傳輸和取樣，其中的主路信號經過其輸出端輸出，耦合出的部分功率信號經過其耦合端進入到主檢波單元；

步驟8：主檢波單元對經過耦合單元耦合出的信號進行檢波處理；

步驟9：主AD變換單元對檢波處理后的信號進行AD變換轉換成數字信號；

步驟10：輔檢波單元對主檢波電路引入的包括溫度誤差、電路漂移在內的非期望誤差因素進行同步檢波處理；

步驟11：輔AD變換單元對經過輔檢波單元檢波處理后的信號進行AD變換轉換成數字信號；

步驟12：FPGA數據處理單元對主AD變換單元和輔AD變換單元采集的數據進行處理；

步驟13：DA控制單元對經過FPGA數據處理單元處理的數據進行DA變換轉換成模擬信號；

步驟14：控制轉換單元對經DA控制單元轉化的模擬信號進行放大或縮小處理，反相控制壓控衰減單元。

優(yōu)選地，在步驟12中，具體包括如下步驟：

步驟12.1：對主AD變換單元和輔AD變換單元采集的數據進行數據擬合；

步驟12.2：根據主控同步信號判斷擬合數據的有效沿；

步驟12.3：將擬合數據累加求平均值；

步驟12.4：將平均值與預置功率校準值通過比較器進行比較得到比較值；

步驟12.5：將比較值與預置功率參考值通過加法器進行求和運算得到功率差值；

步驟12.6：將功率差值進行數值修正得到修正數值。

本發(fā)明所帶來的有益技術效果：

本發(fā)明提出了一種基于雙檢波LTE信號電平閉環(huán)控制裝置和方法，與現(xiàn)有技術相比，本發(fā)明利用主輔兩路檢波電路通過雙檢波方式消除了負反饋閉環(huán)電路本身固有的溫度漂移以及器件老化引入的誤差；通過通道組合放大電路實現(xiàn)了負反饋環(huán)路電路本身引入的信號插損補償和幅度控制范圍的擴展；通過FPGA數字信號處理單元實現(xiàn)了通信信號時域、頻域、溫度三維的幅度控制的快速處理；利用幅度負反饋閉環(huán)原理，在特定子幀內進行幅度負反饋閉環(huán)控制，有效解決了在寬帶通信時隙信號無法進行負反饋閉環(huán)幅度控制的難題，實現(xiàn)了現(xiàn)代通信高速時隙信號穩(wěn)定精準的輸出，實現(xiàn)了LTE信號三維閉環(huán)控制輸出，滿足了現(xiàn)代通信設備和終端測試對大帶寬通信信號要長期穩(wěn)定精準輸出的要求。

本發(fā)明一種基于雙檢波LTE信號電平閉環(huán)控制裝置的前端采用靈活的選頻濾波單元，可根據需要選擇不同的通帶頻率；脈內閉環(huán)控制采用數字處理，因此本發(fā)明不僅適用于LTE信號，通過對FPGA數字信號處理單元內的控制時序進行調整，通過本裝置也可以進行其它寬帶調制信號的雙檢波幅度閉環(huán)精確控制，所以本發(fā)明具有較強的通用性。

附圖說明

圖1為基于雙檢波的三維數字化脈內LTE高速閉環(huán)控制的硬件原理圖。

圖2為FPGA內部LTE信號三維幅度控制數據處理流程圖。

圖3為LTE子幀幅度采樣處理示意圖。

具體實施方式

下面結合附圖以及具體實施方式對本發(fā)明作進一步詳細說明：

實施例1：

針對通信寬帶時隙LTE信號高精度長期穩(wěn)定輸出的測試需求，該實施例中說明一種利用新型可編程器件高速信號處理能力結合雙檢波溫度異化消除特性進行LTE通信信號幅度控制裝置。如圖1所示的基于雙檢波的三維數字化脈內LTE高速閉環(huán)控制的硬件原理圖，包括14個單元：選頻濾波單元、壓控衰減單元、第一阻抗匹配單元、通道補償放大單元、第二阻抗匹配單元、高功率放大單元、寬帶信號耦合單元、主檢波電路、輔檢波電路、主AD變換單元、輔AD變換單元、FPGA數據處理單元、DA控制單元和控制轉換單元。

所述選頻濾波單元，被配置為用于對寬帶通信信號進行濾波處理；

所述壓控衰減單元，被配置為用于對濾波后的寬帶通信信號進行電平控制；

所述第一阻抗匹配單元，被配置為用于對電平控制后的寬帶通信信號進行阻抗匹配；

所述通道補償放大單元，被配置為用于對阻抗匹配后的信號進行通道插損補償放大；

所述第二阻抗匹配單元，被配置為用于對補償放大后的信號進行阻抗匹配；

所述高功率放大單元，被配置為用于對經過第二阻抗匹配單元阻抗匹配后的信號進行功率放大；

所述寬帶信號耦合單元，被配置為用于對功率放大后的信號進行傳輸和取樣，耦合出部分信號送入主檢波單元；

所述主檢波電路，包括主檢波單元和主AD變換單元；

所述主檢波單元，被配置為用于對經過耦合單元耦合出的信號進行檢波處理；

所述主AD變換單元，被配置為用于對檢波處理后的信號進行AD變換轉換成數字信號；

所述輔檢波電路，包括輔檢波單元和輔AD變換單元；

所述輔檢波單元，被配置為用于對主檢波電路引入的包括溫度誤差、電路漂移在內的非期望誤差因素進行同步檢波處理；

所述輔AD變換單元，被配置為用于對經過輔檢波單元檢波處理后的信號進行AD變換轉換成數字信號；

所述FPGA數據處理單元，被配置為用于對主檢波電路和輔檢波電路兩路采集的數據進行處理；

所述DA控制單元，被配置為用于對經過FPGA數據處理單元處理的數據進行DA變換轉換成模擬信號；

所述控制轉換單元，被配置為用于對經DA控制單元轉化的模擬信號進行放大或縮小處理，反相控制壓控衰減單元；

通過選頻濾波單元對寬帶通信信號進行濾波處理，抑制遠端和近端頻譜雜散，濾波處理后的信號經過壓控衰減單元進行電平控制，電平控制后的信號經過第一阻抗匹配單元對進行阻抗匹配，經過通道補償放大單元對阻抗匹配后的信號進行通道插損補償放大，補償放大后的信號經過第二阻抗匹配單元進行阻抗匹配，經過功率放大單元對阻抗匹配后的信號進行功率放大，功率放大后的信號經過耦合單元進行信號幅度取樣，取樣后的信號送入主檢波電路中的主檢波單元進行檢波處理，然后進入主AD變換單元進行AD變換轉換成數字信號。

同時輔檢波電路中的輔檢波單元對主檢波電路引入的包括溫度誤差、電路漂移在內的非期望誤差因素進行同步檢波處理，然后進入輔AD變換單元對經過輔檢波單元進行AD變換轉換成數字信號。

主檢波電路和輔檢波電路兩路采集的數據同時進入FPGA數據處理單元進行數據處理，然后經過DA控制單元進行DA變換轉換成模擬信號，最后進入控制轉換單元進行模擬信號的放大或縮小，反相控制壓控衰減單元，形成負反饋環(huán)路，最終實現(xiàn)寬帶通信信號的穩(wěn)定輸出。

實施2：

在上述實施例的基礎上，本發(fā)明還提到一種基于雙檢波的三維數字化脈內LTE信號電平閉環(huán)控制方法，具體按如下步驟進行：

(1)通過選頻濾波單元①對寬帶通信信號F₁進行信號濾波處理，根據信號占用帶寬選擇合適濾波參數，抑制遠端和近端頻譜雜散；

(2)壓控衰減單元②將濾波后的寬帶通信信號F₁進行信號電平控制，其幅度為Lv1，壓控衰減單元②輸出信號的幅度隨著控制電壓的大小進行線性變化，控制電壓來自FPGA的控制數據，壓控衰減單元②的幅度可變范圍決定最終整個負反饋環(huán)路的幅度控制范圍；

(3)寬帶通信信號F₁經壓控衰減后通過第一阻抗匹配單元③和通道補償放大單元④對信號進行通道插損補償，用于整個環(huán)路本身引入的信號損耗補償；

(4)第二阻抗匹配單元⑤和高功率放大單元⑥將經過補償放大后的信號進行信號功率放大調整，根據設計要求進行大功率放大，信號電平為Lv2，考慮到LTE作為測試激勵源需要大功率輸出，這里采用寬帶大功率放大單元對LTE信號進行功率提高，其中高功率放大單元⑥的功放能力也決定了整個負反饋環(huán)路所能輸出的最大信號電平；

(5)寬帶信號耦合單元⑦對放大后的信號Lv2進行傳輸和取樣，主路信號經過耦合單元的主通路輸出幅度為Lv3的信號，耦合單元的耦合端耦合出部分主路功率信號，幅度為Lv4，寬帶信號耦合單元⑦的主路傳輸插損小于1dB，耦合端相對于主路信號插損大于15dB；

(6)主檢波單元⑧和主AD變換單元⑩將對寬帶信號耦合單元⑦輸出的耦合信號進行檢波處理和AD變換，耦合端輸出取樣后的信號Lv4經主檢波單元⑧轉換成直流電壓，然后經AD變換單元⑩轉換成數字信號，再然后送給FPGA數據處理單元這里得到的幅度為“Lv4+Lv5”(其中Lv4是主檢波單元接收信號的幅度，Lv5是主路檢波電路取樣、采集過程中由于溫度等因素引入的不確定參數)；輔檢波單元⑨和輔AD變換單元不接入電路，其中輔檢波單元⑨將作為標準參考進行檢波，然后經輔AD變換單元轉換成數字信號送給FPGA數據處理單元因輔檢波單元⑨和輔AD變換單元與主檢波電路處于同一電路環(huán)境中，其參數也與主檢波電路完全相同，其溫度誤差、電路漂移等非期望誤差因素與主檢波電路基本一致，輔檢波單元⑨將對主檢波電路引入的溫度誤差、電路漂移等非期望誤差因素進行同步采集，經輔檢波電路采集的數據約為Lv5，兩路數據同時送給FPGA數據處理單元進行數據處理；

(7)FPGA數據處理單元對主輔兩檢波電路采集的數據進行處理，其內部數據邏輯處理流程圖如圖2所示，其中主檢波電路采集的數據主要是主通路信號幅度信息，輔檢波電路采集的數據主要是主檢波電路引入的溫度誤差、電路漂移參數，經過對兩檢波電路信號進行同步、數據擬合后得到純凈的通路LTE信號幅度信息Lv4(“Lv4+Lv5”-Lv5)，然后再在FPGA數據處理單元內進行主控同步判斷數據有效前沿、數值累加求平均、通過比較器與預置功率校準值進行比較、通過加法器與預置功率參考值求和運算后得到現(xiàn)在通道功率Lv3與期望準確功率差值，將差值經數值修正后送入DA控制單元和控制轉換單元反相控制壓控衰減單元②；如圖3所示，由于物理層的FPGA數據處理單元在發(fā)送LTE符號時，同時提供一個start子幀開始信號，但由于射頻傳輸時延，需要根據start和觸發(fā)電平產生觸發(fā)信號，找出第一個符號，然后根據LTE子幀結構進行采樣，然后按照算法處理平均。

(8)DA控制單元和控制轉換單元將FPGA數據處理單元輸出的差值數據轉化成直流電壓，并轉換成與壓控衰減單元②相匹配的控制范圍，反相控制壓控衰減單元②，形成負反饋環(huán)路，控制寬帶通信LTE信號幅度的精準輸出。

本發(fā)明利用主輔兩路檢波電路通過雙檢波方式消除了負反饋閉環(huán)電路本身固有的溫度漂移以及器件老化引入的誤差；通過通道組合放大電路實現(xiàn)了負反饋環(huán)路電路本身引入的信號插損補償和幅度控制范圍的擴展；通過FPGA數字信號處理單元實現(xiàn)了通信信號時域、頻域、溫度三維的幅度控制的快速處理；利用幅度負反饋閉環(huán)原理，在特定子幀內進行幅度負反饋閉環(huán)控制，有效解決了在寬帶通信時隙信號無法進行負反饋閉環(huán)幅度控制的難題，實現(xiàn)了現(xiàn)代通信高速時隙信號穩(wěn)定精準的輸出，實現(xiàn)了LTE信號三維閉環(huán)控制輸出，滿足了現(xiàn)代通信設備和終端測試對大帶寬通信信號要長期穩(wěn)定精準輸出的要求。

當然，上述說明并非是對本發(fā)明的限制，本發(fā)明也并不僅限于上述舉例，本技術領域的技術人員在本發(fā)明的實質范圍內所做出的變化、改型、添加或替換，也應屬于本發(fā)明的保護范圍。