本發(fā)明涉及檢測設(shè)備技術(shù)領(lǐng)域，尤其涉及一種MVB總線監(jiān)視儀。

背景技術(shù)：

多功能車輛總線(MVB)是為了解決列車上的各種電子設(shè)備通信問題而出現(xiàn)的一種技術(shù)，列車車廂內(nèi)部車載可編程電子設(shè)備的數(shù)據(jù)交互都是通過MVB總線進行通信。如果把一節(jié)列車比作一個人的話，MVB總線就是一個人中樞神經(jīng)，所有的動作和指令都是通過MVB總線進行傳輸。

列車通信網(wǎng)絡(luò)采用的兩層網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)，上層是WTB網(wǎng)絡(luò)結(jié)構(gòu)，下層是MVB網(wǎng)絡(luò)結(jié)構(gòu)，從兩層網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)的分析來看，針對車載設(shè)備所在網(wǎng)絡(luò)的調(diào)試、故障檢測等等應(yīng)用，一般僅面向MVB即可。所以研制MVB總線監(jiān)視儀，采集和分析MVB總線數(shù)據(jù)，對于通信數(shù)據(jù)的分析和總線故障診斷有著重要意義。

由于MVB總線上掛載的MVB設(shè)備比較多，每種設(shè)備的功能又不太一樣，與主控制器交互的數(shù)據(jù)內(nèi)容也各不相同，MVB總線數(shù)據(jù)頻率高，數(shù)據(jù)實時性要求很高，使用通常的方法和手段對各設(shè)備進行整體調(diào)試和故障排查，會很困難，因此需要借助專業(yè)設(shè)備對總線數(shù)據(jù)進行捕捉和分析，目前市場缺少這樣的專業(yè)設(shè)備，MVB總線監(jiān)視儀能夠有效解決這樣問題。

相對于國外列車通信網(wǎng)絡(luò)的研究和應(yīng)用，國內(nèi)TCN的發(fā)展還面臨著以下幾個問題：

1)MVB的核心技術(shù)仍然由國外的幾個公司壟斷。

2)由于國外公司對MVB關(guān)鍵技術(shù)的壟斷，嚴(yán)重阻礙了國內(nèi)自主研發(fā)MVB通信網(wǎng)絡(luò)產(chǎn)品，而整機引進的周期長且價格難以承受。

3)國內(nèi)對引進的標(biāo)準(zhǔn)、技術(shù)的理解消化和二次開發(fā)都做的不夠，這不利于MVB通信網(wǎng)絡(luò)技術(shù)在國內(nèi)動車組列車或者其它領(lǐng)域的推廣使用，同時也不利于吸取經(jīng)驗研制自己的列車網(wǎng)絡(luò)產(chǎn)品和制定自己的列車網(wǎng)絡(luò)標(biāo)準(zhǔn)。

4)國內(nèi)對列車通信網(wǎng)絡(luò)的研究較少，沒有多少技術(shù)積累，而此類技術(shù)要求高、投入大，導(dǎo)致國內(nèi)列車通信網(wǎng)研究進步緩慢。

5)產(chǎn)品的后期服務(wù)、維修配件、升級換代等方面面臨困難。鐵路產(chǎn)品的生命周期相對較長，如果沒有完全自主掌握，在產(chǎn)品的后期服務(wù)，維修配件、升級換代等方面必然會帶來極大的困難。

6)由列車網(wǎng)絡(luò)屬于安全級別非常高的產(chǎn)品，關(guān)系到人員資產(chǎn)安全。而我國在對國外列車網(wǎng)絡(luò)引進后，考慮到列車運行安全等問題，對國內(nèi)相關(guān)企業(yè)研制的MVB產(chǎn)的支持力度不夠，可提供上車在線運行的機會不多，這嚴(yán)重制約了國內(nèi)MVB相關(guān)產(chǎn)品發(fā)展和應(yīng)用。

隨著科技的發(fā)展，我國列車通信網(wǎng)絡(luò)的技術(shù)也會逐步和國外先進技術(shù)進行靠攏。相信在不遠(yuǎn)的將來，我們國家擁有自主知識產(chǎn)權(quán)的MVB總線設(shè)備及TCN網(wǎng)絡(luò)必將走向國際市場，得到國際鐵路用戶的認(rèn)可。

為此，我們提出一種MVB總線監(jiān)視儀。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的是為了解決現(xiàn)有技術(shù)中存在的缺點，而提出的一種MVB總線監(jiān)視儀。

為了實現(xiàn)上述目的，本發(fā)明采用了如下技術(shù)方案：

一種MVB總線監(jiān)視儀，包括信號質(zhì)量采集模塊、信號收發(fā)模塊、協(xié)議分析模塊、數(shù)據(jù)存儲模塊、USB傳輸模塊和網(wǎng)絡(luò)傳輸模塊；

信號質(zhì)量采集模塊包括第一變壓器、信號調(diào)理模塊、ADC采集模塊、第一數(shù)字隔離模塊，其中第一變壓器連接DB9接口，其用于采集總線上的波形的電壓值；第一變壓器通過信號調(diào)理模塊與ADC采集模塊連接，信號調(diào)理模塊用于將第一變壓器傳輸?shù)摹?V通過差分衰減運放衰減至±2V后輸送至ADC采集模塊；ADC采集模塊連接第一數(shù)字隔離模塊，第一數(shù)字隔離模塊用于外圍電路的電壓；

信號收發(fā)模塊包括第二變壓器、MVB收發(fā)器、第二數(shù)字隔離模塊，其中第二變壓器連接DB9接口，當(dāng)總線工作于EMD模式時，第二變壓器用于隔離MVB信號；第二變壓器通過MVB收發(fā)器與第二數(shù)字隔離模塊連接，其中MVB收發(fā)器用于差分信號與單端信號的相互轉(zhuǎn)化，第二數(shù)字隔離模塊用于外圍電路的電壓；

協(xié)議分析模塊包括一FPGA芯片，F(xiàn)PGA芯片分別與第一數(shù)字隔離模塊、第二數(shù)字隔離模塊連接，并且FPGA芯片與數(shù)據(jù)存儲模塊連接；

USB傳輸模塊包括USB-PHY模塊和USB接口，USB接口通過USB-PHY和FPGA芯片連接；

網(wǎng)絡(luò)傳輸模塊包括網(wǎng)口-PHY模塊和網(wǎng)絡(luò)接口，網(wǎng)絡(luò)接口通過網(wǎng)口-PHY模塊與FPGA芯片連接。

優(yōu)選的，USB-PHY模塊使用CYUSB3014芯片，并且USB-PHY模塊與USB接口之間采用32位并行傳輸?shù)腉PIF接口及UART接口實現(xiàn)數(shù)據(jù)的交互。

優(yōu)選的，USB接口可使用信號為USB3.0的TYPE-B接口與外部USB電纜連接。

優(yōu)選的，網(wǎng)口-PHY模塊為W5300芯片，W5300芯片與網(wǎng)絡(luò)接口之間采用16位并行傳輸方式實現(xiàn)數(shù)據(jù)交互。

優(yōu)選的，網(wǎng)絡(luò)接口采用信號為RJ45接口與外部網(wǎng)絡(luò)線纜相連接。

優(yōu)選的，數(shù)據(jù)存儲模塊為DDR2(1)儲存器和DDR2(2)儲存器，DDR2(1)儲存器和DDR2(2)儲存器分別與FPGA芯片連接。

本發(fā)明提出的一種MVB總線監(jiān)視儀，將所采集的數(shù)據(jù)通過USB或以太網(wǎng)傳輸?shù)缴衔粰C；實現(xiàn)總線上的傳輸數(shù)據(jù)，針對存儲數(shù)據(jù)進行查詢、統(tǒng)計、診斷等相關(guān)操作，分析MVB總線的工作狀態(tài)。本產(chǎn)品還能夠兼容并自動識別ESD、ESD+和EMD總線介質(zhì)，不主動向MVB總線發(fā)送任何數(shù)據(jù)，不干擾MVB總線數(shù)據(jù)傳輸。

附圖說明

圖1為本發(fā)明提出的一種MVB總線監(jiān)視儀的結(jié)構(gòu)示意圖。

具體實施方式

下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例。

參照圖1，一種MVB總線監(jiān)視儀，包括信號質(zhì)量采集模塊、信號收發(fā)模塊、協(xié)議分析模塊、數(shù)據(jù)存儲模塊、USB傳輸模塊和網(wǎng)絡(luò)傳輸模塊。

信號質(zhì)量采集模塊包括第一變壓器、信號調(diào)理模塊、ADC采集模塊、第一數(shù)字隔離模塊，其中第一變壓器連接DB9接口，其用于采集總線上的波形的電壓值；第一變壓器通過信號調(diào)理模塊與ADC采集模塊連接，信號調(diào)理模塊用于將第一變壓器傳輸?shù)摹?V通過差分衰減運放衰減至±2V后輸送至ADC采集模塊；ADC采集模塊連接第一數(shù)字隔離模塊，第一數(shù)字隔離模塊用于外圍電路的電壓。

信號收發(fā)模塊包括第二變壓器、MVB收發(fā)器、第二數(shù)字隔離模塊，其中第二變壓器連接DB9接口，當(dāng)總線工作于EMD模式時，第二變壓器用于隔離MVB信號；第二變壓器通過MVB收發(fā)器與第二數(shù)字隔離模塊連接，其中MVB收發(fā)器用于差分信號與單端信號的相互轉(zhuǎn)化，第二數(shù)字隔離模塊用于外圍電路的電壓。

協(xié)議分析模塊包括一FPGA芯片，F(xiàn)PGA芯片分別與第一數(shù)字隔離模塊、第二數(shù)字隔離模塊連接，并且FPGA芯片與數(shù)據(jù)存儲模塊連接，其中，數(shù)據(jù)存儲模塊為DDR2(1)儲存器和DDR2(2)儲存器，DDR2(1)儲存器和DDR2(2)儲存器分別與FPGA芯片連接。

FPGA芯片主要的任務(wù)是實時捕獲并解析總線上的數(shù)據(jù)，總線上傳輸?shù)男盘枮?85差分信號，編碼方式為曼徹斯特編碼。并且總線數(shù)據(jù)以幀為基本單位，數(shù)據(jù)幀采用曼徹斯特編碼方式，幀頭、幀尾則采用特殊編碼方式，故解碼器的主要任務(wù)是完成幀頭檢測、幀數(shù)據(jù)辨識、CRC校驗以及最終幀數(shù)據(jù)的提取。

其工作過程為：起始檢測電路監(jiān)視總線狀況，一但檢測到總線上有幀起始位，就通知8分頻電路，產(chǎn)生采樣脈沖和接收時鐘，采樣電路從總線讀取串行數(shù)據(jù)，并將數(shù)據(jù)送往校驗電路和接收控制模塊。接收控制模塊判斷數(shù)據(jù)幀類型，取出應(yīng)用數(shù)據(jù)，存入緩沖區(qū)。接收控制模塊在接收一個完整的幀后，檢測總線狀態(tài)，一旦總線空閑，開始準(zhǔn)備下一幀的接收。

解碼器實現(xiàn)的關(guān)鍵是有效數(shù)據(jù)幀的識別。控制分析部分主要是對解碼器接收的數(shù)據(jù)進行處理，檢測到一幀數(shù)據(jù)，如果是主幀，則開始一輪新的處理，根據(jù)接收到主幀的數(shù)據(jù)位，判斷出其功能碼F_code，繼而設(shè)置不同寬度的從幀接收長度。如果接收從幀響應(yīng)超時，則添加超時標(biāo)志。如果接收數(shù)據(jù)長度不完整或者CRC校驗失敗，同樣在添加錯誤標(biāo)志后存入存儲空間。收到完整的一個報文后，需要將數(shù)據(jù)內(nèi)容、數(shù)據(jù)長度、主從幀標(biāo)志、接收幀的時間戳、接收幀序號、幀地址、錯誤狀態(tài)信息等按照自定義協(xié)議重新組合保存在存儲器中，等待上位機軟件讀取進行分析和顯示。

USB傳輸模塊包括USB-PHY模塊和USB接口，USB接口通過USB-PHY和FPGA芯片連接，USB-PHY模塊使用CYUSB3014芯片，并且USB-PHY模塊與USB接口之間采用32位并行傳輸?shù)腉PIF接口及UART接口實現(xiàn)數(shù)據(jù)的交互；USB接口可使用信號為USB3.0的TYPE-B接口與外部USB電纜連接。

網(wǎng)絡(luò)傳輸模塊包括網(wǎng)口-PHY模塊和網(wǎng)絡(luò)接口，網(wǎng)絡(luò)接口通過網(wǎng)口-PHY模塊與FPGA芯片連接；網(wǎng)口-PHY模塊為W5300芯片，W5300芯片與網(wǎng)絡(luò)接口之間采用16位并行傳輸方式實現(xiàn)數(shù)據(jù)交互，網(wǎng)絡(luò)接口采用信號為RJ45接口與外部網(wǎng)絡(luò)線纜相連接。

本發(fā)明可將所采集的數(shù)據(jù)通過USB或以太網(wǎng)傳輸?shù)缴衔粰C；實現(xiàn)總線上的傳輸數(shù)據(jù)，針對存儲數(shù)據(jù)進行查詢、統(tǒng)計、診斷等相關(guān)操作，分析MVB總線的工作狀態(tài)。本產(chǎn)品還能夠兼容并自動識別ESD、ESD+和EMD總線介質(zhì)，不主動向MVB總線發(fā)送任何數(shù)據(jù)，不干擾MVB總線數(shù)據(jù)傳輸。

以上所述，僅為本發(fā)明較佳的具體實施方式，但本發(fā)明的保護范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，根據(jù)本發(fā)明的技術(shù)方案及其發(fā)明構(gòu)思加以等同替換或改變，都應(yīng)涵蓋在本發(fā)明的保護范圍之內(nèi)。