本發(fā)明涉及移動(dòng)通訊領(lǐng)域，特別是涉及一種射頻電路收發(fā)結(jié)構(gòu)及其設(shè)計(jì)方法。

背景技術(shù)：

在現(xiàn)有射頻電路工作時(shí)，對(duì)于收發(fā)器(通常稱為wtr或transceiver)接收到的時(shí)鐘信號(hào)，通常情況下會(huì)被其他信號(hào)干擾。

目前，對(duì)于射頻部分的時(shí)鐘信號(hào)存在干擾的問題，通常存在以下幾種解決方式：

(1)查找干擾源，消除雜散干擾源；(2)切斷干擾源的傳播路徑。

一旦出現(xiàn)時(shí)鐘信號(hào)被干擾，如果采用(1)和(2)方案涉及pcb改板，現(xiàn)有的回板周期8-10天，增加了研發(fā)周期，延緩了產(chǎn)品上市時(shí)間，且操作較為復(fù)雜，投入成本較高；且由于現(xiàn)有的手機(jī)pcb(printedcircuitboard，印制電路板)空間有限，改動(dòng)一個(gè)單元模塊有可能影響到其他業(yè)務(wù)單元的性能，增加了不可管控的風(fēng)險(xiǎn)。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明提供了一種射頻電路收發(fā)結(jié)構(gòu)及其設(shè)計(jì)方法，以至少解決現(xiàn)有技術(shù)中，射頻電路收發(fā)器在接收時(shí)鐘信號(hào)時(shí)，會(huì)存在其他信號(hào)帶來的干擾，該問題只能通過將成品pcb返廠改板來解決，過程復(fù)雜且耗時(shí)較長，存在較大的改板風(fēng)險(xiǎn)的問題。

一方面，本發(fā)明提供一種射頻電路收發(fā)結(jié)構(gòu)的設(shè)計(jì)方法，包括：在射頻電 路pcb上的pmu(phasormeasurementunit，電源管理單元)和收發(fā)器中間預(yù)留固定位置；在所述pcb初成型后，在所述預(yù)留固定位置設(shè)置時(shí)鐘信號(hào)的接收器件；其中，所述時(shí)鐘信號(hào)的接收器件的種類根據(jù)干擾信號(hào)的存在情況確定。

進(jìn)一步，在存在所述干擾信號(hào)的情況下，所述時(shí)鐘信號(hào)的接收器件設(shè)置為帶通濾波器。

進(jìn)一步，在不存在所述干擾信號(hào)的情況下，所述時(shí)鐘信號(hào)的接收器件設(shè)置為偶數(shù)個(gè)電阻值均為0歐姆的電阻，其中，每兩個(gè)電阻為一組，每組的兩個(gè)電阻pin腳重疊放置，以防止輻射信號(hào)。

進(jìn)一步，根據(jù)所述預(yù)留固定位置的大小確定所述電阻的設(shè)置個(gè)數(shù)。

另一方面，本發(fā)明還提供了一種射頻電路的收發(fā)結(jié)構(gòu)，包括：pmu、收發(fā)器、時(shí)鐘信號(hào)接收器件；其中，所述pmu和所述收發(fā)器耦合，時(shí)鐘信號(hào)接收器件與所述pmu和所述收發(fā)器均耦合，其中，所述時(shí)鐘信號(hào)接收器件包括：每個(gè)電阻值均為0歐姆的偶數(shù)個(gè)電阻，或者，帶通濾波器。

另一方面，本發(fā)明還提供了一種射頻電路，包括：功放處理器、信號(hào)處理器、開關(guān)、天線以及上述的射頻電路的收發(fā)結(jié)構(gòu)；其中，所述射頻電路的收發(fā)結(jié)構(gòu)中的收發(fā)器的基帶發(fā)送端口連接所述功放處理器的一端，所述功放處理器的另一端與所述信號(hào)處理器的一端連接，所述信號(hào)處理器的另一端通過所述開關(guān)連接至所述天線。

進(jìn)一步，還包括：所述射頻電路的收發(fā)結(jié)構(gòu)中的收發(fā)器的基帶接收端口與一個(gè)信號(hào)處理器的一端連接，所述信號(hào)處理器的另一端通過所述開關(guān)連接至所述天線。

進(jìn)一步，所述信號(hào)處理器包括以下之一：雙工器，濾波器。

進(jìn)一步，所述功放處理器包括：放大器。

本發(fā)明在射頻電路pcb上的pmu和收發(fā)器中間預(yù)留固定位置，該固定位置可以在pcb初成型后設(shè)置時(shí)鐘信號(hào)的接收器件，這樣，就可以根據(jù)是否存在干擾情況來確定在該預(yù)留固定位置設(shè)置何種器件，該方法實(shí)現(xiàn)簡單，無需將 pcb成品返廠改板，解決了現(xiàn)有技術(shù)中，射頻電路收發(fā)器在接收時(shí)鐘信號(hào)時(shí)，會(huì)存在其他信號(hào)帶來的干擾，該問題只能通過將成品pcb返廠改板來解決，過程復(fù)雜且耗時(shí)較長，存在較大的改板風(fēng)險(xiǎn)的問題。

附圖說明

通過閱讀下文優(yōu)選實(shí)施方式的詳細(xì)描述，各種其他的優(yōu)點(diǎn)和益處對(duì)于本領(lǐng)域普通技術(shù)人員將變得清楚明了。附圖僅用于示出優(yōu)選實(shí)施方式的目的，而并不認(rèn)為是對(duì)本發(fā)明的限制。而且在整個(gè)附圖中，用相同的參考符號(hào)表示相同的部件。在附圖中：

圖1是本發(fā)明實(shí)施例中射頻電路收發(fā)結(jié)構(gòu)的設(shè)計(jì)方法的流程圖；

圖2是本發(fā)明實(shí)施例中射頻電路的收發(fā)結(jié)構(gòu)的示意圖；

圖3是本發(fā)明實(shí)施例中射頻電路的收發(fā)器與基帶發(fā)送電路的連接示意圖；

圖4是本發(fā)明實(shí)施例中射頻電路的收發(fā)器與基帶收發(fā)電路的連接示意圖；

圖5是本發(fā)明優(yōu)選實(shí)施例中提供的現(xiàn)有技術(shù)中的射頻電路示意圖；

圖6是本發(fā)明優(yōu)選實(shí)施例中射頻電路示意圖；

圖7是本發(fā)明優(yōu)選實(shí)施例中射頻電路中兼容電路的電阻設(shè)置示意圖。

具體實(shí)施方式

下面將參照附圖更詳細(xì)地描述本公開的示例性實(shí)施例。雖然附圖中顯示了本公開的示例性實(shí)施例，然而應(yīng)當(dāng)理解，可以以各種形式實(shí)現(xiàn)本公開而不應(yīng)被這里闡述的實(shí)施例所限制。相反，提供這些實(shí)施例是為了能夠更透徹地理解本公開，并且能夠?qū)⒈竟_的范圍完整的傳達(dá)給本領(lǐng)域的技術(shù)人員。

為了解決現(xiàn)有技術(shù)中，射頻電路收發(fā)器在接收時(shí)鐘信號(hào)時(shí)，會(huì)存在其他信號(hào)帶來的干擾，該問題只能通過將成品pcb返廠改板來解決，過程復(fù)雜且耗時(shí)較長，存在較大的改板風(fēng)險(xiǎn)的問題，本發(fā)明提供了一種射頻電路收發(fā)結(jié)構(gòu)及其設(shè)計(jì)方法，以下結(jié)合附圖以及實(shí)施例，對(duì)本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng) 理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并不限定本發(fā)明。

本發(fā)明實(shí)施例提供了一種射頻電路收發(fā)結(jié)構(gòu)的設(shè)計(jì)方法，該方法的流程如圖1所示，包括步驟s102至s104：

s102，在射頻電路pcb上的pmu和收發(fā)器中間預(yù)留固定位置；

s104，在pcb初成型后，在預(yù)留固定位置設(shè)置時(shí)鐘信號(hào)的接收器件；其中，時(shí)鐘信號(hào)的接收器件的種類根據(jù)干擾信號(hào)的存在情況確定。

本發(fā)明實(shí)施例在射頻電路pcb上的pmu和收發(fā)器中間預(yù)留固定位置，該固定位置可以在pcb初成型后設(shè)置時(shí)鐘信號(hào)的接收器件，這樣，就可以根據(jù)是否存在干擾情況來確定在該預(yù)留固定位置設(shè)置何種器件，該方法實(shí)現(xiàn)簡單，無需將pcb成品返廠改板，解決了現(xiàn)有技術(shù)中，射頻電路收發(fā)器在接收時(shí)鐘信號(hào)時(shí)，會(huì)存在其他信號(hào)帶來的干擾，該問題只能通過將成品pcb返廠改板來解決，過程復(fù)雜且耗時(shí)較長，存在較大的改板風(fēng)險(xiǎn)的問題。

在實(shí)現(xiàn)設(shè)計(jì)過程中，如果存在干擾信號(hào)，則將時(shí)鐘信號(hào)的接收器件設(shè)置為能夠過濾掉干擾的帶通濾波器；如果不存在干擾信號(hào)，則可以將時(shí)鐘信號(hào)的接收器件設(shè)置為偶數(shù)個(gè)電阻值均為0歐姆的電阻，通過0歐姆的電阻實(shí)現(xiàn)短路效果，通過該短路支路接收時(shí)鐘信號(hào)，不至于預(yù)留固定位置不導(dǎo)通而無法接收時(shí)鐘信號(hào)。進(jìn)一步，在連接電阻時(shí)，每兩個(gè)電阻為一組，每組的兩個(gè)電阻pin腳重疊放置，以防止輻射信號(hào)，在與預(yù)留引線連接時(shí)，盡量減少引線的暴露長度，以盡可能的減少輻射而帶來的干擾。具體的，可以根據(jù)預(yù)留固定位置的大小確定電阻的設(shè)置個(gè)數(shù)。

本發(fā)明實(shí)施例還提供一種射頻電路的收發(fā)結(jié)構(gòu)，該結(jié)構(gòu)使用上述的射頻電路收發(fā)結(jié)構(gòu)的設(shè)計(jì)方法設(shè)計(jì)得到的，該收發(fā)結(jié)構(gòu)的示意如圖2所示，包括：

pmu1、收發(fā)器2、時(shí)鐘信號(hào)接收器件3；其中，pmu1和收發(fā)器2耦合，時(shí)鐘信號(hào)接收器件3與pmu1和收發(fā)器2均耦合，其中，時(shí)鐘信號(hào)接收器件包括：每個(gè)電阻值均為0歐姆的偶數(shù)個(gè)電阻，或者，帶通濾波器。

本領(lǐng)域技術(shù)人員知曉，上述射頻電路的收發(fā)結(jié)構(gòu)是設(shè)置在射頻電路中的， 因此，本發(fā)明還提供了一種射頻電路，其包括功放處理器、信號(hào)處理器、開關(guān)、天線以及上述的射頻電路的收發(fā)結(jié)構(gòu)。

在設(shè)計(jì)時(shí)，上述射頻電路的收發(fā)結(jié)構(gòu)中的收發(fā)器的基帶發(fā)送端口連接到功放處理器的一端，所述功放處理器的另一端與所述信號(hào)處理器的一端連接，所述信號(hào)處理器的另一端通過所述開關(guān)連接至所述天線。該過程描述的是一路基帶發(fā)送電路的組成，本領(lǐng)域技術(shù)人員知曉，在實(shí)際設(shè)計(jì)時(shí)，通常至少會(huì)有兩路基帶發(fā)送，因此，只需要在另一個(gè)基帶發(fā)送接口上再設(shè)置同樣一路電路即可。在設(shè)置時(shí)，上述基帶發(fā)送電路的信號(hào)處理器通常設(shè)置為雙工器，功放處理器通常設(shè)置為放大器。圖3示出了收發(fā)器具有兩個(gè)基帶發(fā)送端口時(shí)，收發(fā)器與基帶發(fā)送電路的連接示意。

上述射頻電路存在基帶發(fā)送部分，當(dāng)然也應(yīng)設(shè)置基帶接收部分，因此，上述射頻電路還可以包括一路或多路基帶接收電路，具體的，所述射頻電路的收發(fā)結(jié)構(gòu)中的收發(fā)器的基帶接收端口與一個(gè)信號(hào)處理器的一端連接，所述信號(hào)處理器的另一端通過所述開關(guān)連接至所述天線。在具體設(shè)置時(shí)，基帶接收電路的路數(shù)可以根據(jù)基帶發(fā)送電路的路數(shù)確定，在實(shí)現(xiàn)時(shí)，基帶接收電路的信號(hào)處理器通常設(shè)置為濾波器，功放處理器通常設(shè)置為放大器。在圖3的基礎(chǔ)上，圖4示出了收發(fā)器還包括兩個(gè)基帶接收端口時(shí)，收發(fā)器與基帶收發(fā)電路的連接示意。

優(yōu)選實(shí)施例

收發(fā)器的時(shí)鐘是用基帶部分的pmu芯片提供，此時(shí)鐘信號(hào)由基帶部分輸入到收發(fā)器射頻部分，由于pmu芯片附近及基帶部分存在大電源及電感，很可能影響到此收發(fā)器時(shí)鐘信號(hào)，或其他信號(hào)通過收發(fā)器時(shí)鐘線進(jìn)入收發(fā)器內(nèi)部，從而影響射頻方面的性能，例如ber(biterrorrate，誤碼率或誤比特率)等指標(biāo)。

本實(shí)施例主要是在收發(fā)器輸入的時(shí)鐘端增加帶通濾波器或兼容電路(即由偶數(shù)個(gè)0歐姆電阻組成的電路)，在發(fā)現(xiàn)收發(fā)器時(shí)鐘被干擾時(shí)，通過帶通濾波器抑制時(shí)鐘信號(hào)以外的干擾信號(hào)，在沒有出現(xiàn)時(shí)鐘干擾時(shí)，通過兼容電路空貼 掉帶通濾波器，降低項(xiàng)目成本，且有效的屏蔽了時(shí)鐘干擾問題。下面結(jié)合附圖對(duì)本實(shí)施例提供的設(shè)計(jì)方法進(jìn)行說明。

圖5是現(xiàn)有技術(shù)中的射頻電路示意圖，從圖中可以看出，時(shí)鐘信號(hào)從pmu直接送入transceiver(即收發(fā)器)，可能會(huì)存在時(shí)鐘干擾。本發(fā)明實(shí)施例的射頻電路示意如圖6所示，在輸入transceiver的時(shí)鐘處增加一個(gè)支路，該支路上設(shè)置時(shí)鐘信號(hào)接收器件，例如帶通濾波器或兼容電路。當(dāng)出現(xiàn)時(shí)鐘被干擾現(xiàn)象時(shí)，時(shí)鐘信號(hào)接收器件設(shè)置為帶通濾波器，能夠抑制干擾信號(hào)，在沒有干擾現(xiàn)象時(shí)，時(shí)鐘信號(hào)接收器件設(shè)置為兼容電路，通過兼容電路導(dǎo)通支路，以使transceiver接收到時(shí)鐘信號(hào)，上述方法可以減少項(xiàng)目成本。

具體設(shè)置時(shí)，帶通濾波器可以設(shè)置為19.2m時(shí)鐘通路上的帶通濾波器，其帶外抑制很高。兼容電路是由偶數(shù)個(gè)0歐姆的電阻組成的，其每組電阻設(shè)置為兩個(gè)，每組電阻在pcb上是將兩個(gè)電阻的pin腳重疊放置，其示意如圖7所示，此種方式可以避免由于空貼帶通濾波器時(shí)，兩個(gè)電阻之間的微帶線出現(xiàn)向外輻射信號(hào)的現(xiàn)象。

本實(shí)施例為終端研發(fā)者提供一種可以減少收發(fā)器時(shí)鐘被干擾，或?yàn)槠渌蓴_信號(hào)進(jìn)入收發(fā)器內(nèi)部提供路徑的方案。在不更改pcb從而增加研發(fā)成本、延長研發(fā)周期的情況下，降低干擾信號(hào)的影響力。

顯然，本領(lǐng)域的技術(shù)人員可以對(duì)本發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動(dòng)和變型在內(nèi)。