相關申請的交叉引用本申請要求于2015年10月2日向美國專利商標局提交的美國臨時申請no.62/236,522、于2015年9月10日向美國專利商標局提交的美國臨時申請no.62/216,692、于2014年11月26日向美國專利商標局提交的美國臨時申請no.62/084,998以及于2015年11月23日向美國專利商標局提交的美國非臨時申請no.14/949,435的優(yōu)先權和權益，它們的全部內容通過援引納入于此。背景領域本公開涉及實現數據通信接口上的高效操作，且更具體地涉及促進采用碼元轉變時鐘轉碼的數據通信接口中的檢錯。
背景技術：
：數據通信接口可以采用碼元轉變時鐘轉碼來將時鐘信息嵌入在編碼將通過具有多條信號導線的接口傳送的數據的碼元序列中，從而消除對專用時鐘信號線的需求。在多信號數據傳遞(多線差分信令，諸如n階乘(n！)低電壓差分信令(lvds))的某些示例中，可執(zhí)行轉碼(例如，一種編碼類型到另一編碼類型的數字-數字數據轉換)以便通過在每一碼元循環(huán)引起碼元轉變而不是在單獨的數據通道(差分傳輸路徑)中發(fā)送時鐘信息的方式來嵌入碼元時鐘信息。通過此類轉碼來嵌入時鐘信息還可最小化時鐘與數據信號之間的偏斜并消除用鎖相環(huán)(pll)來從數據信號中恢復時鐘信息的需求。在一個示例中，根據常規(guī)集成電路間(i2c)協議或相機控制接口(cci)協議來操作的兩線串行總線可被適配成提供cci擴展(ccie)總線，它使用碼元轉變時鐘轉碼。ccie總線支持比i2c總線或cci總線更高的比特率。檢錯在采用轉變編碼的數據傳遞接口中可能是有問題的，因為信令狀態(tài)差錯與從數據傳遞接口解碼的數據中的差錯之間通常沒有直接關聯。數據比特與信令狀態(tài)之間無關聯性可以致使常規(guī)檢錯技術在被應用于轉變編碼接口時無效。將期望在使用碼元轉變時鐘轉碼來進行通信的各設備之間的傳輸中提供可靠的檢錯。概覽根據本文公開的某些方面，可檢測轉變編碼多線接口上的傳輸中的多個碼元差錯。在一個示例中，要在轉變編碼多線接口上傳達的數據可被轉換成轉變數，并且轉變數的各數位可被轉換成碼元序列以供在多條導線或連接器上傳輸?？墒褂没诳赡艽a元轉變的最大數目的數字系統來表達轉變數。在一些實例中，可供用于對多個連接器上的數據傳輸進行編碼的每碼元狀態(tài)總數是可供用于對多個連接器上的數據傳輸進行編碼的每碼元狀態(tài)總數至少減1?？墒褂脵z錯常數(edc)來檢測碼元差錯，edc可被配置成還包括數據字的多個比特中的預定數目的最低有效位?？苫诳晒┯糜趯Χ鄺l導線或連接器上的數據傳輸進行編碼的每碼元狀態(tài)總數來確定或計算最低有效位的預定數目。影響碼元序列中的一個或多個碼元的碼元差錯可以使edc的經解碼版本具有與在發(fā)射機處追加到數據字的edc的預定義值不同的值。根據某些方面，一種傳送設備可包括：耦合到多個連接器的通信收發(fā)機；配置成提供已追加edc的數據字的檢錯邏輯；配置成將數據字轉換成轉變數以及從轉變數生成碼元序列的編碼器；以及配置成在多個連接器上傳送碼元序列的發(fā)射機電路。edc可具有預定義值和固定長度。在碼元序列中的一個或多個碼元在傳輸期間被修改時，edc可被修改。在一方面，可使用轉變數的數位和在前碼元來生成每一碼元。時鐘信息可被嵌入在碼元序列中的連貫碼元之間的轉變中。在一方面，edc可被追加作為預定義數目的最低有效位，最低有效位的預定義數目是基于能供用于對多個連接器上的數據傳輸進行編碼的每碼元狀態(tài)總數來確定的?？苫谟脕韺祿诌M行編碼的碼元總數來確定最低有效位的預定義數目。該多個連接器可包括數個(n個)單端連接器。該多個連接器可包括攜帶多級差分信號的n個連接器。在一個示例中，可供用于對數據傳輸進行編碼的每碼元狀態(tài)總數是2n-x，其中x至少是1。在另一示例中，可供用于對數據傳輸進行編碼的每碼元狀態(tài)總數是n！-x，其中x至少是1。在一方面，在每一轉變處可用的狀態(tài)總數可以是3。在第一示例中，edc可包括8比特。在第二示例中，碼元序列可包括17個或更多碼元，且edc可包括9比特。在第三示例中，在每一轉變處可用的狀態(tài)總數是5時，edc可包括10比特。在第四示例中，在每一轉變處可用的狀態(tài)總數是5且碼元序列包括8個或更多碼元時，edc可包括11比特。根據某些方面，一種在多線接口上傳送數據的方法包括：提供要在多個連接器上傳送的多個比特，其中該多個比特包括具有預定義值和固定長度的edc。edc可被用于檢錯。該方法可包括：將該多個比特轉換成轉變數；將轉變數轉換成碼元序列；以及在多個連接器上傳送該碼元序列。可使用基于每碼元可能狀態(tài)的最大數目的數字系統來表達轉變數。在碼元序列中的一個或多個碼元在傳輸期間被修改時，edc可被修改。在一方面，時鐘被嵌入在碼元序列中的諸碼元之間的轉變中。在一方面，影響碼元序列中的一個或多個碼元的傳輸差錯可導致edc當在接收機處被解碼時具有與預定義值不同的值。在一方面，edc被提供作為預定義數目的最低有效位，最低有效位的預定義數目是基于能供用于對多個連接器上的數據傳輸進行編碼的每碼元狀態(tài)總數來確定的。在第一示例中，在每一轉變處可用的狀態(tài)總數可以是3，且edc可包括8比特。在第二示例中，在每一轉變處可用的狀態(tài)總數可以是3，碼元序列可包括17個或更多碼元，且edc可包括9比特。在第三示例中，在每一轉變處可用的狀態(tài)總數可以是5，且edc可包括10比特。根據某些方面，一種計算機可讀存儲介質上存儲有指令。該存儲介質可包括瞬態(tài)或非瞬態(tài)存儲介質。這些指令可由處理器執(zhí)行以使得處理器提供要在多個連接器上傳送的多個比特，其中該多個比特包括具有預定義值和固定長度的edc。edc可被用于檢錯。這些指令可使處理器：將該多個比特轉換成轉變數；將轉變數轉換成碼元序列；以及在多個連接器上傳送該碼元序列。可使用基于每碼元可能狀態(tài)的最大數目的數字系統來表達轉變數。在碼元序列中的一個或多個碼元在傳輸期間被修改時，edc可被修改。在一方面，時鐘被嵌入在碼元序列中的諸碼元之間的轉變中。在一方面，影響碼元序列中的一個或多個碼元的傳輸差錯可導致edc當在接收機處被解碼時具有與預定義值不同的值。在一方面，edc被提供作為預定義數目的最低有效位，最低有效位的預定義數目是基于能供用于對多個連接器上的數據傳輸進行編碼的每碼元狀態(tài)總數來確定的。在第一示例中，在每一轉變處可用的狀態(tài)總數可以是3，且edc可包括8比特。在第二示例中，在每一轉變處可用的狀態(tài)總數可以是3，碼元序列包括17個或更多碼元，且edc可包括9比特。在第三示例中，在每一轉變處可用的狀態(tài)總數可以是5，且edc可包括10比特。根據某些方面，一種裝備包括：用于提供要在多個連接器上傳送的多個比特的裝置，其中該多個比特包括具有預定義值和固定長度的edc，其中edc被用于檢錯。該裝備可包括：用于將該多個比特轉換成轉變數的裝置；用于將轉變數轉換成碼元序列的裝置；以及用于在多個連接器上傳送該碼元序列的裝置?？墒褂没诿看a元可能狀態(tài)的最大數目的數字系統來表達轉變數。在碼元序列中的一個或兩個碼元在傳輸期間被修改時，edc可被修改。在一方面，時鐘被嵌入在碼元序列中的諸碼元之間的轉變中。在一方面，影響碼元序列中的一個或兩個碼元的傳輸差錯可導致edc當在接收機處被解碼時具有與預定義值不同的值。在一方面，edc被提供作為預定義數目的最低有效位，最低有效位的預定義數目是基于能供用于對多個連接器上的數據傳輸進行編碼的每碼元狀態(tài)總數來確定的。在第一示例中，在每一轉變處可用的狀態(tài)總數可以是3，且edc可包括8比特。在第二示例中，在每一轉變處可用的狀態(tài)總數可以是3，碼元序列包括17個或更多碼元，且edc可包括9比特。在第三示例中，在每一轉變處可用的狀態(tài)總數可以是5，且edc可包括10比特。根據某些方面，一種從多線接口接收數據的方法包括：從多個連接器接收碼元序列；將碼元序列轉換成轉變數，轉變數的每一數位表示在多個連接器上傳送的兩個連貫碼元之間的轉變；將轉變數轉換成多個比特；以及基于該多個比特中包括的edc的值來確定在碼元序列的傳輸期間是否發(fā)生一個或兩個碼元差錯。edc可作為具有基于被定義用于對多個連接器上的數據傳輸進行編碼的每碼元狀態(tài)總數來確定的預定義值和固定長度被傳送。在一方面，時鐘被嵌入在碼元序列中的諸碼元之間的轉變中。在一方面，可使用基于在多個連接器上傳送的一對連貫碼元之間的可能碼元轉變的最大數目的數字系統來表達轉變數。在一方面，一個或兩個碼元差錯可以使得edc的經解碼版本具有與預定義值不同的值。在一方面，edc可被提供作為該多個比特中的預定義數目的最低有效位。可基于可供用于對多個連接器上的數據傳輸進行編碼的每碼元狀態(tài)總數來確定最低有效位的預定義數目。可基于用來對該多個比特進行編碼的碼元總數來確定或計算最低有效位的預定義數目。該多個連接器可包括n個單端連接器。該多個連接器可包括攜帶多級差分信號的n個連接器。在第一示例中，可供用于對數據傳輸進行編碼的每碼元狀態(tài)總數是2n-x，其中x至少是1。在第二示例中，可供用于對數據傳輸進行編碼的每碼元狀態(tài)總數是n！-x，其中x至少是1。在第三示例中，在每一轉變處可用的狀態(tài)數的總數是3時，edc可包括8比特。在第四示例中，在每一轉變處可用的狀態(tài)數的總數是3且碼元序列包括17個或更多碼元時，edc可包括9比特。在第五示例中，在每一轉變處可用的狀態(tài)數的總數是5時，edc可包括10比特。在第六示例中，在每一轉變處可用的狀態(tài)數的總數是5且碼元序列包括8個或更多碼元時，edc可包括11比特。根據某些方面，一種裝備包括：用于從多個連接器接收碼元序列的裝置；用于將碼元序列轉換成轉變數的裝置，轉變數的每一數位表示在該多個連接器上傳送的兩個連貫碼元之間的轉變；用于將轉變數轉換成多個比特的裝置；以及用于基于該多個比特中包括的edc的值來確定在碼元序列的傳輸期間是否發(fā)生一個或兩個碼元差錯的裝置。edc可作為具有基于被定義用于對多個連接器上的數據傳輸進行編碼的每碼元狀態(tài)總數來確定的預定義值和固定長度被傳送。在一方面，時鐘被嵌入在碼元序列中的諸碼元之間的轉變中。在一方面，可使用基于在多個連接器上傳送的一對連貫碼元之間的可能碼元轉變的最大數目的數字系統來表達轉變數。在一方面，一個或兩個碼元差錯可以使得edc的經解碼版本具有與預定義值不同的值。在一方面，edc可被提供作為該多個比特中的預定義數目的最低有效位。可基于可供用于對多個連接器上的數據傳輸進行編碼的每碼元狀態(tài)總數來確定最低有效位的預定義數目。可基于用來對該多個比特進行編碼的碼元總數來計算或以其他方式確定最低有效位的預定義數目。該多個連接器可包括n個單端連接器。該多個連接器可包括攜帶多級差分信號的n個連接器。在第一示例中，可供用于對數據傳輸進行編碼的每碼元狀態(tài)總數是2n-x，其中x至少是1。在第二示例中，可供用于對數據傳輸進行編碼的每碼元狀態(tài)總數是n！-x，其中x至少是1。在第三示例中，在每一轉變處可用的狀態(tài)數的總數是3時，edc可包括8比特。在第四示例中，在每一轉變處可用的狀態(tài)數的總數是3且碼元序列包括17個或更多碼元時，edc可包括9比特。在第五示例中，在每一轉變處可用的狀態(tài)數的總數是5時，edc可包括10比特。在第六示例中，在每一轉變處可用的狀態(tài)數的總數是5且碼元序列包括8個或更多碼元時，edc可包括11比特。根據某些方面，一種計算機可讀存儲介質上可存儲有指令。該存儲介質可包括瞬態(tài)或非瞬態(tài)存儲介質。這些指令可由處理器執(zhí)行以使得處理器從多個連接器接收碼元序列；將碼元序列轉換成轉變數，轉變數的每一數位表示在多個連接器上傳送的兩個連貫碼元之間的轉變；將轉變數轉換成多個比特；以及基于該多個比特中包括的edc的值來確定在碼元序列的傳輸期間是否發(fā)生一個或多個碼元差錯。edc可作為具有基于被定義用于對多個連接器上的數據傳輸進行編碼的每碼元狀態(tài)總數來確定的預定義值和固定長度被傳送。在一方面，時鐘被嵌入在碼元序列中的諸碼元之間的轉變中。在一方面，可使用基于在多個連接器上傳送的一對連貫碼元之間的可能碼元轉變的最大數目的數字系統來表達轉變數。在一方面，一個或兩個碼元差錯可以使得edc的經解碼版本具有與預定義值不同的值。在一方面，edc可被提供作為該多個比特中的預定義數目的最低有效位?？苫诳晒┯糜趯Χ鄠€連接器上的數據傳輸進行編碼的每碼元狀態(tài)總數來計算或以其他方式確定最低有效位的預定義數目?？苫谟脕韺υ摱鄠€比特進行編碼的碼元總數來確定最低有效位的預定義數目。該多個連接器可包括n個單端連接器。該多個連接器可包括攜帶多級差分信號的n個連接器。在第一示例中，可供用于對數據傳輸進行編碼的每碼元狀態(tài)總數是2n-x，其中x至少是1。在第二示例中，可供用于對數據傳輸進行編碼的每碼元狀態(tài)總數是n！-x，其中x至少是1。在第三示例中，在每一轉變處可用的狀態(tài)數的總數是3時，edc可包括8比特。在第四示例中，在每一轉變處可用的狀態(tài)數的總數是3且碼元序列包括17個或更多碼元時，edc可包括9比特。在第五示例中，在每一轉變處可用的狀態(tài)數的總數是5時，edc可包括10比特。在第六示例中，在每一轉變處可用的狀態(tài)數的總數是5且碼元序列包括8個或更多碼元時，edc可包括11比特。根據某些方面，一種設備包括：耦合到多個連接器的通信收發(fā)機；配置成在多個連接器上接收碼元序列的接收機電路；以及配置成將轉變數轉換成第一數據字的解碼器，該轉變數表示碼元序列中的連貫碼元之間的轉變。第一數據字可包括被提供用于檢測與碼元序列的傳輸相關聯的一個或兩個碼元傳輸差錯的預定數目的最低有效位。在一方面，時鐘可被嵌入在碼元序列中的諸碼元之間的轉變中。在一方面，可使用基于在多個連接器上傳送的一對連貫碼元之間的可能碼元轉變的最大數目的數字系統來表達轉變數。在一方面，一個或兩個碼元差錯可以使得edc的經解碼版本具有與預定義值不同的值。在一方面，edc可被提供作為該多個比特中的預定義數目的最低有效位?？苫诳晒┯糜趯Χ鄠€連接器上的數據傳輸進行編碼的每碼元狀態(tài)總數來計算或確定最低有效位的預定義數目?？苫谟脕韺υ摱鄠€比特進行編碼的碼元總數來確定最低有效位的預定義數目。該多個連接器可包括n個單端連接器。該多個連接器可包括攜帶多級差分信號的n個連接器。在第一示例中，可供用于對數據傳輸進行編碼的每碼元狀態(tài)總數是2n-x，其中x至少是1。在第二示例中，可供用于對數據傳輸進行編碼的每碼元狀態(tài)總數是n！-x，其中x至少是1。在第三示例中，在每一轉變處可用的狀態(tài)數的總數是3時，edc可包括8比特。在第四示例中，在每一轉變處可用的狀態(tài)數的總數是3且碼元序列包括17個或更多碼元時，edc可包括9比特。在第五示例中，在每一轉變處可用的狀態(tài)數的總數是5時，edc可包括10比特。在第六示例中，在每一轉變處可用的狀態(tài)數的總數是5且碼元序列包括8個或更多碼元時，edc可包括11比特。附圖在結合附圖理解下面闡述的詳細描述時，各種特征、本質、和優(yōu)點會變得明顯，在附圖中，相像的附圖標記貫穿始終作相應標識。圖1描繪了在各ic設備之間采用數據鏈路的裝置，該數據鏈路根據多個可用標準之一來選擇性地操作。圖2解說了在ic設備之間采用數據鏈路的裝置的系統架構。圖3解說了在兩個設備之間提供的n！接口的示例。圖4解說了可根據本文公開的某些方面來適配的發(fā)射機和接收機。圖5解說了可被用來控制轉變數與順序碼元之間的轉換的編碼方案。圖6解說了轉變編碼接口的一個示例中的碼元與轉變數之間的關系。圖7解說了在3！接口中碼元邊界處可能的轉變數到碼元編碼。圖8解說了3！接口中的轉變數與碼元之間的數學關系。圖9解說了其中通過多線通信接口傳送的碼元序列受單碼元差錯的影響的示例。圖10是解說表征通過多線通信接口傳送的碼元序列中的單碼元差錯的數學關系的示圖。圖11通過表格示出rn的值，其中n在范圍0-15中并且在r＝3和r＝5時。圖12通過表格示出與碼元序列中的單碼元差錯相對應的差錯系數。圖13解說了差錯系數中的最長非零lsb部分。圖14解說了其中單碼元差錯導致單個轉變數中的差錯的情況。圖15解說了影響通過多線通信接口傳送的碼元序列中的兩個碼元的信令差錯的第一示例。圖16解說了影響通過多線通信接口傳送的兩個連貫碼元的信令差錯的第二示例。圖17解說了根據本文公開的某些方面的在edc中提供的用于檢測對字進行編碼的碼元序列中的兩個碼元差錯的比特數。圖18解說了根據本文公開的某些方面的適配成提供檢錯的發(fā)射機和接收機。圖19是解說采用可根據本文所公開的某些方面來適配的處理系統的裝置的示例的框圖。圖20是根據本文所公開的某些方面的可在發(fā)射機處采用的數據通信方法的流程圖。圖21是解說采用根據本文所公開的某些方面的用于在提供碼元差錯檢測的接口中使用的裝置的硬件實現的第一示例的示圖。圖22是根據本文所公開的某些方面的可在接收機處采用的數據通信方法的流程圖。圖23是解說采用根據本文所公開的某些方面的用于在提供碼元差錯檢測的接口中使用的裝置的硬件實現的第二示例的示圖。詳細描述在以下描述中，給出了具體細節(jié)以提供對諸實施例的透徹理解。然而，本領域普通技術人員將理解，沒有這些具體細節(jié)也可實踐這些實施例。例如，電路可能用框圖示出以免使這些實施例混淆在不必要的細節(jié)中。在其他實例中，公知的電路、結構、和技術可能不被詳細示出以免使這些實施例不明朗。概覽某些數據傳遞接口采用轉變編碼(包括3相和n！多線lvds接口)和多線單端接口(包括ccie接口)。轉變編碼將時鐘信息嵌入通過該接口傳送的信令狀態(tài)中。在某些實例中，數據被轉碼成轉變數，其中每一轉變數選擇要在當前碼元之后傳送的下一碼元。每一碼元可以表示該接口的信令狀態(tài)。例如，轉變數可以表示用來在可在接口上傳送的有序碼元集合中的各碼元之間進行選擇的偏移。通過確保連貫碼元彼此不同，該接口的信令狀態(tài)的變化在每一碼元邊界處發(fā)生，從而提供被用來生成接收機處的接收時鐘的信息。信令狀態(tài)中將所傳送的碼元s1改變成接收到的碼元se1的差錯可以使接收機產生與緊接在前的碼元s2與已改變碼元se1之間的轉變相關聯的不正確轉變數t1+e1。t1表示s2與正確地傳送的碼元s1之間的差異，而e1是信令差錯所引入的偏移的值。第二不正確轉變數t0+e0與已改變碼元se1相關聯，其中t0表示正確地傳送的碼元s1與下一碼元s0之間的差異，而e0表示由信令差錯引入的偏移的值。e1和e0的值沒有直接對應于信令狀態(tài)中的差錯，并且數據比特差錯與信令狀態(tài)差錯之間的無關聯性可致使常規(guī)檢錯技術在被應用于轉變編碼接口時無效。根據本文公開的某些方面，通過提供檢錯常數(edc)來在轉變編碼接口中實現可靠的檢錯。edc可包括具有已知、固定值的預定義數目的比特。在一個示例中，edc的值可具有零值，并且可被提供作為要在接口上傳送的每一字的最低有效位(lsb)。采用轉變編碼的設備的示例圖1描繪了采用ic設備之間的通信鏈路的裝置100的一個示例。在一個示例中，裝置100可包括無線通信設備，該無線通信設備通過rf收發(fā)機與無線電接入網(ran)、核心接入網、因特網和/或另一網絡通信。裝置100可包括可操作地耦合至處理電路102的通信收發(fā)機106。處理電路102可包括一個或多個ic設備，諸如專用ic(asic)108。asic108可包括一個或多個處理設備、邏輯電路等等。處理電路102可包括和/或耦合至處理器可讀存儲(諸如存儲器設備112)，該處理器可讀存儲可維護可由處理電路102執(zhí)行的指令和數據。處理電路102可由操作系統以及應用編程接口(api)110層中的一者或多者來控制，該api110層支持并允許執(zhí)行駐留在存儲介質(諸如無線設備的存儲器設備112)中的軟件模塊。存儲器設備112可包括只讀存儲器(rom)或隨機存取存儲器(ram)、電可擦除可編程rom(eeprom)、閃存卡、或可以在處理系統和計算平臺中使用的任何存儲器設備。處理電路102可包括或訪問本地數據庫114，該本地數據庫114可維護用于配置和操作該裝置100的操作參數和其他信息。本地數據庫114可使用數據庫模塊、閃存、磁介質、eeprom、光學介質、磁帶、軟盤或硬盤等中的一者或多者來實現。處理電路也可以可操作地耦合至外部設備，諸如天線122、顯示器124、操作者控件(諸如按鈕128和按鍵板126以及其他組件)。圖2是解說連接到通信鏈路220的裝置200的某些方面的示意框圖，其中該裝置200可被實施在以下一者或多者中：無線移動設備、移動電話、移動計算系統、無線電話、筆記本計算機、平板計算設備、媒體播放器、游戲設備等。裝置200可包括通過通信鏈路220交換數據和控制信息的多個ic設備202和230。通信鏈路220可被用于連接彼此緊鄰地定位或者物理上位于裝置200的不同部分中的ic設備202和230。在一個示例中，通信鏈路220可被設在搭載ic設備202和230的芯片載體、基板或電路板上。在另一示例中，第一ic設備202可位于折疊式電話的按鍵板區(qū)段中，而第二ic設備230可位于該折疊式電話的顯示器區(qū)段中。在另一示例中，通信鏈路220的一部分可包括電纜或光學連接。通信鏈路220可包括多個信道222、224和226。一個或多個信道226可以是雙向的，并且可以工作在半雙工和/或全雙工模式下。一個或多個信道222和224可以是單向的。通信鏈路220可以是非對稱的，由此在一個方向上提供較高帶寬。在本文描述的一個示例中，第一通信信道222可提供或被稱為前向鏈路，而第二通信信道224可提供或被稱為反向鏈路。第一ic設備202可以被指定為主機系統或發(fā)射機，而第二ic設備230可以被指定為客戶端系統或接收機，即便ic設備202和230兩者都被配置成在通信信道222上傳送和接收。在一個示例中，前向鏈路可以在將數據從第一ic設備202傳達給第二ic設備230時以較高數據率操作，而反向鏈路可以在將數據從第二ic設備230傳達給第一ic設備202時以較低數據率操作。ic設備202和230可各自具有處理器206、236和/或處理和/或計算電路或其他這樣的設備或電路。在一個示例中，第一ic設備202可執(zhí)行裝置200的核心功能，包括通過無線收發(fā)機204和天線214來維持無線通信，而第二ic設備230可支持管理或操作顯示器控制器232的用戶接口。第一ic設備202或第二ic設備230可使用相機控制器234來控制相機或視頻輸入設備的操作。ic設備202和230中的一者或多者所支持的其他特征可包括鍵盤、語音識別組件、以及其他輸入或輸出設備。顯示器控制器232可包括支持顯示器(諸如液晶顯示器(lcd)面板、觸摸屏顯示器、指示器等)的電路和軟件驅動器。存儲介質208和238可包括瞬態(tài)和/或非瞬態(tài)存儲設備，其被適配成維持由相應處理器206和236、和/或ic設備202和230的其他組件所使用的指令和數據。每個處理器206、236與其相應的存儲介質208和238以及其他模塊和電路之間的通信可分別由一條或多條總線212和242來促成。反向鏈路(在此是第二通信信道224)可以按與前向鏈路(在此是第一通信信道222)相同的方式操作，并且第一通信信道222和第二通信信道224可以能夠以相當的速度或以不同的速度進行傳送，其中速度可被表達為數據傳輸速率和/或時鐘速率。取決于應用，前向和反向數據率可以基本上相同或相差幾個數量級。在一些應用中，單個雙向鏈路(在此是第三通信信道226)可支持第一ic設備202與第二ic設備230之間的通信。當例如前向和反向鏈路共享相同的物理連接并以半雙工方式工作時，第一通信信道222和/或第二通信信道224可以可配置以按雙向模式工作。在一個示例中，通信鏈路220可被操作以根據行業(yè)或其他標準在第一ic設備202與第二ic設備230之間傳達控制、命令以及其他信息。在一個示例中，前向和反向鏈路可被配置或適配成支持寬視頻圖形陣列(wvga)、每秒80幀的lcd驅動器ic而不需要幀緩沖器，以810mbps遞送像素數據以供顯示器刷新。在另一示例中，前向和反向鏈路可被配置或適配成與動態(tài)隨機存取存儲器(dram)(諸如雙倍數據率同步動態(tài)隨機存取存儲器(sdram)實現通信。編碼設備210和/或230可以在每一時鐘轉變編碼多個比特，且多組導線可被用來傳送和接收來自sdram的數據、控制信號、地址信號等。前向和反向信道可以遵循或兼容因應用而異的行業(yè)標準。在一個示例中，mipi標準定義包括應用處理器的ic設備202與控制和/或支持移動設備中的相機或顯示器的ic設備230之間的物理層接口。mipi標準包括管控遵循移動設備的mipi規(guī)范的產品的可操作特性的規(guī)范。mipi標準可定義采用互補金屬氧化物半導體(cmos)并行總線的接口。在一個示例中，圖2的通信鏈路220可被實現為包括多條信號線(記為n條導線)的有線總線。這n條導線可被配置成攜帶編碼在碼元中的數據，其中每一碼元定義n條導線的信令狀態(tài)，并且其中時鐘信息被嵌入在多條導線上傳送的碼元序列中。圖3是解說在兩個設備之間提供的n線接口300的一個示例的示圖。在發(fā)射機302處，轉碼器306可被用于使用n階乘(n！)編碼來將數據比特304和時鐘信息編碼在要在一組n條導線314上傳送的碼元中。時鐘信號推導自傳送時鐘312并且可以通過以下方式被編碼到在這n條導線314上在nc2個差分信號中傳送的碼元序列中：確保在連貫碼元之間在這nc2個信號中的至少一個信號上發(fā)生信令狀態(tài)轉變。當n！編碼被用來驅動這n條導線314時，碼元的每一比特作為差分信號由一組差分線路驅動器310中的一者來傳送，其中該組差分線路驅動器310中的諸差分驅動器被耦合到這n條導線中的不同導線對。導線對的可用組合的數目(nc2個)決定了能夠在這n條導線314上傳送的信號的數目?？梢曰诳捎糜诿總€碼元傳輸區(qū)間的可用信令狀態(tài)的數目來計算能夠被編碼在碼元中的數據比特304的數目。端接阻抗(通常為電阻性的)將這n條導線314中的每一條耦合到端接網絡316中的共用中心點318。將會領會，這n條導線314的信令狀態(tài)反映了終接網絡316中的電流的組合，該電流組合歸因于耦合到每條導線的差分線路驅動器310。將會進一步領會，中心點318是零點，藉此終接網絡316中的電流在該中心點處彼此抵消。因為該鏈路中的這nc2個信號中的至少一個信號在連貫碼元之間轉變，所以n！編碼方案不需要使用單獨的時鐘信道和/或非歸零解碼。有效地，轉碼器306通過產生其中每個碼元都不同于其緊接的前趨碼元的碼元序列來確保在這n條導線314上傳送的每對碼元之間發(fā)生轉變。在圖3中所描繪的示例中，提供了n＝4條導線，并且這4條導線能夠攜帶4c2＝6個差分信號。轉碼器306可采用映射方案來生成原始碼元以供在這n條導線314上進行傳輸。轉碼器306可將數據比特304映射到轉變數集合。這些轉變數隨后可以被用于基于在前碼元的值來選擇供傳輸的原始碼元，以使得所選擇的原始碼元與在前原始碼元不同。在一個示例中，轉變數可以被用于參照連貫原始碼元中的第一原始碼元來查找對應于這些連貫原始碼元中的第二原始碼元的數據值。例如，在接收機320處，轉碼器328可以采用映射來確定在查詢表中表征一對連貫原始碼元之間的差別的轉變數。轉碼器306、328在每一對連貫原始碼元包括兩個不同碼元的基礎上操作。發(fā)射機302處的轉碼器306可以在每次碼元轉變處可用的n！-1個碼元之間進行選擇。在一個示例中，4！系統在每個碼元轉變處為要被傳送的下一碼元提供4！-1＝23個信令狀態(tài)。比特率可以被計算為每傳送時鐘循環(huán)log2(可用狀態(tài))。在使用雙倍數據率(ddr)時鐘(藉此碼元轉變在傳送時鐘312的上升沿和下降沿兩者處發(fā)生)的系統中，每傳送時鐘循環(huán)傳送兩個碼元。對于n＝4，傳送時鐘循環(huán)中的總可用狀態(tài)是(n！-1)2＝(23)2＝529個，并且每碼元可傳送的數據比特304的數目可被計算為log2(529)＝9.047比特。接收機320使用一組線接收機322來接收該碼元序列，其中該組線接收機322中的每個接收機確定n條導線314中的一對導線上的信令狀態(tài)的差異。相應地，使用nc2個接收機，其中n表示導線的數目。nc2個接收機產生相應數目的原始碼元作為輸出。在所描繪的n＝4導線示例中，在這4條導線314上接收到的信號由6個接收機(4c2＝6)處理以產生被提供到相應的cdr324和解串器326的狀態(tài)轉變信號。cdr324可產生可由解串器326使用的接收時鐘信號334。接收時鐘信號334可以是能夠由外部電路系統用來接收由轉碼器328提供的數據的ddr時鐘信號。轉碼器328通過將每個下一碼元與緊挨在其前的碼元作比較來解碼來自解串器326的收到碼元塊。轉碼器328產生與提供給發(fā)射機302的數據比特304相對應的輸出數據330。轉變編碼示例圖4是解說根據本文所公開的某些方面來配置的發(fā)射機400和接收機420的框圖。發(fā)射機400和接收機420可被適配成與各種編碼技術(包括n！和ccie接口中使用的轉變編碼)聯用。發(fā)射機400包括被配置成將數據402轉換成轉變數414的第一轉換器404。轉變數414可用于基于當前碼元的值來選擇供傳輸的下一碼元，其中該下一碼元不同于當前碼元。第二轉換器(諸如編碼器406)接收轉變數并產生供使用適當配置的線驅動器408來在接口上傳送的碼元序列。由于沒有連貫碼元對包括兩個等同碼元，因此在每一次碼元轉變時在接口的信號線418中的至少一者中發(fā)生信令狀態(tài)的轉變。在接收機420處，一組線接收機426向cdr428提供原始碼元(si)436，該cdr428提取接收時鐘438并將捕捉到的碼元(s)434提供給將捕捉到的碼元434轉換成轉變數432的電路。轉變數可由電路422解碼以提供輸出數據430。在3！系統的示例中，發(fā)射機400可被配置或適配成將數據402轉碼成由3個比特來表示的五進制(基數為5)轉變數414。在ccie系統的示例中，發(fā)射機400可被配置或適配成將數據402轉碼成由2個比特來表示的三進制(基數為3)轉變數414。轉變數414可被編碼在碼元序列416中以在信號線418上傳送。提供給發(fā)射機400的數據402可以是一個或多個字，每一字具有預定義數目的比特。第一轉換器404(它可以是轉碼器)接收數據402并為每一數據元素產生轉變數序列414。轉變數序列414可包括足夠數目的三進制數以編碼預定義數目的數據比特、檢錯、以及其他信息。編碼器406產生通過線驅動器408傳送的碼元序列416。在一個示例中，線驅動器408可包括開漏輸出晶體管。在另一示例中，線驅動器408可包括推挽式驅動器。通過確保沒有連貫碼元對包括兩個相同碼元，由編碼器生成的輸出碼元序列416在碼元序列416中的每一對連貫碼元之間具有信號線418中的至少一者的狀態(tài)轉變。至少一條信號線中的狀態(tài)轉變可用性準許接收機420從碼元序列416中提取接收時鐘438。圖5是解說編碼方案500的簡單示例的示圖。在這一示例中，編碼方案可由配置成產生碼元序列416以供在兩線ccie接口上傳輸的編碼器406使用。編碼方案500還由轉碼器424用來從接收自在接口的信號線418上傳送的信號的碼元中提取數據。在所解說的編碼方案500中，使用兩根信號線418準許定義4個基本碼元s：{0,1,2,3}。碼元序列416、434中的任何兩個連貫碼元具有不同狀態(tài)，并且碼元序列0,0、1,1、2,2和3,3是連貫碼元的無效組合。相應地，在每個碼元邊界處僅3個有效碼元轉變可用，其中碼元邊界由傳送時鐘確定并且表示第一碼元(ps)終止且第二碼元(cs)開始的點。第一碼元可被稱為在前或先前碼元522，且第二碼元可被稱為當前碼元524。根據本文所公開的某些方面，針對每個先前碼元522，這三個可用轉變被指派轉變數(t)526。t526的值可以由三進制數表示。在一個示例中，轉變數526的值通過指派用于編碼方案的碼元排序圓502來確定。碼元排序圓502為4個可能碼元分配碼元排序圓502上的位置504a-504d以及位置504a-504d之間的旋轉方向506。在所描繪的示例中，旋轉方向506為順時針。轉變數526可以表示有效的當前碼元524與前一緊鄰碼元522之間的間隔。間隔可被定義為從前一碼元522到達當前碼元524所需要的在碼元排序圓502上沿旋轉方向506的步數。步數可被表達為一位基數為3的數。將領會，碼元之間的三步差異可被表示為0基數-3。圖5中的表520概述了采用這種辦法的編碼方案。在發(fā)射機400處，在給定先前碼元522和用作轉變數526的輸入三進制數的知識的情況下，表520可被用于查找要被傳送的當前碼元524。在接收機420處，表520可被用作查找表以確定表示先前碼元522與當前碼元524之間的轉變的轉變數526。轉變數526可作為三進制數來被輸出。使用將時鐘信息嵌入到碼元序列中的轉碼器可將發(fā)射機400接收到以供傳輸的數據402與在信號線418上傳送的碼元序列416解除關聯。因此，在不考慮至少一個先前傳送的碼元的情況下，所接收到的原始碼元436無法被直接解碼以獲得提供給發(fā)射機400的數據402。該解除關聯可使得常規(guī)糾錯技術無效。例如，常規(guī)系統可將糾錯碼(ecc)追加到數據402，其中該ecc可以是從數據402的預定義塊大小或者分組長度計算出的循環(huán)冗余碼(crc)。該ecc可被用于標識和/或糾正在常規(guī)接口中的傳輸期間發(fā)生的差錯，其中這些差錯可包括一個或多個比特差錯。在使用轉變編碼的接口中，碼元差錯以比特差錯突發(fā)來顯現在接收機處。即，單個碼元傳輸差錯可引起多個比特差錯。在這些情形中，crc通常超過漢明距離且不是用于檢錯的切實解決方案。圖6是解說碼元602與轉變數604(其在本文中也可被稱為“轉變碼元”)之間的關系的時序圖600。在這一示例中，每一數據字被編碼到在多線接口上傳送的m個碼元中。在m個碼元中傳送的字可以使用以下公式來解碼：其中tk是第k迭代處的轉變數，且r是碼元之間的每一轉變處的可用碼元的數目。例如，在其中自轉變被禁止(以確保接收時鐘能被可靠地生成)的3！接口中，6個定義狀態(tài)中的r＝5個狀態(tài)在每一碼元轉變處可用。在各種示例中，3！接口可以將數據編碼在m＝4個碼元或m＝7個碼元的序列中。在4！接口中，24個定義狀態(tài)中的r＝23個狀態(tài)在每一碼元轉變處可用，并且4！接口可以將數據編碼在m＝2個碼元的序列中。在ccie接口中，4個定義狀態(tài)中的r＝3個狀態(tài)在每一碼元處可用，并且數據字可被編碼在m＝12個碼元的序列中。對于3線單端接口，m＝12和r＝7的值可被使用。對于4線單端接口，m＝10和r＝15的值可被使用。圖7是解說用于3！接口的轉變數到碼元編碼的示圖700。在這一示例中，存在6個可能碼元，s:{0,1,2,3,4,5}，其圍繞碼元排序圓702布置。通過確保同一碼元不出現在任何兩個連貫碼元區(qū)間中，時鐘信息被嵌入在碼元序列中。在這一示例中，r＝5，并且對于每一類型的轉變704、706、708、710、712，轉變數(t)可被指派不同值。轉變數的值可以相對于碼元排序圓702上的當前碼元的位置來指示碼元排序圓702上的下一碼元的位置。轉變數可以取在范圍1-5中的值。因為當前碼元不能與前一碼元相同，所以當前碼元與下一碼元之間的步數不能是零。轉變數可根據以下公式來被指派：t＝ps+1≤cs？cs–(ps+1):cs–(ps+1)+6相反，當前順序碼元編號(cs)可根據以下規(guī)則來指派：cs＝ps+1+t<6？ps+1+t:ps+1+t–6其中cs是當前碼元，且ps是前一收到碼元。圖8是解說碼元轉變時鐘轉碼的一般化示例800的示圖。在這一示例800中，接口對于在多線通信接口上傳送的每一碼元提供六個可能的信令狀態(tài)，其中通過確保每一對連貫地傳送的碼元包括兩個不同碼元，時鐘信息被嵌入在連貫碼元之間的每一轉變處。相應地，在碼元之間的每一轉變處有5個狀態(tài)可用。通過將數據字的各比特轉換成轉變數來編碼該數據字，這基于當前所傳送的碼元來選擇要傳送的下一碼元。在示例800中，三個順序碼元812、814、816在多線通信接口上傳送，其中每一碼元812、814、816定義多線通信接口的六個信令狀態(tài)之一。數據和時鐘信息被編碼在碼元812、814、816的連貫對之間的轉變中。轉變可被表示為轉變數808、810的各個數位。轉變數的每一數位標識碼元序列中的一對連貫碼元之間的轉變，并且在這一上下文中，各數位也可被稱為轉變數。如本文所述，對于m個碼元的序列，數據被編碼為：其中k具有在0和m-1之間的值。第一轉變數(tk)808對應于第一碼元812(a)與第二碼元814(x)之間的轉變，并且第二轉變數(tk-1)810對應于第二碼元814(x)與第三碼元816(b)之間的轉變。在此，第一碼元812可以編碼數據字的最高有效位。在一個示例中，多比特數據字可被轉換成m個轉變數的序列。每一轉變數可以使用三進制數、四進制數、五進制數、六進制數或使用可表示r個轉變的某一其他數字系統來表達。即，數字系統可以是提供能跨范圍0到r-1的數字的r基系統。每一轉變數可以基于正傳送的當前碼元來選擇供傳輸的下一碼元。從與當前碼元不同的諸碼元中選擇下一碼元以確保發(fā)生信令狀態(tài)轉變，以便將時鐘信息嵌入碼元序列802中。即，連貫碼元對中的兩個不同碼元的傳輸造成多線接口的至少一條導線的信令狀態(tài)的變化，并且接收機可以基于在連貫碼元之間的信令狀態(tài)中檢測到的變化來生成接收時鐘。在示例800中，碼元排序圓806解說了一種選擇下一碼元的方法。在此，轉變數可被表達為五進制數(基數為5)，具有可能值{0,1,2,3,4}。對于六個可能碼元804a-804f中的每一者，六個信令狀態(tài)之一在多線通信接口上傳送。六個碼元804a-804f被布置在繞碼元排序圓806的不同位置中。給定在碼元排序圓806上的當前碼元位置，可通過選擇在碼元排序圓806上位于t個順時針步數處的碼元作為下一碼元來對轉變數t進行編碼。在一個示例中，在當前碼元是碼元0804a時，轉變數值t＝1選擇碼元1804b作為下一碼元，轉變數值t＝2選擇碼元2804c作為下一碼元，轉變數值t＝3選擇碼元3804c作為下一碼元，且轉變數值t＝4選擇碼元4804d作為下一碼元。轉變數值t＝0可造成翻轉，因為該轉變數選擇距當前碼元(碼元0804a)為5個順時針步數(或1個逆時針步數)的碼元，從而選擇碼元5804f作為下一碼元。在所傳送的碼元序列802的示例中，碼元序列802中的第一碼元812可對應于碼元1804b。輸入數據可被處理以產生具有值tk＝2的第一轉變數808、以及具有值tk-1＝1的第二轉變數810。第二碼元814可基于tk的值被確定為碼元3804d，且第三碼元816可基于tk-1的值被確定為碼元4804e。在接收機處，碼元排序圓806可被用來確定連貫碼元812、814和/或816之間的每一轉變的轉變數。在一個示例中，接收機基于連貫碼元812、814和/或816之間發(fā)生的信令狀態(tài)變化來提取接收時鐘。接收機隨后可從多線接口捕捉碼元812、814、816并確定表示每一對連貫碼元812、814和/或816之間的轉變的轉變數。在一個示例中，可通過計算該對連貫碼元812、814之間在碼元排序圓806上的步數來確定轉變數。轉變編碼接口中的檢錯根據本文公開的某些方面，可使用添加到要在轉變編碼接口上傳送的數據的edc來在轉變編碼接口中實現可靠檢錯。edc可包括具有預定義位數的預定義數目的比特，其中edc具有已知、固定值。在一個示例中，edc在被傳送時具有零值。在一些情形中，edc被提供作為要在該接口上傳送的每一字的最低有效位(lsb)。edc字的形式和結構可被選擇成使得影響字的單個信令狀態(tài)差錯造成在接收機處解碼的edc具有不同于該固定值的值(例如，非零值)。圖9解說了影響轉變編碼接口的單個差錯的效應的示例900。在該示例中，數據字912被提供以供在該接口上傳輸。edc914被追加到數據字912以產生輸入到編碼器的傳輸字902。傳輸字902在碼元序列910中傳送，其中碼元序列910包括12個碼元。碼元序列910在被配置用于ccie操作的兩線接口上傳送并且在接收機處以碼元流904被接收。在傳輸中，發(fā)生信令差錯，使得初始傳送的碼元916被修改并被接收為錯誤碼元918。與接收到的碼元流904相對應的轉變數流906包括包含差錯偏移的轉變數920、922。第一轉變數920表示前一碼元與錯誤碼元918之間的差異，且第二轉變數922表示錯誤碼元918與在受影響碼元之后傳送的下一碼元之間的差異。edc914的大小、位置以及結構可被選擇成使得單碼元差錯的發(fā)生在接收機處產生與所傳送的edc914不同的edc926。在一個示例中，edc914包括多個比特且可被設置成零值。在ccie接口的示例中，edc914可具有三個比特。圖10是解說其中在多線通信接口上傳送的碼元序列1002受單碼元差錯1018影響而導致在接收到的碼元序列1004中捕捉到錯誤碼元1014的示例的示圖。所傳送的碼元序列1002包括第一碼元1008(a碼元)、第二碼元(x碼元)1010以及第三碼元1012(b碼元)。在接收到的碼元序列1004中，第一碼元1008和第三碼元1012被正確地接收，而第二碼元1014被碼元差錯1018修改(位移e)且被接收為錯誤碼元(x′碼元1014)。單碼元差錯1018的發(fā)生導致兩個轉變數差錯。第一不正確轉變數1020表示正確接收到的第一碼元1018與x′碼元1014之間的轉變。第二不正確轉變數1022表示x′碼元1014與正確接收到的第三碼元1012之間的轉變。第一不正確轉變數1020可被表達為tk+ek，其中tk是與第一碼元1008和x碼元1010之間的轉變相對應的第一正確轉變數1016，而ek是在第一不正確轉變數1020中造成的相對于第一正確轉變數1016的差錯值。第二不正確轉變數1022可被表達為tk-1+ek-1，其中tk-1是與x碼元1010和第三碼元1012之間的轉變相對應的第二正確轉變數1024，而ek-1是在第二不正確轉變數1022中造成的相對于第一正確轉變數1024的差錯值。單碼元差錯1018的效應在解碼轉變圓1006中解說。初始從多線接口接收與碼元1相對應的第一碼元1008。下一碼元由于差錯而被不正確地捕捉為x′碼元1014。x′碼元1014可對應于碼元0。隨后從多線接口接收與碼元4相對應的第三碼元1012。在這一示例中，最高有效碼元被首先傳送，并且：e＝3，tk＝2，tk-l＝1tk+e＝2+3＝5＝0基數5，以及ek＝-2tk-l-e＝1-3＝-2＝4基數5，以及ek-1＝-3每一數據字可由轉變數序列{t0,t1,…,tm-1}來表示。位移差錯e表示所傳送的x碼元1010與接收到的x′碼元1014之間的差異，它可對應于解碼轉變圓1006中的步數。由于用來表達轉變數的數字系統中的翻轉，e的值在取值上不一定等于ek。例如，具有值3的轉變數可表示解碼轉變圓1006上的第一正確轉變數1016由位移差錯e造成的在所傳送的x碼元1014與接收到的x′碼元1014之間的差異，而ek的值具有值2。對于兩個連貫碼元轉變：比特＝tkrk+tk-1rk-1影響兩個連貫碼元的單個差錯的結果可被表達為：比特′＝(tk+ek)rk+(tk-1-ek-1)rk-1＝(tkrk+tk-1rk-1)+(ekr-ek-l)rk-1其中：(ekr-ek-1)rk-1可被稱為差錯效應，(ekr-ek-1)可被稱為差錯系數，以及rk-1可被稱為基冪。根據某些方面，轉變編碼接口可被配置成使得r是奇數。在r是奇數時，得出rk-1也是奇數(lsb非零)。相應地，(ekr-ek-1)的值確定edc所需的lsb的數目。圖11提供了在r＝3和5時rn的列表(其中n在范圍0-15中)。第一表1100可與ccie接口相關，其中在每一碼元區(qū)間處有r＝3個轉變可用。在每一實例中，基冪的lsb1104被設置成‘1’。第二示例1102可以與3線3！接口相關，其中在每一碼元區(qū)間處有r＝5個轉變可用(6個可能碼元)。在每一實例中，基冪的lsb1206被設置成‘1’。圖12是通過表格示出差錯系數并且解說在碼元差錯不涉及連貫碼元區(qū)間中的碼元重復(這可造成時鐘缺失)的差錯系數的表1200。|ek|總是小于r。即：1≤|ek|≤r-1，1≤|ek-1|≤r-1。因為|ek|的最小值是1，所以|ekr|的最小值是r。|ek-1|的最大值是r-1。在存在單碼元差錯時，差錯系數(ekr-ek-1)永不為零。圖13解說了差錯系數中的最長非零lsb部分的計算和表格化的示例1300。在此，在|ek|和|ek-1|兩者是2(2n)的最長冪且ek＝ek-1時，(ekr–ek-1)的2個lsb的冪是最長的。差錯系數的2個lsb的最長冪確定“檢錯常數lsb”的大小。本文公開的某些方面可被應用于不使用轉變編碼來將時鐘信息嵌入碼元序列的接口。在一些實例中，數據可被轉碼到具有奇數基數的數字系統。例如，數據可被轉碼到諸如三進制數字系統、五進制數字系統、七進制數字系統等數字系統。圖14解說了其中單碼元差錯導致單個轉變數1408、1426中的差錯的情況的兩個示例1400、1420。在第一示例1400中，信令差錯影響在前碼元序列中最后傳送的碼元1402。該信令差錯導致接收機檢測到經修改碼元1404作為在前碼元序列中最后接收的碼元。該差錯可在表示在前碼元序列中最后傳送的碼元1402與當前碼元序列的第一碼元之間的差異的轉變數1406中引入偏移。在第一示例1400中，該差錯的效應可被表達為：em-1rm-1，其中差錯系數是em-1且基冪是rm-1。在第二示例1420中，信令差錯影響當前碼元序列中最后傳送的碼元1422。該信令差錯導致接收機檢測到經修改碼元1424作為當前碼元序列中最后接收的碼元。該差錯可在表示當前碼元序列中最后傳送的碼元1422與下一碼元序列的第一碼元之間的差異的轉變數1426中引入偏移。在第一示例1400中，該差錯的效應可被表達為e0。表1列出可檢測使用轉變編碼的多線接口中的單碼元差錯的edc中的lsb的數目。redc長度(比特)示例332線單端(例如，ccie)553線多級差分(3！)763線單端971151361584線單端1791982172364線多級差分(4！)表1圖14中解說的情形不影響edc中準許檢測單碼元差錯所需的lsb的最大數目。檢測每字多個碼元差錯圖15是解說影響對單個數據字進行編碼的碼元序列1502中的兩個碼元1504、1506的信令差錯的第一示例的時序圖1500。圖15涉及其中信令差錯影響兩個非連貫碼元的示例。碼元1504、1506中的差錯導致相應的各對轉變差錯1508、1510。這些轉變差錯導致錯誤的轉變數1512、1514、1516、1518?？蓺w因于第一受影響碼元1504的差錯效應可被表述為(ekr-ek-1)rk-1，而可歸因于第一受影響碼元1504的差錯效應可被表述為(ejr-ej-1)rj-1。假定如果差錯的總效應(ekr-ek-1)rk-1+(ekr-ek-1)rk-1總是修改具有預定長度和值的edc，則多個碼元差錯可被檢測。圖16是解說影響對單個字進行編碼的碼元序列1602中的兩個連貫碼元1604、1606的信令差錯的第二示例的時序圖1600。連貫碼元1604、1606中的差錯導致轉變差錯1608，轉變差錯1608導致生成三個錯誤的轉變數1610、1612、1614?？蓺w因于受影響碼元1504、1506的差錯效應可被表述為(ekr2+ek-1r+ek-2)rk-2。在根據本文公開的某些方面適配的接收機中，與非連貫碼元1504、1506中的差錯相比，可以用更短edc來檢測可歸因于影響連貫碼元1604、1606的差錯的差錯效應。圖17是解說用于r(每碼元邊界可用轉變)和m(用來對數據元素進行編碼的碼元數目)的各種值的edc比特數的表1700。用于檢測兩個碼元差錯的edc大小隨m的值而變化。表1700的第一行(帶陰影)對應于用來檢測單碼元差錯的edc。根據本文公開的某些方面，在足夠長度的edc與數據字一起傳送時，接收機可被配置成檢測表示數據字的碼元序列中的兩個碼元差錯。edc的長度可基于用來對數據字進行編碼的碼元數目以及一對連貫地傳送的碼元之間的邊界處可用的轉變的數目來確定。由時鐘缺失或額外時鐘造成的碼元滑動差錯可能不被檢錯常數檢測到。然而，這些類型的差錯中的大多數可由較高協議層、在下一字處、和/或使用接收機設備處的狀態(tài)機被檢測到。圖18解說了通過n線串行總線1820來耦合的發(fā)射機1800和接收機1840，其中串行總線1820上的每一傳輸包括根據本文公開的某些方面提供的edc(檢錯常數)。發(fā)射機1800可包括適配成將edc追加到數據字1802的edc插入電路1804，其中數據字1802被提供作為發(fā)射機1800的輸入。edc插入電路1804可以將經增強數據字1814提供給第一編碼器1806，第一編碼器1806配置成將經增強數據字1814轉換成轉變數1816。發(fā)射機1800可包括配置成從轉變數1816生成碼元序列1818的第二編碼器1808?？墒褂棉D變數1816的數位和碼元序列1818中的在前碼元來生成碼元序列1818中的每一碼元。通信收發(fā)機1810可被配置成在串行總線1820上傳送碼元序列1818。在一些實施例中，時鐘信息可被嵌入在碼元序列1818中的連貫碼元之間的轉變中。edc可具有被選擇成使得接收機1840能夠檢測與數據字1802相對應的碼元序列1818中的碼元差錯的長度和預定義值。在一些實例中，edc的長度和預定義值可被選擇成使得接收機1840能夠檢測影響碼元序列1818中的多個碼元的傳輸差錯。edc插入電路1804可以將edc追加為預定義數目的最低有效位。可基于可供用于對串行總線1820上的數據傳輸進行編碼的每碼元狀態(tài)總數和/或用來對數據字1802和edc進行編碼的碼元總數來確定最低有效位的數目。在一個示例中，串行總線1820具有n個單端連接器，并且可供用于對數據傳輸進行編碼的每碼元狀態(tài)總數是2n-x，其中x至少是1。在另一示例中，串行總線1820具有n個多級差分連接器，并且可供用于對數據傳輸進行編碼的每碼元狀態(tài)總數是n！-x，其中x至少是1。在另一示例中，在每一轉變處可用的狀態(tài)總數是3，且edc包括8比特。在另一示例中，在每一轉變處可用的狀態(tài)總數是3，碼元序列包括17個或更多碼元，且edc包括9比特。在另一示例中，在每一轉變處可用的狀態(tài)總數是5，且edc包括10比特。在另一示例中，在每一轉變處可用的狀態(tài)總數是5，碼元序列包括8個或更多碼元，且edc包括11比特。接收機1840可包括可被配置成從串行總線1820接收原始碼元序列1856的通信收發(fā)機1846。在一些實例中，接收機1840可包括將接收時鐘信號1858和捕捉到的碼元序列1854提供給第一解碼器1844的時鐘和數據恢復電路(cdr)1848。第一解碼器1844將捕捉到的碼元序列1854轉換成轉變數1852。轉變數1852的每一數位可表示捕捉到的碼元序列1854中的兩個連貫碼元之間的轉變。接收機1840可包括適配成將轉變數1852轉換成一個或多個字1850、1862的第二解碼器1842。在所解說的示例中，edc字1862可被提供給檢錯電路1864，檢錯電路1864產生指示傳輸期間是否發(fā)生差錯的信號1860。檢錯電路1864可包括配置成將edc字1862與預期的預定義值相比較的組合邏輯和/或比較器。在edc字1862不匹配預定義值時可標識出差錯。在一個示例中，預定義值是零，并且edc字1862的每一比特預期是‘0’比特。第二解碼器1842解碼出的比特的一部分可被提供作為輸出數據字1850。在一些示例中，可以從嵌入在原始碼元序列1856中的連貫碼元之間的轉變中的時鐘信息導出接收時鐘信號1858。處理電路的示例圖19是解說采用可被配置成執(zhí)行本文所公開的一個或多個功能的處理電路1902的裝置的硬件實現的簡化示例的概念圖1900。根據本公開的各種方面，本文所公開的元素、或元素的任何部分、或者元素的任何組合可使用處理電路1902來實現。處理電路1902可包括一個或多個處理器1904，其由硬件和軟件模塊的某種組合來控制。處理器1904的示例包括：微處理器、微控制器、數字信號處理器(dsp)、現場可編程門陣列(fpga)、可編程邏輯設備(pld)、狀態(tài)機、定序器、門控邏輯、分立的硬件電路、以及其他配置成執(zhí)行本公開中通篇描述的各種功能性的合適硬件。該一個或多個處理器1904可包括執(zhí)行特定功能并且可由軟件模塊1916之一來配置、增強或控制的專用處理器。該一個或多個處理器1904可通過在初始化期間加載的軟件模塊1916的組合來配置，并且通過在操作期間加載或卸載一個或多個軟件模塊1916來進一步配置。在所解說的示例中，處理電路1902可使用由總線1910一般化地表示的總線架構來實現。取決于處理電路1902的具體應用和整體設計約束，總線1910可包括任何數目的互連總線和橋接器?？偩€1910將各種電路鏈接在一起，包括一個或多個處理器1904、和存儲1906。存儲1906可包括存儲器設備和大容量存儲設備，并且在本文可被稱為計算機可讀介質和/或處理器可讀介質?？偩€1910還可鏈接各種其他電路，諸如定時源、定時器、外圍設備、穩(wěn)壓器、和功率管理電路?？偩€接口1908可提供總線1910與一個或多個收發(fā)機1912之間的接口。可針對處理電路所支持的每種聯網技術來提供收發(fā)機1912。在一些實例中，多種聯網技術可共享收發(fā)機1912中找到的電路系統或處理模塊中的一些或全部。每個收發(fā)機1912提供用于通過傳輸介質與各種其它裝置通信的手段。取決于該裝置的本質，用戶接口1918(例如，按鍵板、顯示器、觸摸接口、揚聲器、話筒、操縱桿)也可被提供，并且可直接或通過總線接口1908通信地耦合至總線1910。處理器1904可負責管理總線1910和一般處理，包括對存儲在計算機可讀介質(其可包括存儲1906)中的軟件的執(zhí)行。在這一方面，處理電路1902(包括處理器1904)可被用來實現本文所公開的方法、功能和技術中的任一種。存儲1906可被用于存儲處理器1904在執(zhí)行軟件時操縱的數據，并且該軟件可被配置成實現本文所公開的方法中的任一種。處理電路1902中的一個或多個處理器1904可執(zhí)行軟件。軟件應當被寬泛地解釋成意為指令、指令集、代碼、代碼段、程序代碼、程序、子程序、軟件模塊、應用、軟件應用、軟件包、例程、子例程、對象、可執(zhí)行件、執(zhí)行的線程、規(guī)程、函數、算法等，無論其是用軟件、固件、中間件、微代碼、硬件描述語言、還是其他術語來述及皆是如此。軟件可按計算機可讀形式駐留在存儲1906中或駐留在外部計算機可讀介質中。外部計算機可讀介質和/或存儲1906可包括非瞬態(tài)計算機可讀介質。作為示例，非瞬態(tài)計算機可讀介質包括：磁存儲設備(例如，硬盤、軟盤、磁條)、光盤(例如，壓縮碟(cd)或數字多功能碟(dvd))、智能卡、閃存設備(例如，“閃存驅動器”、卡、棒、或鑰匙驅動器)、隨機存取存儲器(ram)、只讀存儲器(rom)、可編程rom(prom)、可擦式prom(eprom)、電可擦式prom(eeprom)、寄存器、可移動盤、以及任何其他用于存儲可由計算機訪問和讀取的軟件和/或指令的合適介質。作為示例，計算機可讀介質和/或存儲1906還可包括載波、傳輸線、和任何其它用于傳送可由計算機訪問和讀取的軟件和/或指令的合適介質。計算機可讀介質和/或存儲1906可駐留在處理電路1902中、處理器1904中、在處理電路1902外部、或跨包括該處理電路1902在內的多個實體分布。計算機可讀介質和/或存儲1906可實施在計算機程序產品中。作為示例，計算機程序產品可包括封裝材料中的計算機可讀介質。本領域技術人員將認識到如何取決于具體應用和加諸于整體系統上的總體設計約束來最佳地實現本公開中通篇給出的所描述的功能性。存儲1906可維持以可加載代碼段、模塊、應用、程序等來維持和/或組織的軟件，其在本文中可被稱為軟件模塊1916。軟件模塊1916中的每一者可包括在安裝或加載到處理電路1902上并由一個或多個處理器1904執(zhí)行時有助于運行時映像1914的指令和數據，運行時映像1914控制一個或多個處理器1904的操作。在被執(zhí)行時，某些指令可使得處理電路1902執(zhí)行根據本文所描述的某些方法、算法和過程的功能。軟件模塊1916中的一些可在處理電路1902初始化期間被加載，并且這些軟件模塊1916可配置處理電路1902以實現本文所公開的各種功能的執(zhí)行。例如，一些軟件模塊1916可配置處理器1904的內部設備和/或邏輯電路1922，并且可管理對外部設備(諸如，收發(fā)機1912、總線接口1908、用戶接口1918、定時器、數學協處理器等)的訪問。軟件模塊1916可包括控制程序和/或操作系統，其與中斷處理程序和設備驅動器交互并且控制對由處理電路1902提供的各種資源的訪問。這些資源可包括存儲器、處理時間、對收發(fā)機1912的訪問、用戶接口1918等。處理電路1902的一個或多個處理器1904可以是多功能的，由此軟件模塊1916中的一些被加載和配置成執(zhí)行不同功能或相同功能的不同實例。這一個或多個處理器1904可附加地被適配成管理響應于來自例如用戶接口1918、收發(fā)機1912和設備驅動器的輸入而發(fā)起的后臺任務。為了支持多個功能的執(zhí)行，這一個或多個處理器1904可被配置成提供多任務環(huán)境，由此多個功能中的每個功能按需或按期望實現為由一個或多個處理器1904服務的任務集。在一個示例中，多任務環(huán)境可使用分時程序1920來實現，分時程序1920在不同任務之間傳遞對處理器1904的控制權，由此每個任務在完成任何未決操作之際和/或響應于輸入(諸如中斷)而將對一個或多個處理器1904的控制權返回給分時程序1920。當任務具有對一個或多個處理器1904的控制權時，處理電路有效地專用于由與控制方任務相關聯的功能所針對的目的。分時程序1920可包括操作系統、在循環(huán)法基礎上轉移控制權的主循環(huán)、根據各功能的優(yōu)先級化來分配對一個或多個處理器1904的控制權的功能、和/或通過將對一個或多個處理器1904的控制權提供給處置功能來對外部事件作出響應的中斷驅動式主循環(huán)。圖20是解說用于采用轉碼的多線通信接口上的數據通信的方法的流程圖?？墒褂脗魉碗娐穪韴?zhí)行該方法。在框2002，傳送電路可以提供要在多個連接器上傳送的多個比特。該多個比特可包括edc。edc可具有預定義值和固定長度。edc可被用于檢錯。在框2004，傳送電路可以將該多個比特轉換成轉變數?？墒褂没诿看a元可能狀態(tài)的最大數目的數字系統來表達轉變數。在框2006，傳送電路可以將轉變數作為碼元序列在該多個連接器上傳送。在一些示例中，傳送電路可使用轉變數的數位和碼元序列中的在前碼元來生成碼元序列中的每一碼元。在一些示例中，時鐘信息被嵌入在碼元序列中的連貫碼元之間的轉變中。在碼元序列中的一個或兩個碼元在傳輸期間被修改時，edc可被修改。影響碼元序列中的一個或多個碼元的傳輸差錯可導致edc當在接收機處被解碼時具有與預定義值不同的值。在一些實例中，edc被提供作為數個最低有效位。可基于可供用于對該多個連接器上的數據傳輸進行編碼的每碼元狀態(tài)總數來確定最低有效位的數目。在一個示例中，當每數據字傳送16個或更少碼元時，在每一轉變處可用的狀態(tài)數的總數是3并且edc包括8比特。當碼元序列包括17個或更多碼元且可用狀態(tài)的數目是3時，edc可包括9比特。在另一示例中，當每數據字傳送7個或更少碼元時，在每一轉變處可用的狀態(tài)數的總數是5并且edc包括10比特。圖21是解說采用處理電路2102的裝置2100的硬件實現的示例的概念圖。在該示例中，處理電路2102可被實現成具有由總線2116一般化地表示的總線架構。取決于處理電路2102的具體應用和整體設計約束，總線2116可包括任何數目的互連總線和橋接器。總線2116將包括一個或多個處理器(由處理器2112一般化地表示)和計算機可讀介質(由處理器可讀存儲介質2114一般化地表示)的各種電路鏈接在一起?？偩€2116還可鏈接各種其他電路，諸如定時源、定時器、外圍設備、穩(wěn)壓器、和功率管理電路。收發(fā)機或通信接口2118提供用于通過多線接口2120與各種其它裝置通信的手段。取決于該裝置的本質，也可提供用戶接口(例如，按鍵板、顯示器、揚聲器、話筒、操縱桿)。一個或多個時鐘生成電路可以設在處理電路2102內或者由處理電路2102和/或一個或多個處理器2112控制。在一個示例中，時鐘生成電路可包括一個或多個晶體振蕩器、一個或多個鎖相環(huán)設備和/或一個或多個可配置的時鐘樹。處理器2112負責管理總線2116和一般處理，包括對存儲在處理器可讀存儲介質2114上的軟件的執(zhí)行。該軟件在由處理器2112執(zhí)行時使處理電路2102執(zhí)行上文針對任何特定裝置描述的各種功能。處理器可讀存儲介質2114可被用于存儲由處理器2112在執(zhí)行軟件時操縱的數據。在一種配置中，處理電路可包括用于將帶有edc的數據字編碼在轉變數中的一個或多個模塊和/或電路2104、用于基于轉變數來生成碼元序列的一個或多個模塊和/或電路2106、以及用于在多線接口2120的信令狀態(tài)中傳送碼元序列的一個或多個模塊和/或電路2108。圖22是解說用于采用轉碼的多線通信接口上的數據通信的方法的流程圖?？墒褂媒邮针娐穪韴?zhí)行該方法。在框2202，接收電路可從多個連接器接收碼元序列。在一些示例中，時鐘信息被嵌入在碼元序列中的連貫碼元之間的轉變中。在框2204，接收電路可將碼元序列轉換成轉變數。轉變數的每一數位可表示在該多個連接器上傳送的兩個連貫碼元之間的轉變。可使用基于在該多個連接器上傳送的一對連貫碼元之間的可能碼元轉變的最大數目的數字系統來表達轉變數。在框2206，接收電路可以將轉變數轉換成多個比特。在框2208，接收電路可以基于該多個比特中包括的edc的值來確定在碼元序列的傳輸期間是否發(fā)生碼元差錯。edc可具有基于被定義用于對多個連接器上的數據傳輸進行編碼的每碼元狀態(tài)總數來確定的預定義值和長度。在一些實例中，一個或多個碼元差錯可以使得edc的經解碼版本具有與預定義值不同的值。在一些示例中，edc可被提供作為該多個比特中的預定義數目的最低有效位?？苫诳晒┯糜趯Χ鄠€連接器上的數據傳輸進行編碼的每碼元狀態(tài)總數來確定lsb的預定義數目?？苫谟脕韺祿诌M行編碼的碼元總數來確定lsb的預定義數目。該多個連接器可包括數個(n個)單端連接器，可供用于對數據傳輸進行編碼的每碼元狀態(tài)總數是2n-x，其中x至少是1。在一個示例中，在每一轉變處可用的狀態(tài)數的總數是3，且edc包括8比特。當在每一轉變處可用的狀態(tài)數的總數是3時且當碼元序列包括17個或更多碼元時，edc可包括9比特。在另一示例中，在每一轉變處可用的狀態(tài)數的總數可以是5，且edc可包括10比特。當在每一轉變處可用的狀態(tài)數的總數是5時且當碼元序列包括8個或更多碼元時，edc可包括11比特。圖23是解說采用處理電路2302的裝置2300的硬件實現的示例的概念圖。在該示例中，處理電路2302可被實現成具有由總線2316一般化地表示的總線架構。取決于處理電路2302的具體應用和整體設計約束，總線2316可包括任何數目的互連總線和橋接器?？偩€2316將包括一個或多個處理器(由處理器2312一般化地表示)和計算機可讀介質(由處理器可讀存儲介質2314一般化地表示)的各種電路鏈接在一起。總線2316還可鏈接各種其他電路，諸如定時源、定時器、外圍設備、穩(wěn)壓器、和功率管理電路。收發(fā)機或通信接口2318提供用于通過多線接口2320與各種其它裝置通信的手段。取決于該裝置的本質，也可提供用戶接口(例如，按鍵板、顯示器、揚聲器、話筒、操縱桿)。一個或多個時鐘生成電路可以設在處理電路2302內或者由處理電路2302和/或一個或多個處理器2312控制。在一個示例中，時鐘生成電路可包括一個或多個晶體振蕩器、一個或多個鎖相環(huán)設備和/或一個或多個可配置的時鐘樹。處理器2312負責管理總線2316和一般處理，包括對存儲在處理器可讀存儲介質2314上的軟件的執(zhí)行。該軟件在由處理器2312執(zhí)行時使處理電路2302執(zhí)行上文針對任何特定裝置描述的各種功能。處理器可讀存儲介質2314可被用于存儲由處理器2312在執(zhí)行軟件時操縱的數據。在一種配置中，處理電路可包括用于從多線接口2320接收碼元序列的一個或多個模塊和/或電路2304、用于從碼元序列生成轉變數的一個或多個模塊和/或電路2306、用于從轉變數來解碼數據字的一個或多個模塊和/或電路2308、以及用于使用從轉變數解碼的edc來檢測碼元差錯的一個或多個模塊和/或電路2310。本領域技術人員將領會，結合本文中公開的實施例描述的各種解說性邏輯塊、模塊、電路、和算法步驟可被實現為電子硬件、計算機軟件或兩者的組合。為清楚地解說硬件與軟件的這一可互換性，各種解說性組件、塊、模塊、電路、以及步驟在上面是以其功能性的形式作一般化描述的。此類功能性是被實現為硬件還是軟件取決于具體應用和施加于整體系統的設計約束。本文所述的本發(fā)明的各種特征可實現在不同系統中而不脫離本發(fā)明。應注意，以上實施例僅是示例，且不應被解釋成限定本發(fā)明。這些實施例的描述旨在是說明性的，而并非旨在限定權利要求的范圍。由此，本發(fā)明的教導可以現成地應用于其他類型的裝置，并且許多替換、修改和變形對于本領域技術人員將是顯而易見的。當前第1頁12