本發(fā)明涉及電子技術(shù)領(lǐng)域，尤其涉及無線充電，具體是指一種無線充電設(shè)備中FSK信號的解調(diào)電路。

背景技術(shù)：

使用Qi標(biāo)準(zhǔn)的無線充電設(shè)備是通過2FSK(二進(jìn)制頻移鍵控)的方式傳輸功率的，無線充電系統(tǒng)中能量接收端所收到的信號為電感耦合過來的信號，從而導(dǎo)致其接收到的信號并非單頻正弦信號，而是可能摻雜有大量高頻噪聲。目前，由于無線充電技術(shù)正處于起步階段，所以針對Qi標(biāo)準(zhǔn)的無線充電設(shè)備的FSK信號解調(diào)電路不是很多，已有的FSK解調(diào)電路都是針對普通FSK信號的，傳統(tǒng)的2FSK解調(diào)方法主要是相干解調(diào)、濾波非相干解調(diào)與正交相乘非相干解調(diào)三種方式。

在Qi標(biāo)準(zhǔn)通信協(xié)議中為保證傳輸能量穩(wěn)定性規(guī)定了載波頻率Fop與調(diào)制頻率Fmod的周期差——最大值為282ns、最小值僅為32ns。如果使用傳統(tǒng)方法進(jìn)行解調(diào)，整個系統(tǒng)就需要非常高的精度來分辨不同的頻率，無論用模擬或者數(shù)字方式都將大增加整個電路的開銷。同時，在同一系統(tǒng)的不同通信階段載波頻率Fop有可能是110～205KHz之間的任意值，更大大增加了整個解調(diào)電路的開銷。

因此，現(xiàn)有技術(shù)中，通過硬件電路實現(xiàn)Qi標(biāo)準(zhǔn)的無線充電設(shè)備的FSK信號的解調(diào)問題。該FSK信號與傳統(tǒng)的FSK信號是不同的，它的載波頻率Fop和調(diào)制頻率Fmod不是固定不變的，且差異比較小。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的是克服了上述現(xiàn)有技術(shù)的缺點，提供了一種數(shù)字部分最高僅用2MHz的時鐘頻率即可實現(xiàn)對該FSK信號的解調(diào)、大大降低了硬件電路的開銷的無線充電設(shè)備中FSK信號的解調(diào)電路。

為了實現(xiàn)上述目的，本發(fā)明的無線充電設(shè)備中FSK信號的解調(diào)電路具有如下構(gòu)成：

該無線充電設(shè)備中FSK信號的解調(diào)電路，其主要特點是，所述的電路包括接收線圈、比 較器、第一低通濾波器、高頻采樣模塊、周期點數(shù)計數(shù)模塊、第二低通濾波器、周期點數(shù)處理模塊以及解調(diào)輸出模塊，所述的接收線圈的輸出信號經(jīng)采樣后輸入至所述的比較器的第一輸入端，所述的比較器的第二輸入端與一參考電壓相連接，所述的比較器的輸出端與所述的第一低通濾波器相連接，所述的第一低通濾波器的輸出端與所述的高頻采樣模塊的輸入端相連接，所述的高頻采樣模塊的輸出端與所述的周期點數(shù)計數(shù)模塊的輸入端相連接，所述的周期點數(shù)計數(shù)模塊的輸出端與所述的第二低通濾波器的輸入端相連接，所述的第二低通濾波器的第一輸出端與所述的周期點數(shù)處理模塊的輸入端相連接，所述的第二低通濾波器的第二輸出端與所述的周期點數(shù)計數(shù)模塊的反饋端相連接，所述的周期點數(shù)處理模塊的輸出端與所述的解調(diào)輸出模塊的輸入端相連接，所述的解調(diào)輸出模塊的輸出端輸出所述的FSK信號。

進(jìn)一步地，所述的接收線圈的輸出信號經(jīng)2MHz頻率采樣后輸入至所述的比較器的第一輸入端。

進(jìn)一步地，所述的第一低通濾波器為2階IIR低通濾波器，其截止頻率為5KHz，采樣頻率為2MHz。

進(jìn)一步地，所述的周期點數(shù)計數(shù)模塊包括一選擇器，所述的選擇器的第一輸入端與第一加法器的輸出端相連接，所述的選擇器的第二輸入端與第二加法器的輸出端相連接，所述的第一加法器用以計算當(dāng)所述的高頻采樣模塊輸出數(shù)據(jù)的次數(shù)大于256時的所述的高頻采樣模塊所輸出的所有數(shù)據(jù)的和；所述的第二加法器用以計算當(dāng)所述的高頻采樣模塊輸出數(shù)據(jù)的次數(shù)小于等于256時的所述的高頻采樣模塊所輸出的所有數(shù)據(jù)的和；所述的選擇器的輸出端根據(jù)所述的選擇器的使能端的輸入信號選擇性輸出所述的第一加法器的輸出結(jié)果或所述的第二加法器的輸出結(jié)果。

進(jìn)一步地，所述的第二低通濾波器的截止頻率為5KHz，采樣頻率為210KHz。

進(jìn)一步地，所述的周期點數(shù)處理模塊包括載波頻率Fop單元、頻率消抖單元以及波形修飾單元，所述的載波頻率Fop單元的輸入端與所述的第二低通濾波器的輸出端相連接，所述的載波頻率Fop單元的第一輸出端與所述的頻率消抖單元的輸入端相連接，所述的載波頻率Fop單元的第二輸出端與所述的波形修飾單元的輸入端相連接，所述的頻率消抖單元的輸出端與所述的波形修飾單元的控制端相連接，所述的波形修飾單元的輸出端為所述的解調(diào)電路的輸出端。

更進(jìn)一步地，所述的載波頻率Fop單元包括第一減法器、第一D觸發(fā)器以及第一比較器；所述的第二低通濾波器的輸出端分別與所述的第一減法器的第一輸入端、第一D觸發(fā)器的輸入端相連接，所述的第一D觸發(fā)器的輸出端與所述的第一減法器的第二輸入端相連接，所述 的第一減法器的輸出端與所述的第一比較器的第一輸入端相連接，所述的第一比較器的第二輸入端接邏輯信號0，所述的第一比較器的輸出端與第三加法器的使能端相連接，所述的第三加法器的輸出端與第二選擇器的第一輸入端相連接，所述的第二選擇器的第二輸入端接邏輯0，所述的第二選擇器的輸出端與所述的第三加法器的輸入端、第二比較器的第一輸入端相連接，所述的第二選擇器的第一使能信號端接第一與門的輸出端，所述的第二選擇器的第二使能端接輸入信號的上升沿信號，所述的第二選擇器的第三使能端接所述的解調(diào)電路的使能信號，所述的第二選擇器的第四使能端接所述的解調(diào)電路的復(fù)位信號，所述的第二選擇器的第五使能端接所述的解調(diào)電路的時鐘信號；所述的第二比較器的第二輸入端接一第三閾值信號，所述的第二比較器的輸出端與所述的第一與門的第一輸入端相連接，所述的第一與門的第二輸入端接輸入信號的上升沿信號，所述的第一與門的輸出端還與第二D觸發(fā)器的第一使能端相連接，所述的第二D觸發(fā)器的輸出端與所述的第二低通濾波器的輸出端相連接，所述的第二D觸發(fā)器的輸出端與第二減法器的第二輸入端相連接，所述的第二減法器的第一輸入端與所述的第二低通濾波器的輸出端相連接，所述的第二減法器的時鐘端與所述的輸入信號的上升沿信號相連接，所述的第二減法器的輸出端分別與頻率消抖單元的輸入端、波形修飾單元的輸入端以及第二取絕對值子單元的輸入端相連接，所述的第二絕對值子單元的輸出端與第五比較器的第一輸入端相連接，所述的第五比較器的第二輸入端接一第一閾值信號，所述的第五比較器的輸出端與第二與門的第一輸入端相連接，所述的第二與門的輸出端與所述的第二D觸發(fā)器的第二使能端相連接；所述的第二低通濾波器的輸出端還與一移位寄存器相連接，所述的移位寄存器的時鐘端與所述的輸入信號的上升沿信號相連接，所述的移位寄存器的輸出端與第六比較器的第一輸入端、第三D觸發(fā)器的輸入端相連接，所述的第三D觸發(fā)器的輸出端與所述的第六比較器的第二輸入端相連接，所述的第六比較器的輸出端與第四加法器的使能端相連接，所述的第四加法器的時鐘端與所述的輸入信號的上升沿信號相連接，所述的第四加法器的輸出端與第三選擇器的第一輸入端相連接，所述的第三選擇器的輸出端與所述的第四加法器的輸入端、第七比較器的第一輸入端相連接，所述的第三選擇器的第二輸入端接邏輯0，所述的第七比較器的第二輸入端接一第四閾值，所述的第七比較器的輸出端與所述的第二與門的第二輸入端相連接，所述的第二與門的第三輸入端與所述的輸入信號的上升沿信號相連接，所述的第二與門的輸出端還與所述的第三選擇器的第一使能端相連接，所述的第三選擇器的第二使能端接所述的解調(diào)電路的使能信號，所述的第三選擇器的第三使能端接所述的解調(diào)電路的復(fù)位信號，所述的第三選擇器的第四使能端接所述的第一與門的輸出端；所述的第三選擇器的第五使能端接接輸入信號的上升沿信號，所述的第三選擇器的第 六使能端接所述的解調(diào)電路的時鐘信號。

再進(jìn)一步地，所述的頻率消抖單元包括第一取絕對值子單元，所述的第二減法器的輸出端與所述的第一取絕對值單元的輸入端相連接，所述的第一絕對值子單元的輸出端分別與第三比較器的第一輸入端、第四比較器的第二輸入端相連接，所述的第三比較器的第二輸入端接一第二閾值信號，所述的第四比較器的第二輸入端接一第一閾值信號，所述的第三比較器的輸出端以及所述的第四比較器的輸出端均與所述的波形修飾單元的控制端相連接。

再進(jìn)一步地，所述的波形修飾單元為一第三選擇器，所述的第三選擇器的第一使能信號端接第三比較器的輸出端，所述第三選擇器的第二使能信號端接第四比較器的輸出端，所述第三選擇器的第一輸入端接第二減法器的輸出端，所述第三選擇器的第二輸入端接邏輯1，所述第三選擇器的第三輸入端接一第二閾值信號，所述第三選擇器的輸出端為所述的解調(diào)電路的輸出端。

采用了該發(fā)明中的無線充電設(shè)備中FSK信號的解調(diào)電路，由于解調(diào)電路中使用了上述的周期點數(shù)計算模塊和周期點數(shù)處理模塊中描述的方法，使得解調(diào)電路中僅采用2M的時鐘處理數(shù)據(jù)，就可以將誤包率控制在允許的范圍內(nèi)，大大降低了硬件電路的開銷，節(jié)省了資源，其應(yīng)用范圍廣泛。

附圖說明

圖1為本發(fā)明的無線充電設(shè)備中FSK信號的解調(diào)電路的結(jié)構(gòu)示意圖。

圖2為本發(fā)明的一實施例中的第一低通濾波器的電路圖。

圖3為本發(fā)明的一實施例中的高頻采樣模塊的結(jié)構(gòu)示意圖。

圖4為本發(fā)明的一實施例中的周期點數(shù)計數(shù)模塊的電路圖。

圖5為本發(fā)明的一實施例中的第二低通濾波器的電路圖。

圖6為本發(fā)明的一實施例中的周期點數(shù)處理模塊的電路圖。

具體實施方式

為了能夠更清楚地描述本發(fā)明的技術(shù)內(nèi)容，下面結(jié)合具體實施例來進(jìn)行進(jìn)一步的描述。

本發(fā)明固定256個周期之和為處理對象，每檢測到一個周期結(jié)束，輸出一次最近的256個周期計數(shù)之和。之后對該和值進(jìn)行處理，根據(jù)該和值的變化趨勢進(jìn)行數(shù)據(jù)判斷。這樣數(shù)字部分最高僅用2MHz的時鐘頻率即可實現(xiàn)對該FSK信號的解調(diào)，大大降低了硬件電路的開銷。

請參閱圖1所示，本發(fā)明的無線充電設(shè)備中FSK信號的解調(diào)電路包括接收線圈、比較器、第一低通濾波器LPF1、高頻采樣模塊、周期點數(shù)計數(shù)模塊、第二低通濾波器LPF2、周期點 數(shù)處理模塊以及解調(diào)輸出模塊，所述的接收線圈的輸出信號經(jīng)采樣后輸入至所述的比較器的第一輸入端，所述的比較器的第二輸入端與一參考電壓相連接，所述的比較器的輸出端與所述的第一低通濾波器LPF1相連接，所述的第一低通濾波器LPF1的輸出端與所述的高頻采樣模塊的輸入端相連接，所述的高頻采樣模塊的輸出端與所述的周期點數(shù)計數(shù)模塊的輸入端相連接，所述的周期點數(shù)計數(shù)模塊的輸出端與所述的第二低通濾波器LPF2的輸入端相連接，所述的第二低通濾波器LPF2的第一輸出端與所述的周期點數(shù)處理模塊的輸入端相連接，所述的第二低通濾波器LPF2的第二輸出端與所述的周期點數(shù)計數(shù)模塊的反饋端相連接，所述的周期點數(shù)處理模塊的輸出端與所述的解調(diào)輸出模塊的輸入端相連接，所述的解調(diào)輸出模塊的輸出端輸出所述的FSK信號。

圖1給出了FSK通訊的整個過程，為保證輸入信號的波形其抖動不至于影響后面的解碼算法，線圈上的信號進(jìn)入芯片在經(jīng)過比較器之后，通過2MHz頻率讀取比較器輸出值，則該值可視為2MHz的1bit采樣數(shù)據(jù)，將此數(shù)據(jù)先過第一低通濾波器LPF1，濾除其頻率較高的抖動波形，然后進(jìn)行周期點數(shù)計數(shù)，將256個采樣點的值加起來，之后經(jīng)過第二低通濾波器LPF2進(jìn)行數(shù)據(jù)平滑，最后對第二低通濾波器LPF2的輸出進(jìn)行數(shù)據(jù)位判斷，輸出0或1。

在一種優(yōu)選的實施方式中，所述的接收線圈的輸出信號經(jīng)2MHz頻率采樣后輸入至所述的比較器的第一輸入端。

進(jìn)一步地，所述的第一低通濾波器LPF1為2階IIR低通濾波器，其截止頻率為5KHz，采樣頻率為2MHz。

在實際應(yīng)用中，請參閱圖2，為了平滑比較器輸出的曲線，以排除原信號中的幅度突變點，采用一2階IIR第一低通濾波器LPF1進(jìn)行處理。此濾波器包括6個系數(shù)，需要將其進(jìn)行8bit定點化及相應(yīng)優(yōu)化。

此計算中由3個8×8的乘法運算，5個8+8的加法運算，所需存儲的第一低通濾波器LPF1系數(shù)共有3個，還有兩個8bit中間變量存儲buffer。圖2中的Datain為該模塊的輸入信號，Denominator[0]，Denominator[1]和Numerator[0]為第一低通濾波器LPF1的3個系數(shù)，DataBuffer[0]和DataBuffer[1]為計算過程中的中間變量。

請參閱圖3所示，圖3為采樣和計數(shù)的整個過程。計數(shù)器T_counter用于計算第一低通濾波器LPF1輸出數(shù)據(jù)的個數(shù)，一旦第一低通濾波器LPF1的輸出由0變?yōu)?，即有一個上升沿出現(xiàn)，將計數(shù)器T_counter的值輸出，并將其重新賦值為1。

在本系統(tǒng)中，計數(shù)器T_counter將一直以固定頻率2MHz計數(shù)，其長度為5bit，因為2MHz/110KHz＝18.2，該值小于32，且該計數(shù)器不用考慮溢出處理：因為一旦T_counter溢出 說明可能出現(xiàn)以下兩種狀況：1)線圈上長時間無信號；2)線圈上信號的周期太長；這兩種情況芯片均應(yīng)該處于非正常工作狀態(tài)。

在一種優(yōu)選的實施方式中，所述的周期點數(shù)計數(shù)模塊包括一選擇器，所述的選擇器的第一輸入端與第一加法器的輸出端相連接，所述的選擇器的第二輸入端與第二加法器的輸出端相連接，所述的第一加法器用以計算當(dāng)所述的高頻采樣模塊輸出數(shù)據(jù)的次數(shù)大于256時的所述的高頻采樣模塊所輸出的所有數(shù)據(jù)的和；所述的第二加法器用以計算當(dāng)所述的高頻采樣模塊輸出數(shù)據(jù)的次數(shù)小于等于256時的所述的高頻采樣模塊所輸出的所有數(shù)據(jù)的和；所述的選擇器的輸出端根據(jù)所述的選擇器的使能端的輸入信號選擇性輸出所述的第一加法器的輸出結(jié)果或所述的第二加法器的輸出結(jié)果。

在實際應(yīng)用中，請參閱圖4所示，圖4為計算周期點數(shù)以及更新的過程；如果計數(shù)器T_counter有輸出，首先計算最近的256個周期的點數(shù)之和，然后將該輸出值存入周期計數(shù)buffer中，在此以后以256為窗口計算buffer成員之和——SumTbuff，之后對SumTbuff進(jìn)行后續(xù)處理。在這里使用同步FIFO，控制T_counter的寫入和讀出。當(dāng)起始數(shù)據(jù)不足256時，將T_counter進(jìn)行累加并將其寫入FIFO中，當(dāng)T_counter的個數(shù)大于256時，寫入數(shù)據(jù)之前要將FIFO中的第一個數(shù)據(jù)讀出并在SumTbuff中減掉。圖4中的Sample_rise為所述的解調(diào)電路輸入信號的上升沿信號，F(xiàn)ifo_wr_cnt[8]表示存儲T_counter值的FIFO深度值的最高位，tcnt_reg為T_counter變?yōu)橛蟹柕闹?，tcnt_ffout_reg為FIFO的輸出，T_counter為上升沿檢測模塊的輸出，fifo_wen為FIFO的寫使能信號，Sum_t_cnt為周期點數(shù)計算模塊的輸出。

在一種優(yōu)選的實施方式中，所述的第二低通濾波器LPF2的截止頻率為5KHz，采樣頻率為210KHz。

在實際應(yīng)用中，該第二低通濾波器LPF2的目的是將輸出數(shù)據(jù)進(jìn)行一個平滑的過程，其輸入數(shù)據(jù)的更新頻率為Fop或者Fmod，取其最大值205KHz時設(shè)計濾波器。采用2階IIR第二低通濾波器LPF2，將系數(shù)進(jìn)行16bit定點化及相應(yīng)優(yōu)化。

該第二低通濾波器LPF2實現(xiàn)過程中首先將輸入信號左移8bit將其擴展為23bit信號，在具體運算過程中有四次23×16的乘法運算，四次23+23的加法運算，所需存儲的第二低通濾波器LPF2系數(shù)共有4個，還有兩個23bit中間變量存儲buffer。圖5中的Datain為該第二低通濾波器LPF2的輸入信號，Denominator[0]，Denominator[1]，Numerator[0]和Gain[0]為濾波器的4個系數(shù)，DataBuffer[0]和DataBuffer[1]為計算過程中的中間變量。

在一種優(yōu)選的實施方式中，所述的周期點數(shù)處理模塊包括載波頻率Fop單元、頻率消抖單元以及波形修飾單元，所述的載波頻率Fop單元的輸入端與所述的第二低通濾波器的輸出 端相連接，所述的載波頻率Fop單元的第一輸出端與所述的頻率消抖單元的輸入端相連接，所述的載波頻率Fop單元的第二輸出端與所述的波形修飾單元的輸入端相連接，所述的頻率消抖單元的輸出端與所述的波形修飾單元的控制端相連接，所述的波形修飾單元的輸出端為所述的解調(diào)電路的輸出端。

在一種更為優(yōu)選的實施方式中，所述的載波頻率Fop單元包括第一減法器、第一D觸發(fā)器以及第一比較器；所述的第二低通濾波器的輸出端分別與所述的第一減法器的第一輸入端、第一D觸發(fā)器的輸入端相連接，所述的第一D觸發(fā)器的輸出端與所述的第一減法器的第二輸入端相連接，所述的第一減法器的輸出端與所述的第一比較器的第一輸入端相連接，所述的第一比較器的第二輸入端接邏輯信號0，所述的第一比較器的輸出端與第三加法器的使能端相連接，所述的第三加法器的輸出端與第二選擇器的第一輸入端相連接，所述的第二選擇器的第二輸入端接邏輯0，所述的第二選擇器的輸出端與所述的第三加法器的輸入端、第二比較器的第一輸入端相連接，所述的第二選擇器的第一使能信號端接第一與門的輸出端，所述的第二選擇器的第二使能端接輸入信號的上升沿信號，所述的第二選擇器的第三使能端接所述的解調(diào)電路的使能信號，所述的第二選擇器的第四使能端接所述的解調(diào)電路的復(fù)位信號，所述的第二選擇器的第五使能端接所述的解調(diào)電路的時鐘信號；所述的第二比較器的第二輸入端接一第三閾值信號，所述的第二比較器的輸出端與所述的第一與門的第一輸入端相連接，所述的第一與門的第二輸入端接輸入信號的上升沿信號，所述的第一與門的輸出端還與第二D觸發(fā)器的第一使能端相連接，所述的第二D觸發(fā)器的輸出端與所述的第二低通濾波器的輸出端相連接，所述的第二D觸發(fā)器的輸出端與第二減法器的第二輸入端相連接，所述的第二減法器的第一輸入端與所述的第二低通濾波器的輸出端相連接，所述的第二減法器的時鐘端與所述的輸入信號的上升沿信號相連接，所述的第二減法器的輸出端分別與頻率消抖單元的輸入端、波形修飾單元的輸入端以及第二取絕對值子單元的輸入端相連接，所述的第二絕對值子單元的輸出端與第五比較器的第一輸入端相連接，所述的第五比較器的第二輸入端接一第一閾值信號，所述的第五比較器的輸出端與第二與門的第一輸入端相連接，所述的第二與門的輸出端與所述的第二D觸發(fā)器的第二使能端相連接；所述的第二低通濾波器的輸出端還與一移位寄存器相連接，所述的移位寄存器的時鐘端與所述的輸入信號的上升沿信號相連接，所述的移位寄存器的輸出端與第六比較器的第一輸入端、第三D觸發(fā)器的輸入端相連接，所述的第三D觸發(fā)器的輸出端與所述的第六比較器的第二輸入端相連接，所述的第六比較器的輸出端與第四加法器的使能端相連接，所述的第四加法器的時鐘端與所述的輸入信號的上升沿信號相連接，所述的第四加法器的輸出端與第三選擇器的第一輸入端相連接，所述的第三 選擇器的輸出端與所述的第四加法器的輸入端、第七比較器的第一輸入端相連接，所述的第三選擇器的第二輸入端接邏輯0，所述的第七比較器的第二輸入端接一第四閾值，所述的第七比較器的輸出端與所述的第二與門的第二輸入端相連接，所述的第二與門的第三輸入端與所述的輸入信號的上升沿信號相連接，所述的第二與門的輸出端還與所述的第三選擇器的第一使能端相連接，所述的第三選擇器的第二使能端接所述的解調(diào)電路的使能信號，所述的第三選擇器的第三使能端接所述的解調(diào)電路的復(fù)位信號，所述的第三選擇器的第四使能端接所述的第一與門的輸出端；所述的第三選擇器的第五使能端接接輸入信號的上升沿信號，所述的第三選擇器的第六使能端接所述的解調(diào)電路的時鐘信號。

在一種更為優(yōu)選的實施方式中，所述的頻率消抖單元包括第一取絕對值子單元，所述的第二減法器的輸出端與所述的第一取絕對值單元的輸入端相連接，所述的第一絕對值子單元的輸出端分別與第三比較器的第一輸入端、第四比較器的第二輸入端相連接，所述的第三比較器的第二輸入端接一第二閾值信號，所述的第四比較器的第二輸入端接一第一閾值信號，所述的第三比較器的輸出端以及所述的第四比較器的輸出端均與所述的波形修飾單元的控制端相連接。

在一種更為優(yōu)選的實施方式中，所述的波形修飾單元為一第三選擇器，所述的第三選擇器的第一使能信號端接第三比較器的輸出端，所述第三選擇器的第二使能信號端接第四比較器的輸出端，所述第三選擇器的第一輸入端接第二減法器的輸出端，所述第三選擇器的第二輸入端接邏輯1，所述第三選擇器的第三輸入端接一第二閾值信號，所述第三選擇器的輸出端為所述的解調(diào)電路的輸出端。

在實際應(yīng)用中，圖6是周期點數(shù)處理模塊對應(yīng)的電路結(jié)構(gòu)，LPF2_out信號是SumTbuff經(jīng)過低通濾波器2之后輸出的，由于在通信過程中SumTbuff會出現(xiàn)一定的波動，這個波動可看作是頻率較高處的噪聲。LPF2_out可以反映頻率的變化，此時判斷出Fop的值，并用該值與LPF2輸出值做差。同時將做差后的信號進(jìn)行一系列波形修飾處理，從而消除和值中的抖動與偏置，僅余變化值，從而進(jìn)行判斷。本模塊主要是完成檢測頻率變化、同頻計數(shù)、消除Fop對解碼的影響和消除抖動等。

從圖6可以看出，所有計算都是檢測到上升沿時進(jìn)行的，當(dāng)標(biāo)志信號flag1和flag2滿足條件時，LPF2_out會經(jīng)過D觸發(fā)器緩存到一個buffer中，并等待和下一時刻的LPF2_out做差值運算，得到sum_delt之后，進(jìn)行閾值保護(hù)。當(dāng)sum_delt的絕對值小于閾值threshold1時，clip_sum_delt為1，當(dāng)sum_delt的絕對值大于閾值threshold 2時，clip_sum_delt為threshold2，否則clip_sum_delt為sum_delt的絕對值。標(biāo)志信號flag1為1的條件是在上升沿到來時， count_delt大于閾值threshold 3。標(biāo)志信號flag2為1的條件是在上升沿到來時，count_div4大于等于閾值threshold 4且sum_delt的絕對值大于閾值threshold 1。圖6中Sample_rise為所述的解調(diào)電路的輸入信號的上升沿信號，Lpf2_out為第二低通濾波器LPF2的輸出信號，Demod_en為所述的解調(diào)電路的使能信號，rstn為所述的解調(diào)電路的復(fù)位信號，clk為所述的解調(diào)電路的時鐘信號，flag1、flag2為計算過程中的標(biāo)志位信號，threshold1、threshold2、threshold3和threshold4為閾值信號，delta、count_div4、count_delt和sum_delt為計算過程中的中間變量，clip_sum_delt為周期點數(shù)處理模塊的輸出信號。

采用了該發(fā)明中的無線充電設(shè)備中FSK信號的解調(diào)電路，由于解調(diào)電路中使用了上述的周期點數(shù)計算模塊和周期點數(shù)處理模塊中描述的方法，使得解調(diào)電路中僅采用2M的時鐘處理數(shù)據(jù)，就可以將誤包率控制在允許的范圍內(nèi)，大大降低了硬件電路的開銷，節(jié)省了資源，其應(yīng)用范圍廣泛。

在此說明書中，本發(fā)明已參照其特定的實施例作了描述。但是，很顯然仍可以作出各種修改和變換而不背離本發(fā)明的精神和范圍。因此，說明書和附圖應(yīng)被認(rèn)為是說明性的而非限制性的。