本發(fā)明屬于高速高清成像領域，特別是一種高速高清CMOS成像系統(tǒng)。
背景技術：
科學的發(fā)展推動著人類向更精細、更微妙世界的探索。在現(xiàn)代工業(yè)生產(chǎn)、控制和科學研究中，對各種高速運動過程進行觀察、數(shù)據(jù)采集與分析變得越來越有意義。在軍事研究方面，通過記錄和分析高速變化過程中的各個瞬態(tài)，例如武器發(fā)射、炮彈軌跡、火藥爆破、火箭飛行等，為實驗研究、武器設計與改良提供了更加有效的途徑；在工業(yè)生產(chǎn)方面，通過實時監(jiān)測生產(chǎn)線上的零件缺陷，提高了生產(chǎn)效率，又避免了人工的漏檢與錯檢；在汽車制造方面，通過研究汽車碰撞瞬間各部位的變化以及人體模型的受力狀況，生產(chǎn)出安全系數(shù)更高的汽車。
在中等亮度的光刺激下，人眼視覺極限分辨頻率僅為12~16幀/秒，無法觀察幾十、幾百甚至上千幀的高速運動現(xiàn)象。此外，由于普通攝像機技術的“凍結”能力有限，在觀察具有一定速度變化的運動過程時，常會出現(xiàn)圖像歪斜甚至拖尾等模糊不清的現(xiàn)象，速度越高，圖像質量越差。因此，研制一種能夠對快速現(xiàn)象進行拍攝，并將其放慢到人眼視覺可以分辨程度的攝像機，顯得尤為重要。
早期的高速攝影設備主要是光機式高速相機，此類相機運用光學原理配合高速動作的機械結構完成對快速變化過程的觀測和記錄。按照工作方式的不同，光機式高速相機可分為間歇式高速相機、光學補償式高速相機和轉鏡式高速相機三種。盡管就拍攝速度而言，光機式高速相機可以達到觀測和記錄的需要，但由于使用膠片作為存儲介質，不可避免的引入了顯影、定影等繁瑣的膠片處理工作，然后才得以進行數(shù)據(jù)的分析，這就造成光機式高速相機后端處理速度慢，無法實時觀察所拍到的圖像；并且判讀誤差大，在試驗中容易受到干擾；高速拍攝時所要耗費的膠片數(shù)量也過大，使用成本進一步增加，以上這些難以克服的弊端制約了膠片式高速相機的發(fā)展。隨著電子技術的發(fā)展，在上世紀 90 年代出現(xiàn)了高速數(shù)字式相機。
當前，能夠實現(xiàn)“快攝慢放”技術的探測器主要分為CCD和CMOS兩種類型。近年來，CCD圖像傳感器以噪聲小、靈敏度高等特點在攝像領域占據(jù)一定位置，但其分辨率與幀頻不可兼得，在追求高速攝影時勢必會損失畫質、增加器件成本與器件功耗。然而，CMOS傳感器并不存在幀頻與分辨率的折衷問題，在百萬像素分辨率下拍攝速度可達1000fps甚至更高，與CCD相比，能夠為瞬態(tài)研究提供更加精確的瞬間信息，成為瞬態(tài)研究的得力工具。
高速成像系統(tǒng)的海量數(shù)據(jù)存儲與采集一直是設計的計數(shù)瓶頸。對于1000幀以上的高速成像系統(tǒng)，它要求在1ms以內處理一整幀的圖像數(shù)據(jù)，在分辨率大于1000*1000、數(shù)據(jù)位數(shù)為10bit時，其數(shù)據(jù)量超過10Gbps，實時處理難度很大，需要采用其他方法。目前市場上的高速攝像機的圖像數(shù)據(jù)采集一般是先采用高速海量數(shù)據(jù)存儲單元對圖像進行存儲，而后再進行處理送至計算機顯示的方法完成，這種方法原理簡單，雖然不能實時處理高速圖像，對于高速高清成像系統(tǒng)是唯一可行的方法。
中國專利200910021207.6，公開了一種高幀頻高分辨率CMOS成像系統(tǒng)，以CPLD為控制單元，以SDRAM作為高速存儲單元，實現(xiàn)了500幀，1280*1024分辨率的高幀頻高分辨率成像，但SDRAM存儲速度較慢，數(shù)據(jù)帶寬較小，不適合1000幀以上的高分辨率成像系統(tǒng)的數(shù)據(jù)緩存，且沒有將探測器和其他單元的供電分開，噪聲較大，圖像效果一般，另外，采用一般數(shù)據(jù)接口傳輸圖像數(shù)據(jù)，只能實現(xiàn)緩存顯示。
技術實現(xiàn)要素：
本發(fā)明的目的在于提供一種高速高清CMOS成像系統(tǒng)，克服了存儲速度較慢、數(shù)據(jù)帶寬較小、不適合1000幀以上的高分辨率成像系統(tǒng)的數(shù)據(jù)緩存、噪聲較大、圖像效果一般等問題。
實現(xiàn)本發(fā)明目的的技術解決方案為：一種高速高清CMOS成像系統(tǒng)，包括依次連接的鏡頭、CMOS攝像機和計算機，所述的CMOS攝像機包括電源供電單元、CMOS傳感器芯片、FPGA控制單元、高速數(shù)據(jù)存儲單元、CameraLink接口單元、參數(shù)存儲單元和上位機接口單元，電源供電單元分別與CMOS傳感器芯片、FPGA控制單元、高速數(shù)據(jù)存儲單元、CameraLink接口單元、參數(shù)存儲單元和上位機接口單元連接，為上述部件提供穩(wěn)定電壓，F(xiàn)PGA控制單元分別與CMOS傳感器芯片、高速數(shù)據(jù)存儲單元、CameraLink接口單元、參數(shù)存儲單元和上位機接口單元連接，CMOS傳感器芯片與鏡頭連接，CameraLink接口單元與計算機連接，上位機接口與計算機連接；
所述CMOS傳感器芯片在驅動信號作用下產(chǎn)生高速數(shù)字圖像數(shù)據(jù)送入FPGA控制單元進行緩存；所述的FPGA控制單元用于產(chǎn)生CMOS傳感器芯片的驅動信號、緩存CMOS傳感器芯片的高速圖像數(shù)據(jù)、產(chǎn)生高速數(shù)據(jù)存儲單元的控制信號并將緩存后的高速圖像數(shù)據(jù)存入高速數(shù)據(jù)存儲單元、讀取參數(shù)存儲單元和上位機接口單元數(shù)據(jù)并做相應控制、產(chǎn)生CameraLink接口單元的控制信號并將高速數(shù)據(jù)存儲單元中的高速圖像數(shù)據(jù)通過CameraLink接口傳輸至計算機中進行圖像顯示；所述的高速數(shù)據(jù)存儲單元用于存儲高速圖像數(shù)據(jù)；CameraLink接口單元用于CMOS攝像機與計算機相連接，往計算機中輸送高速圖像數(shù)據(jù)；所述的參數(shù)存儲單元用于存儲CMOS傳感器芯片的配置參數(shù)以及接收上位機的參數(shù)信息；所述的上位機接口單元用于計算機向CMOS傳感器芯片發(fā)送指令，所述的計算機為CMOS攝像機提供CameraLink采集卡以及顯示圖像；
鏡頭采集高速圖像數(shù)據(jù)，計算機通過上位機接口單元向FPGA控制單元發(fā)送開始指令，F(xiàn)PGA控制單元接收指令后解碼并讀取參數(shù)存儲單元中的參數(shù)送至CMOS探測器芯片，開始給CMOS探測器芯片送驅動信號，CMOS探測器芯片接收驅動信號后產(chǎn)生圖像數(shù)據(jù)并送至FPGA控制單元，F(xiàn)PGA控制單元將圖像數(shù)據(jù)緩存至高速數(shù)據(jù)存儲單元，待高速數(shù)據(jù)存儲單元滿后停止送圖像數(shù)據(jù)，F(xiàn)PGA控制單元將高速數(shù)據(jù)存儲單元中的數(shù)據(jù)依次讀出并送至CameraLink接口單元，最后計算機接收圖像數(shù)據(jù)并顯示。
所述的CMOS傳感器芯片采用高速高清CMOS傳感器LUX1310。
所述FPGA控制單元為AlteraStratix III系列EP3SE80F780C2N。
所述高速數(shù)據(jù)存儲單元器件為Micron 2G DDR3 MT41J128M16。
所述CameraLink接口單元采用CameraLink Full模式。
所述參數(shù)存儲單元采用NorFlash M25P64。
所述上位機接口單元采用485協(xié)議進行數(shù)據(jù)傳輸，芯片為RS485。
所述電源供電單元采用DC-DC和LDO相結合的方式供電，采用DC-DC芯片將輸入的12V電壓轉換成5V、3.3V、2.5V、1.8V、1.5V、1.1V、0.75V，其中3.3V、2.5V、1.8V、1.5V、1.1V和0.75V用于向FPGA控制單元供電；1.5V和0.75V用于向高速數(shù)據(jù)存儲單元供電；3.3V用于向CameraLink接口單元、參數(shù)存儲單元和上位機接口單元供電；采用LDO芯片將5V電壓轉換成3.3V、3.0V、2.5V、1.8V給CMOS探測器芯片供電。
本發(fā)明與現(xiàn)有技術相比，其顯著優(yōu)點：
1、本發(fā)明采用DDR3作為高速圖像存儲單元主要芯片，加大了存儲容量，同時提高了數(shù)據(jù)帶寬，能實現(xiàn)1000幀1280*1024分辨率的數(shù)據(jù)存儲速率，兩片DDR3最多能存儲1.6s的數(shù)據(jù)量，即16000幀圖像。
2、本發(fā)明采用DC-DC電源和LDO電源給整個系統(tǒng)供電，綜合利用了DC-DC電源的效率高功耗低和LDO電源輸出紋波小噪聲小的特點，使整個系統(tǒng)功耗低，同時保證了高速高清CMOS探測器的供電穩(wěn)定，噪聲小，圖像質量更好。
3、本發(fā)明采用CameraLink接口的Full模式進行圖像數(shù)據(jù)傳輸，可以實現(xiàn)不使用高速圖像存儲單元緩存實時顯示400幀、1280*1024分辨率的圖像，增加了系統(tǒng)的輸出模式，可以適用不同場合。
附圖說明
圖1是本發(fā)明一種高速高清CMOS成像系統(tǒng)的總體結構示意圖。
具體實施方式
下面結合附圖對本發(fā)明作進一步詳細描述。
結合圖1，本發(fā)明是一種高速高清CMOS成像系統(tǒng)，包括鏡頭、CMOS攝像機和計算機，鏡頭與CMOS攝像機連接，通過外殼將其固定在驅動板的探測器正前方，12V電壓通過電源接口與CMOS攝像機連接以提供電源，圖像數(shù)據(jù)通過Camera Link接口與計算機中的Camera Link采集卡接口連接，把圖像數(shù)據(jù)傳輸至計算機，計算機通過CameraLink采集卡采集并顯示圖像數(shù)據(jù)。按其功能可將CMOS攝像機分為以下單元：電源供電單元、CMOS傳感器芯片、FPGA控制單元、高速數(shù)據(jù)存儲單元、CameraLink接口單元、參數(shù)存儲單元和上位機接口單元，電源供電單元分別與CMOS傳感器芯片、FPGA控制單元、高速數(shù)據(jù)存儲單元、CameraLink接口單元、參數(shù)存儲單元和上位機接口單元連接，為上述部件提供穩(wěn)定電壓，F(xiàn)PGA控制單元分別與CMOS傳感器芯片、高速數(shù)據(jù)存儲單元、CameraLink接口單元、參數(shù)存儲單元和上位機接口單元連接，CMOS傳感器芯片與鏡頭連接，CameraLink接口單元與計算機連接，上位機接口與計算機連接。
所述的電源供電單元為整個系統(tǒng)的各個芯片提供穩(wěn)定的電壓，是系統(tǒng)的根基，所使用的電源芯片主要分成兩部分： DC-DC芯片和LDO芯片。12V電壓通過CMOS相機上的電源接口將電源輸入CMOS攝像機，首先通過磁珠將其分為模擬12V和數(shù)字12V，模擬12V經(jīng)TI公司的DC-DC電源芯片TPS62132轉換成CVCC3.3V供CameraLink驅動芯片使用，數(shù)字12V經(jīng)TI公司的DC-DC電源芯片TPS62132轉換成DVCC3.3V供上位機接口單元中的RS485芯片使用、參數(shù)存儲單元中的Flash使用和FPGA控制單元中的FPGA、EPCS和晶振使用，數(shù)字12V經(jīng)TI公司的DC-DC電源芯片TPS62130轉換成DVCC2.5V供FPGA控制單元中的FPGA使用，數(shù)字12V經(jīng)LINER公司的DC-DC電源芯片LT3693轉換成DVCC1.8V供FPGA控制單元中的FPGA使用，數(shù)字12V經(jīng)LINER公司的DC-DC電源芯片LT3693轉換成DVCC1.5V供FPGA控制單元中的FPGA使用和高速數(shù)據(jù)存儲單元中的DDR3使用，數(shù)字12V經(jīng)TI公司的DC-DC電源芯片TPS62130轉換成DVCC1.1V供FPGA控制單元中的FPGA使用，數(shù)字12V和模擬12V還經(jīng)兩片TI公司的DC-DC電源芯片TPS62132分別轉換成D5V和A5V，其中D5V經(jīng)TI公司的DC-DC芯片TPS51100DQ轉換成0.75V供高速數(shù)據(jù)存儲單元中的DDR3使用。由于CMOS探測器所需的電壓要求帶負載能力強，噪聲小，DC-DC芯片的負載響應差，輸出紋波大等特點決定了其無法為探測器供電，LDO芯片雖然轉換效率低，但其輸出紋波小，噪聲小，帶負載能力強，所以采用LDO芯片給探測器供電。上述轉換的D5V經(jīng)TI公司的LDO芯片TPS7A4518轉換成DVCC1.8V供CMOS傳感器芯片使用，A5V分別經(jīng)TI公司的LDO芯片TPS7A4533轉換成AVCC3.3V、經(jīng)TI公司的LDO芯片TPS7A4501轉換成AVCC3.0V、經(jīng)TI公司的LDO芯片TPS7A4525轉換成AVCC2.5V、經(jīng)NSC公司的LDO芯片LP3856轉換成A1.8V供CMOS傳感器芯片使用。
CMOS傳感器芯片是系統(tǒng)的成像部件，它是系統(tǒng)的“眼睛”，能夠捕獲高速運動物體的圖像。CMOS圖像傳感器使用LUXIMA公司的高速CMOS傳感器LUX1310，它能提供1000FPS（1280*1024分辨率下）的工作速度，具有開窗模式和RIO等功能，能夠通過降低分辨率來提高幀頻（13000FPS@320*240）。其驅動時序由FPGA控制單元產(chǎn)生，輸出為2路差分時鐘和16路差分圖像數(shù)據(jù)。
FPGA控制單元協(xié)調整個系統(tǒng)的工作，是系統(tǒng)的“大腦”，采用Altera公司的Stratix III系列FPGA EP3SE80F780C2，具有豐富的時鐘資源、豐富的引腳資源和高速差分接口。FPGA控制單元為各個芯片產(chǎn)生驅動信號，接收CMOS傳感器芯片輸出的高速差分信號緩存后按照高速數(shù)據(jù)存儲單元中的DDR3的時序要求送至DDR3存儲，并按照CameraLink接口協(xié)議將DDR3中的圖像數(shù)據(jù)送至計算機顯示。此外，F(xiàn)PGA還接收參數(shù)存儲單元和上位機接口單元的指令來控制CMOS探測器芯片的工作狀態(tài)。
高速數(shù)據(jù)存儲單元由兩片2G DDR3組成，采用Micron公司的DDR3器件MT41J128M16，數(shù)據(jù)速率最高能到2133MT/s，能實時存儲CMOS探測器的輸出圖像數(shù)據(jù)，4Gbit的存儲容量能記錄1.6秒的數(shù)據(jù)。其所有接口與FPGA控制單元相連接，讀寫時序也由FPGA控制單元配置產(chǎn)生。
CameraLink接口單元采用Full模式進行數(shù)據(jù)傳輸，由3片電平轉換芯片DS90CR287和兩片Camera Link控制芯片DS90LV048A、DS90LV019組成，它以差分雙絞線進行傳輸抗干擾能力強，在85M時鐘下可以達到5.4Gbps的傳輸率，是工業(yè)相機的不二之選。在Full模式下，本系統(tǒng)可實現(xiàn)400幀/S@1280*1024的實時圖像顯示。
參數(shù)存儲單元和上位機接口單元主要用于配置探測器參數(shù)，參數(shù)存儲單元采用ST公司NorFlash M25P64，存儲CMOS探測器芯片初始化參數(shù)和記錄上位機配置參數(shù)，上位機接口單元采用485協(xié)議進行數(shù)據(jù)傳輸，配以上位機軟件，可方便控制探測器工作模式、曝光時間、窗口區(qū)域、增益等參數(shù)。
計算機主要用于圖像數(shù)據(jù)的采集和顯示，Camera Link采集卡裝在計算機PCIE插槽上，配合相應軟件，能實時顯示圖像數(shù)據(jù)的幀頻、分辨率等信息，還能存儲圖像或視頻序列到電腦上。