本發(fā)明涉及HDMI領(lǐng)域，尤其涉及HDMI IP系統(tǒng)及其構(gòu)架方法。

背景技術(shù)：

HDMI(High Definition Multimedia Interface)全稱是高清晰多媒體接口，從2002年9月發(fā)布HDMI規(guī)范1.0版，至今已更新到HDMI規(guī)范2.0版本。在商業(yè)產(chǎn)品化方面，HDMI接口也已經(jīng)發(fā)展的比較成熟。但是這些商品多數(shù)只是單獨(dú)的一個(gè)HDMI芯片，沒有與其他功能模塊芯片結(jié)合起來，芯片與芯片之間需要連線，造成了成本的浪費(fèi)，功耗的增加，也不利于產(chǎn)品體積縮小化的需求。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的是為了解決上述現(xiàn)有技術(shù)中存在的問題，提出一種新的HDMI IP系統(tǒng)及其構(gòu)架方法，本發(fā)明的系統(tǒng)及其構(gòu)架方法擴(kuò)展了現(xiàn)有的HDMI芯片功能的同時(shí)，更有利于做成IP核，方便與其他系統(tǒng)的集成。片上芯片是一種趨勢，最顯著的效果是產(chǎn)品的功耗降低、體積縮小和成本減少。

本發(fā)明所提供的HDMI IP系統(tǒng)，包括音頻處理模塊、視頻處理模塊、HDMI編碼模塊、HDMI編碼模塊、HDCP加密模塊及串行模塊。音頻處理模塊根據(jù)HDMI Specification規(guī)范對音頻數(shù)據(jù)及輔助數(shù)據(jù)進(jìn)行打包處理；視頻處理模塊根據(jù)視頻像素顏色空間轉(zhuǎn)換規(guī)則將YCbCr4：2：2或YCbCr4：2：2轉(zhuǎn)換成RGB格式；HDMI編碼模塊根據(jù)HDMI Specification規(guī)范規(guī)定的TMDS或TERC4編碼方法對視頻數(shù)據(jù)、數(shù)據(jù)島數(shù)據(jù)進(jìn)行編碼；HDCP加密模塊對音、視頻數(shù)據(jù)加密；串行模塊根據(jù)HDMI Specification規(guī)范將已經(jīng)過編碼處理的并行數(shù)據(jù)轉(zhuǎn)成串行數(shù)據(jù)。

較佳地，還包括用于對經(jīng)過處理的音、視頻數(shù)據(jù)進(jìn)行存儲(chǔ)的存儲(chǔ)模塊。

較佳地，還包括I2C模塊，用于實(shí)現(xiàn)HDMI系統(tǒng)與其他系統(tǒng)之間的數(shù)據(jù)傳輸交換。

本發(fā)明同時(shí)提供了一種HDMI IP系統(tǒng)的構(gòu)架方法，包括如下步驟：步驟1：采用優(yōu)化的狀態(tài)編碼方法改進(jìn)已有的HDMI模塊的verilog RTL代碼，并經(jīng)過FPGA板驗(yàn)證；步驟2：運(yùn)用synopsys公司的Design Compiler工具，采用電源關(guān)斷與狀態(tài)保持電源門控方法，把經(jīng)FPGA板驗(yàn)證過的verilog代碼轉(zhuǎn)換成具體的電路網(wǎng)表；步驟3：經(jīng)過仿真及低功耗功能驗(yàn)證電路網(wǎng)表，作為IP軟核以供使用；步驟4：運(yùn)用synopsys公司的IC Compiler工具，采用低功耗時(shí)鐘樹綜合方法和電源關(guān)斷與狀態(tài)保持電源門控方法，把步驟3的電路網(wǎng)表綜合成具體的電路版圖結(jié)構(gòu)；步驟5：經(jīng)過后仿真及低功耗功能驗(yàn)證電路版圖結(jié)構(gòu)，實(shí)現(xiàn)HDMI功能，作為IP 硬核以供使用。

本發(fā)明的HDMI IP系統(tǒng)及其構(gòu)架方法采用優(yōu)化的狀態(tài)編碼技術(shù)方法改進(jìn)已有的verilog RTL代碼；采用電源關(guān)斷與狀態(tài)保持電源門控方法，將經(jīng)過FPGA板驗(yàn)證過的HDMI功能verilog RTL代碼綜合成具體電路網(wǎng)表，做成IP軟核；采用低功耗時(shí)鐘樹綜合方法和電源關(guān)斷與狀態(tài)保持電源門控方法，進(jìn)一步綜合成電路版圖結(jié)構(gòu)，做成IP硬核，從而形成高性能HDMI IP系統(tǒng)，可以作為HDMI功能模塊，集成到芯片，達(dá)到降低功耗、減少成本的目的。

附圖說明

為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其它的附圖。

圖1是本發(fā)明的HDMI IP系統(tǒng)的結(jié)構(gòu)示意圖；

圖2是本發(fā)明的HDMI IP系統(tǒng)的原理示意圖；

圖3是本發(fā)明的HDMI IP系統(tǒng)的構(gòu)架方法的流程圖。

具體實(shí)施例

下面結(jié)合附圖和實(shí)施例對發(fā)明進(jìn)行詳細(xì)的說明。應(yīng)該理解，對具體實(shí)施例的說明僅僅用以解釋本發(fā)明提出的技術(shù)方案，并非限定本發(fā)明。基于本發(fā)明中的實(shí)施例，相關(guān)領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其它實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。

參考圖1，本發(fā)明所提出的HDMI IP系統(tǒng)，可以做成一種IP核，該實(shí)現(xiàn)方法與其他實(shí)現(xiàn)方法相比，在于他功能更加完善，更加易于與其他IP核集成在一塊芯片上。該高性能HDMI IP系統(tǒng)包括音頻處理模塊，對音頻數(shù)據(jù)及輔助數(shù)據(jù)進(jìn)行打包處理；視頻處理模塊，根據(jù)視頻像素顏色空間轉(zhuǎn)換規(guī)則將YCbCr4：2：2或YCbCr4：2：2轉(zhuǎn)換成RGB格式；HDMI編碼模塊，根據(jù)HDMI Specification規(guī)定的TMDS、TERC4等編碼方法對視頻數(shù)據(jù)、數(shù)據(jù)島數(shù)據(jù)進(jìn)行編碼；HDCP(High-bandwidth Digital Content Protection，高帶寬數(shù)字內(nèi)容保護(hù)技術(shù))加密模塊對音、視頻信號(hào)加密；串行模塊，將經(jīng)過編碼處理的10bits并行數(shù)據(jù)轉(zhuǎn)成串行數(shù)據(jù)。整個(gè)處理流程都符合HDMI Specification的規(guī)定。

參考圖2，該高性能的HDMI IP系統(tǒng)構(gòu)成的詳細(xì)描述如下：對音頻、輔助數(shù)據(jù)進(jìn)行打包處理，打包成包數(shù)據(jù)后加密存儲(chǔ)；對視頻數(shù)據(jù)進(jìn)行顏色空間轉(zhuǎn)換，轉(zhuǎn)換成RGB格式的數(shù)據(jù)后加密存儲(chǔ)；在數(shù)據(jù)處理的同時(shí)，按CEA861-D規(guī)定的視頻格式，產(chǎn)生行信號(hào)HSYNC及場信號(hào)VSYNC，接下來產(chǎn)生更具體的字節(jié)控制信號(hào)，vde視頻使能信號(hào)、ade數(shù)據(jù)島使能信號(hào)及ctl[3：0]報(bào)文頭信號(hào)；接下來是對三種操作模式運(yùn)用不同的編碼規(guī)則進(jìn)行編碼。最后是將經(jīng)過編碼處理的10bits并行數(shù)據(jù)轉(zhuǎn)成串行數(shù)據(jù)發(fā)送出去。

參考圖3，該HDMI IP系統(tǒng)的構(gòu)架方法包括如下步驟：

步驟S01：采用優(yōu)化的狀態(tài)編碼方法改進(jìn)已有的HDMI模塊的verilog RTL代碼，經(jīng)過FPGA板驗(yàn)證可實(shí)現(xiàn)預(yù)期功能；

步驟S02：運(yùn)用synopsys公司的Design Compiler工具，采用電源關(guān)斷(PSO)與狀態(tài)保持電源門控(SRPG)技術(shù)，把經(jīng)FPGA板驗(yàn)證過的verilog代碼綜合成具體的電路網(wǎng)表；

步驟S03：經(jīng)過仿真及低功耗功能驗(yàn)證電路網(wǎng)表，可實(shí)現(xiàn)HDMI功能，作為IP軟核使用；

步驟S04：運(yùn)用synopsys公司的IC Compiler工具，采用低功耗時(shí)鐘樹綜合(LPCTS)技術(shù)和電源關(guān)斷(PSO)與狀態(tài)保持電源門控(SRPG)技術(shù)，把步驟3的電路網(wǎng)表綜合成具體的電路版圖結(jié)構(gòu)，由布圖工具IC Compiler先全局布線再詳細(xì)布線分兩步來完成；

步驟S05：經(jīng)過后仿真及低功耗功能驗(yàn)證電路版圖結(jié)構(gòu)，可實(shí)現(xiàn)HDMI功能，作為IP硬核使用。

本發(fā)明的HDMI IP系統(tǒng)及其構(gòu)架方法采用優(yōu)化的狀態(tài)編碼技術(shù)方法改進(jìn)已有的verilog RTL代碼；采用電源關(guān)斷與狀態(tài)保持電源門控方法，將經(jīng)過FPGA板驗(yàn)證過的HDMI功能verilog RTL代碼綜合成具體電路網(wǎng)表，做成IP軟核；采用低功耗時(shí)鐘樹綜合方法和電源關(guān)斷與狀態(tài)保持電源門控方法，進(jìn)一步綜合成電路版圖結(jié)構(gòu)，做成IP硬核，從而形成高性能HDMI IP系統(tǒng)，可以作為HDMI功能模塊，集成到芯片，達(dá)到降低功耗、減少成本的目的。

以上對本發(fā)明實(shí)施例所提供的一種HDMI IP系統(tǒng)及其構(gòu)架方法，進(jìn)行了詳細(xì)介紹，本發(fā)明中應(yīng)用了具體個(gè)例對本發(fā)明的原理及實(shí)施方式進(jìn)行了闡述，以上實(shí)施例的說明只是用于幫助理解本發(fā)明的方法及其核心思想；同時(shí)，對于本領(lǐng)域的一般技術(shù)人員，依據(jù)本發(fā)明的思想，在具體實(shí)施方式及應(yīng)用范圍上均會(huì)有改變之處，綜上所述，本說明書內(nèi)容不應(yīng)理解為對本發(fā)明的限制。