本發(fā)明涉及使得所捕獲的圖像被顯示的顯示控制裝置和顯示設(shè)備。

背景技術(shù)：

在所謂的無反射鏡SLR數(shù)碼相機中，主體的圖像可以通過所謂的實時取景操作確認，在此操作中，根據(jù)通過在圖像傳感器(諸如電荷耦合器件(CCD)或互補金屬氧化物半導體(CMOS)圖像傳感器)中成像而獲得的圖像信號的圖像以實時的方式在設(shè)置于機殼背面的液晶板或附接在機殼上部的電子取景器(下文稱為EVF)上顯示。

但是，在這種實時取景中，從在圖像傳感器中對主體進行成像到在取景器上顯示之間發(fā)生顯著延遲。因此，難以使相機追隨運動的主體。進一步地，當基于所顯示的主體圖像指示靜態(tài)圖像的成像時，所顯示的主體圖像與實際被捕獲的靜態(tài)圖像的圖像之間產(chǎn)生定時差。具體而言，對于快速運動的主體而言，難以捕獲目標靜態(tài)圖像。

因此，已知一種用于縮短從在圖像傳感器中捕獲圖像信號到在取景器上顯示的延遲的技術(shù)(例如，PTL 1)。

引用列表

專利文獻

PTL 1：JP-A-2011-244170

技術(shù)實現(xiàn)要素：

技術(shù)問題

在PTL 1描述的技術(shù)中，圖像信號的水平掃描周期例如通過圖像信號的水平掃描周期的前沿(front porch)時間的擴展來調(diào)整，并且當以幀為單位查看時，縮短了在圖像傳感器中成像到在EVF上顯示的延遲。在此類操作中，由于水平同步信號的定時改變，EVF等的驅(qū)動電路中需要用于追隨水平同步信號的定時變化以執(zhí)行顯示控制的配置。因此，電路配置變得復雜。進一步地，當諸如液晶板之類的顯示單元的大小改變時，根據(jù)大小使用專用EVF控制器，這造成大量浪費。

本發(fā)明鑒于上述情況而做出，本發(fā)明的一個目標是使用簡單電路配置實現(xiàn)從成像元件的成像到顯示的短延遲時間，以及在顯示單元的大小改變時實現(xiàn)靈活處理。

問題的解決方案

根據(jù)本發(fā)明的一方面，提供一種用于基于與水平同步信號同步的圖像信號和指示所述圖像信號有效或無效的控制信號來控制顯示單元上顯示的圖像的顯示控制裝置，所述裝置包括：接收單元，其接收包括一個幀的有效行數(shù)的指令；計數(shù)器，其對所述圖像信號變得有效的行數(shù)計數(shù)；輸入單元，其基于所述控制信號輸入有效圖像信號；輸出單元，其將所輸入的有效圖像信號輸出到所述顯示單元；以及處理單元，其將所述計數(shù)器的計數(shù)值與所述有效行數(shù)相比較，并且基于比較結(jié)果開始用于為下一幀做準備的處理。

根據(jù)此方面，所述計數(shù)器對所述接收單元所接收的圖像信號當中的有效圖像信號的行數(shù)計數(shù)，并且所述處理單元根據(jù)所述計數(shù)值與所述有效行數(shù)之間的比較結(jié)果檢測幀內(nèi)的有效圖像信號的結(jié)束。在包括無效圖像信號的圖像信號中，垂直掃描周期內(nèi)的圖像信號的行數(shù)改變。因此，因為即使在圖像信號的行數(shù)簡單被計數(shù)時，也無法檢測到有效圖像信號的接收結(jié)束，所以比較有效圖像信號的行數(shù)與有效行數(shù)并且檢測有效圖像信號的接收結(jié)束。因而可以開始用于為下一幀做準備的處理。進一步地，所述處理單元可以將所述計數(shù)器的計數(shù)值與所述有效行數(shù)相比較，并且基于比較結(jié)果開始用于為下一幀做準備的處理。例如，可以基于比較結(jié)果而檢測幀內(nèi)的有效圖像信號的輸入結(jié)束，然后可以開始用于為下一幀做準備的處理。

備選地，當計數(shù)值小于有效行數(shù)時，如果有效圖像信號的接收結(jié)束，從而可以開始用于為下一幀做準備的處理，則可以執(zhí)行用于為下一幀做準備的處理。更具體地說，當作為有效行數(shù)與計數(shù)值之間的比較結(jié)果的差(有效行數(shù)-計數(shù)水平)小于預定數(shù)值時，可以開始用于為下一幀做準備的處理。

進一步地，當對成像元件所捕獲的成像信號執(zhí)行圖像處理以產(chǎn)生圖像信號時，從成像信號產(chǎn)生到在顯示單元上顯示圖像的延遲時間成為問題。當包括無效圖像信號時，圖像信號的產(chǎn)生定時逐漸接近成像信號，即使成像信號與圖像信號異步地工作也是如此，從而實現(xiàn)具有最小延遲時間的同步。

進一步地，由于有效行數(shù)作為指令被發(fā)送，因此，即使顯示單元的大小改變，也可以執(zhí)行靈活處理，并且提升裝置的多功能性。

進一步地，所述處理單元可以重設(shè)計數(shù)器，可以在計數(shù)器的計數(shù)值與有效行數(shù)匹配時重設(shè)計數(shù)器，或者可以在計數(shù)器的計數(shù)值與有效行數(shù)匹配并且然后垂直同步信號變得有效時重設(shè)計數(shù)器。

進一步地，所述處理單元可以在計數(shù)器的計數(shù)值與有效行數(shù)匹配之后并且直至下一幀開始(下一垂直同步信號變得有效)之前開始用于為下一幀做準備的處理，并且不一定在計數(shù)器的計數(shù)值與有效行數(shù)匹配時開始此處理。

在上述根據(jù)此方面的顯示控制裝置中，所述圖像信號可以包括指示將在所述顯示單元上顯示的圖像的有效圖像信號以及不在所述顯示單元上顯示的無效圖像信號，當所述圖像信號變?yōu)樗鲇行D像信號時，所述控制信號可以變得活動，以及當所述圖像信號變?yōu)樗鰺o效圖像信號時，所述控制信號可以變得不活動，以及所述水平同步信號可以具有恒定周期。

根據(jù)此方面，與所述水平同步信號相同步的無效圖像信號可被插入所述圖像信號，并且能夠調(diào)整垂直掃描周期。進一步地，由于能夠基于控制信號做出有關(guān)所述圖像信號是有效圖像信號還是無效圖像信號的判定，因此能夠在所述顯示單元上顯示圖像信號當中的有效圖像信號。

在上述根據(jù)此方面的顯示控制裝置中，優(yōu)選地，所述圖像信號在水平掃描周期的一部分期間變得有效，并且所述計數(shù)器對所述控制信號計數(shù)，然后輸出指示所述圖像信號變得有效的行數(shù)的計數(shù)值。由于所述控制信號在水平掃描周期的一部分期間變得有效，因此可以通過對所述控制信號計數(shù)來對所述圖像信號變得有效的行數(shù)計數(shù)。

在上述根據(jù)此方面的顯示控制裝置中，可以對所述控制信號變得有效的行的水平同步信號計數(shù)，并且可以輸出指示所述圖像信號變得有效的行數(shù)的計數(shù)值。

在上述根據(jù)此方面的顯示控制裝置中，所述指令可以包括垂直前沿周期期間的行數(shù)，并且所述處理單元可以在所述計數(shù)器的計數(shù)值與所述有效行數(shù)匹配之后并且直到在所述垂直前沿周期期間所接收的行數(shù)經(jīng)過之前開始用于下一幀的處理。因此，可以在考慮垂直前沿周期內(nèi)的行數(shù)的情況下開始用于下一幀的準備。

在上述根據(jù)此方面的顯示控制裝置中，接收所述指令的所述接收單元包括小電壓差分串行接口，并且所述圖像信號經(jīng)由所述小電壓差分串行接口被提供給所述輸入單元。因此，可以使用同一接口執(zhí)行指令傳輸和圖像信號傳輸，并且簡化整個裝置的配置。

在上述根據(jù)此方面的顯示控制裝置中，優(yōu)選地發(fā)送所述指令以替代在所述控制信號變得不活動的周期期間的預定周期內(nèi)的所述圖像信號的所述無效圖像信號，并且所述裝置進一步包括分離單元，其將所述指令與在所述預定周期內(nèi)接收的所述無效圖像信號相分離?？刂菩盘栕兊貌换顒拥闹芷谑菆D像信號無效的周期。由于在此類周期內(nèi)的預定時間期間發(fā)送所述指令，因此可以以時分的方式多路傳輸所述有效圖像信號和所述指令并且傳送最終信號。這樣可精簡傳輸系統(tǒng)并且簡化配置。

在上述根據(jù)此方面的顯示控制裝置中，可以通過對成像元件所捕獲的成像信號執(zhí)行圖像處理獲得所述圖像信號，并且所述顯示單元的幀率可以高于所述成像信號的幀率。因此，即使圖像處理所需的時間改變，從而使得無效圖像信號和有效圖像信號混合在一起并被提供給所述顯示控制裝置，也可以依次縮短從獲得成像信號到在顯示單元上顯示圖像的延遲時間，并且將所述顯示單元上的顯示與所述圖像信號相同步。

接下來，根據(jù)本發(fā)明的另一方面，提供一種顯示設(shè)備，其包括根據(jù)本發(fā)明的顯示控制裝置；以及顯示圖像的顯示單元。

附圖說明

圖1是示出一實施例的成像顯示設(shè)備的一個配置實例的框圖；

圖2是示出圖像處理與進度信息之間的關(guān)系的一個實例的概念圖；

圖3是示出當輸出有效圖像數(shù)據(jù)Dgb時，在一個水平掃描周期期間被從圖像輸出電路提供給EVF控制器的信號的一個實例的定時圖；

圖4是示出當未輸出有效圖像數(shù)據(jù)時，在一個水平掃描周期期間被從圖像輸出電路提供給EVF控制器的信號的一個實例的定時圖；

圖5是示出構(gòu)成成像顯示設(shè)備的EVF控制的更詳細配置實例的框圖；

圖6是示出在寄存器中設(shè)定的值的一個實例的圖；

圖7是示出圖像傳感器的光接收單元的一個配置實例的概念圖；

圖8是示出圖像傳感器的光接收單元的像素排列的一個實例的概念圖；

圖9是示出液晶板的顯示區(qū)域與垂直方向和水平方向上的驅(qū)動定時之間的關(guān)系的一個實例的概念圖；

圖10是示出在圖像輸出電路中輸出圖像信號的處理的一個實例的流程圖；

圖11是示出由于在圖像輸出電路中插入偽數(shù)據(jù)導致的顯示圖像的垂直掃描周期變化的一個實例的定時圖；

圖12是示出垂直掃描周期內(nèi)的顯示圖像的圖像數(shù)據(jù)的每一行的圖像處理的一個實例以及圖像數(shù)據(jù)的輸出處理的定時圖；

圖13是示出EVF控制器中的EVF的驅(qū)動操作的一個實例的流程圖；

圖14是概念性地示出從成像單元的成像信號的輸出到EVF的驅(qū)動的操作的一個實例的概念圖；

圖15是示出根據(jù)一個變形例的構(gòu)成成像顯示設(shè)備的EVF控制器的一個配置實例的框圖；

圖16是示出LVDS信號中的顯示圖像的一個像素的圖像信號(圖像數(shù)據(jù))的一個實例的圖；

圖17是示出LVDS信號中的顯示圖像的一個像素的圖像信號(圖像數(shù)據(jù))的另一實例的圖。

具體實施方式

下面將詳細地描述本發(fā)明的成像裝置的優(yōu)選實施例。進一步地，這些實施例是示意性的，因此，本發(fā)明的內(nèi)容不應被限制性地理解。進而，下面將在每個實施例中描述其中例如作為電光設(shè)備實例的液晶板被用作顯示單元的顯示元件的情況。

第一實施例

<成像顯示設(shè)備的配置>

圖1是示出該實施例的成像顯示設(shè)備1的配置的框圖。

該成像顯示設(shè)備1包括：成像單元10，其與第一水平同步信號SHsync同步地輸出通過對主體進行成像而獲得的成像數(shù)據(jù)Ds[成像信號]；圖像處理電路20，其對成像數(shù)據(jù)Ds執(zhí)行圖像處理以產(chǎn)生圖像數(shù)據(jù)Dga；圖像輸出電路30，其與第二水平同步信號DHsync同步地從圖像處理電路20中讀取圖像數(shù)據(jù)Dga，并輸出圖像數(shù)據(jù)Dgb(D00到D23)[圖像信號]；EVF控制器40，其根據(jù)圖像數(shù)據(jù)Dgb控制EVF 50的操作；EVF 50，其具有諸如液晶板之類的顯示元件；操作輸入單元60，其例如輸入更改設(shè)定并執(zhí)行拍攝的指令；以及控制單元70，其控制成像顯示設(shè)備1的整體操作。在此，EVF控制器40和EVF 50用作顯示圖像的顯示設(shè)備。

該成像顯示設(shè)備1是所謂的無反射鏡數(shù)碼相機，其中能夠執(zhí)行所謂的實時取景操作，在此操作中，通過成像單元10的成像獲得的圖像實時在EVF 50上顯示，并且還可以執(zhí)行拍攝操作，該拍攝操作讀取圖像傳感器12的所有像素的成像數(shù)據(jù)Ds，執(zhí)行諸如濾波處理之類的處理，并且將數(shù)據(jù)存儲在存儲器29中以實現(xiàn)靜態(tài)圖像存儲。

然后，成像單元10包括：成像光學系統(tǒng)11，其形成主體的圖像；圖像傳感器12，其按照行順序掃描來自以矩陣形式布置的光接收元件的信號，并且根據(jù)主體圖像輸出成像數(shù)據(jù)Ds；以及定時發(fā)生器(TG)13，其將各種定時信號輸出到圖像傳感器12。定時發(fā)生器13產(chǎn)生第一垂直同步信號SVsync、第一水平同步信號SHsync，以及第一點時鐘SCLK，并且將信號輸出到圖像傳感器12。進一步地，第一垂直同步信號SVsync、第一水平同步信號SHsync，以及第一點時鐘SCLK可被輸出到圖像處理電路20。

圖像處理電路20包括：行緩沖器21，其臨時存儲成像數(shù)據(jù)Ds；圖像內(nèi)插處理單元22，其對存儲在行緩沖器21中的成像數(shù)據(jù)Ds執(zhí)行內(nèi)插處理；顏色再現(xiàn)處理單元23，其對內(nèi)插的成像數(shù)據(jù)Ds執(zhí)行顏色再現(xiàn)處理；濾波處理單元24，其對經(jīng)受顏色再現(xiàn)處理的成像數(shù)據(jù)Ds執(zhí)行濾波處理；伽瑪處理(gamma processing)單元25，其對經(jīng)受濾波處理的成像數(shù)據(jù)Ds執(zhí)行伽瑪處理；行緩沖器26，其臨時存儲經(jīng)受伽瑪處理的成像數(shù)據(jù)Ds；尺寸調(diào)整處理單元27，其對存儲在行緩沖器中的成像數(shù)據(jù)Ds執(zhí)行調(diào)整大小的尺寸調(diào)整處理；以及VRAM/行緩沖器28，其將經(jīng)受尺寸調(diào)整處理的成像數(shù)據(jù)Ds臨時保存為顯示圖像數(shù)據(jù)Dga。

當一行的圖像數(shù)據(jù)Dga的處理完成，并且圖像數(shù)據(jù)能夠被輸出時，該VRAM/行緩沖器28在針對顯示圖像的一行的寫入結(jié)束時，輸出寫入完成信號，但是為了方便起見，該信號被用作進度信息P。在該實例中，輸出指示“圖像數(shù)據(jù)能夠被輸出”的高電平脈沖作為進度信息P。由于該脈沖在每次完成一行的處理時被輸出，因此從幀的起點(下面將描述的第二垂直同步信號DVsync的下降沿)開始對脈沖數(shù)進行計數(shù)，這樣能夠識別圖像數(shù)據(jù)Dga能夠被輸出的行。

如果所有行的圖像處理時間恒定，則一行的圖像數(shù)據(jù)Dg的處理在恒定周期內(nèi)完成，這樣便不需要進度信息P。但是在執(zhí)行調(diào)整大小的尺寸調(diào)整處理、濾波處理等中，根據(jù)算法(處理方法)，產(chǎn)生顯示圖像的圖像數(shù)據(jù)Dga所需的處理時間在顯示圖像的各行之間可能不同。因此，在本實施例中，產(chǎn)生進度信息P，以使得后續(xù)階段的圖像輸出電路30能夠檢測到圖像處理電路20變得能夠輸出一行的圖像數(shù)據(jù)Dga。

圖2示出第一行到第六行的圖像處理與進度信息P之間的關(guān)系的一個實例。在圖2中，陰影部分指示一行的圖像處理所需的時間。在該實例中，產(chǎn)生第一到第三行以及第五行的圖像數(shù)據(jù)Dga所需的圖像處理時間為Ta，產(chǎn)生第四行和第六行的圖像數(shù)據(jù)Dga所需的圖像處理時間為Tb。進一步地，圖像處理時間Tb長于圖像處理時間Ta。當在此方式中，每行的圖像處理所需的時間都不同時，進度信息P的脈沖間隔根據(jù)圖像處理時間而變化。

在該實例中，在第一到第六行的圖像處理結(jié)束的時點t1到t6處產(chǎn)生相應脈沖p1到p6。在此，脈沖p1和脈沖p2之間的間隔以及脈沖p2和脈沖p3之間的間隔相同。但是，第四行的圖像處理所需的時間Tb長于圖像處理時間Ta。因此，在時點t4處產(chǎn)生的脈沖p4和脈沖p3之間的間隔長于脈沖p2和脈沖p3之間的間隔。

后續(xù)階段的圖像輸出電路30能夠通過參考該進度信息P檢測到特定行的圖像數(shù)據(jù)Dga的輸出準備完成。另外，當存在來自圖像輸出電路30的讀取請求時，VRAM/行緩沖器28將一行的圖像數(shù)據(jù)Dga輸出到數(shù)據(jù)輸出電路30。

圖1所示的圖像輸出電路30包括：數(shù)據(jù)輸出控制單元31，其控制圖像數(shù)據(jù)Dgb(D00到D23)到EVF控制器40的輸出；串行接口(I/F)33，其例如發(fā)送EVF控制器40的寄存器43a的設(shè)定參數(shù)；定時發(fā)生器35，其產(chǎn)生各種定時信號；以及指令發(fā)送單元36，其經(jīng)由串行I/F 33將指令發(fā)送到EVF控制器40。該定時發(fā)生器35產(chǎn)生第二垂直同步信號DVsync、第二水平同步信號DHsync、第二點時鐘DCLK和數(shù)據(jù)使能信號DE[控制信號]。在此，第二點時鐘DCLK不與上述第一點時鐘SCLK同步。因此，能夠在不使用同步所需的PLL電路或分頻電路的情況下配置定時發(fā)生器35。

數(shù)據(jù)使能信號DE是在有效圖像數(shù)據(jù)Dgb(D00到D23)被輸出的周期期間變得活動(在該實例中，處于高電平)，以及在其它周期內(nèi)變得不活動(在該實例中，處于低電平)的信號。

當滿足下面的條件時，定時發(fā)生器35使第n行的數(shù)據(jù)使能信號DE變得活動。

首先，必須完成從圖像傳感器12讀取產(chǎn)生第n行所需的成像數(shù)據(jù)Ds。當執(zhí)行尺寸調(diào)整處理中的行數(shù)轉(zhuǎn)換時，例如，如果EVF 50的第n行與圖像傳感器12的第m行對應，則必須將第m行的成像數(shù)據(jù)Ds從圖像傳感器12讀到圖像處理電路20(第一條件)。

第二，必須完成在EVF 50上顯示的第n行的圖像數(shù)據(jù)Dga的產(chǎn)生(第二條件)。

第三，必須在第n行完成顯示定時的準備。具體而言，一個周期必須成為水平顯示活動周期(水平有效圖像周期)HDISP，在該周期內(nèi)，圖像數(shù)據(jù)Dgb在1個水平掃描周期1H期間變得有效(參見圖3)(第三條件)。

必須滿足第一條件以便完成第n行的圖像數(shù)據(jù)Dga的產(chǎn)生(其是第二條件)。另外，能夠基于進度信息P來識別是否滿足第二條件。但即使進度信息P針對第n行變得活動，這也只是必要條件，并且數(shù)據(jù)使能信號DE不會僅因為該條件而變得活動。也就是說，定時發(fā)生器35在監(jiān)視進度信息P的同時判定是否能夠輸出緊接著當前正被輸出的第(n-1)行顯示的第n行，控制數(shù)據(jù)輸出控制單元31從VRAM/行緩沖器28讀取第n行的圖像數(shù)據(jù)Dga，發(fā)出第二水平同步信號DHsync，并導致數(shù)據(jù)使能信號DE變得活動以將第n行的圖像數(shù)據(jù)Dga輸出到EVF控制器40。

圖3是示出其中數(shù)據(jù)使能信號DE變得活動的1個水平掃描周期1H期間的數(shù)據(jù)使能信號DE與圖像數(shù)據(jù)Dgb之間的關(guān)系的定時圖。如圖3所示，1個水平掃描周期1H包括其中第二水平掃描信號DHsync變得活動(處于低電平)的水平同步周期HS、水平后沿(back porch)周期HBP、水平顯示活動周期HDISP、以及水平前沿周期HFP。水平顯示活動周期HDISP是用于輸出有效圖像數(shù)據(jù)Dgb的周期，數(shù)據(jù)使能信號DE在水平顯示活動周期HDISP期間變得活動，并且有效圖像數(shù)據(jù)Dgb被從數(shù)據(jù)輸出控制單元31輸出到EVF控制器40。同時，數(shù)據(jù)使能信號DE在除水平顯示活動周期HDISP之外的水平同步周期HS、水平后沿周期HBP和水平前沿周期HFP期間變得不活動(處于低電平)，并且在這些周期期間輸出無效圖像數(shù)據(jù)Dgb。EVF控制器40在其中數(shù)據(jù)使能信號DE變得活動的周期期間取回圖像數(shù)據(jù)Dgb，在其中數(shù)據(jù)使能信號DE變得不活動的周期期間不取回圖像數(shù)據(jù)Dgb。

在此，提前確定水平同步周期HS、水平后沿周期HBP和水平前沿周期HFP期間的第二點時鐘DCLK的數(shù)量。顯示定時準備的完成(上述第三條件)表示1個水平掃描周期1H開始，以及水平后沿周期HBP結(jié)束的時點tx到來。

進一步地，數(shù)據(jù)使能信號DE的上升定時和下降定時與第二點時鐘DCLK的下降沿同步。因此，當EVF控制器40在第二點時鐘DCLK的上升定時鎖存圖像數(shù)據(jù)Dgb時，能夠保持時間余量。

圖4是示出當數(shù)據(jù)使能信號DE變得不活動時，1個水平掃描周期1H期間的數(shù)據(jù)使能信號DE與圖像數(shù)據(jù)Dgb之間的關(guān)系的定時圖。如圖4所示，由于數(shù)據(jù)使能信號DE變得始終不活動，因此，圖像數(shù)據(jù)Dgb的所有片段變得無效。在這種情況下，EVF控制器40不取回對應行的圖像數(shù)據(jù)Dgb。

返回參考圖1，EVF控制器40將各種定時信號和圖像數(shù)據(jù)Dgc提供給EVF 50。EVF 50包括：液晶板51，在該液晶板中，像素被設(shè)置在其中掃描行和數(shù)據(jù)行以矩陣形式交叉的位置中；掃描行選擇單元52，其選擇液晶板51的掃描行；數(shù)據(jù)行驅(qū)動單元53，其驅(qū)動數(shù)據(jù)行；以及目鏡光學系統(tǒng)55，其放大液晶板51的圖像以使圖像可被觀察到。

圖5是示出EVF控制器40和EVF 50的詳細配置的框圖。如圖5所示，EVF控制器40包括：數(shù)據(jù)輸入單元41，其輸入來自數(shù)據(jù)輸出控制單元31的圖像數(shù)據(jù)Dgb；計數(shù)器42，其對數(shù)據(jù)使能信號DE在垂直顯示活動周期VDISP(參見圖11)期間變得活動的行數(shù)(水平掃描周期)進行計數(shù)；定時發(fā)生單元43，其產(chǎn)生EVF 50的驅(qū)動定時；數(shù)據(jù)輸出單元44，其將圖像數(shù)據(jù)輸出到EVF 50；以及串行接口45，其例如執(zhí)行接收來自串行I/F 33的指令。在此，輸出圖3所示的有效圖像數(shù)據(jù)Dgb的行(水平掃描周期)被稱為有效行，在垂直顯示活動周期VDISP期間輸出圖4所示的無效圖像數(shù)據(jù)Dgb的行被稱為無效行。進一步地，一個幀的有效行數(shù)與圖9所示的顯示區(qū)域中的垂直像素數(shù)量相匹配。當?shù)诙怪蓖叫盘朌Vsync被提供給計數(shù)器42的重設(shè)端并且變得活動時，重設(shè)計數(shù)器42的計數(shù)值VC。進一步地，計數(shù)器42對數(shù)據(jù)使能信號DE的上升沿進行計數(shù)。備選地，數(shù)據(jù)使能信號DE可被提供給計數(shù)器42的使能端，并且通過反轉(zhuǎn)第二水平同步信號HDsync而獲得的信號可被延遲水平后沿周期HBP并且被提供給計數(shù)器42的時鐘端。在這種情況下，計數(shù)器42對數(shù)據(jù)使能信號DE變得活動的行的第二水平同步信號HDsync進行計數(shù)。

定時發(fā)生單元43包括寄存器43a，寄存器43a的值例如根據(jù)經(jīng)由串行I/F 45接收的來自圖像輸出電路30的指令進行設(shè)定。具體而言，串行I/F 33和串行I/F 45根據(jù)諸如內(nèi)置集成電路(I2C)或串行外設(shè)接口(SPI)之類的協(xié)議執(zhí)行通信。串行I/F 33將包含設(shè)定參數(shù)的指令發(fā)送到數(shù)據(jù)輸出單元44。數(shù)據(jù)輸出單元44根據(jù)所接收的設(shè)定參數(shù)設(shè)定寄存器43a的值。

如圖6所示，在寄存器43a中設(shè)定的設(shè)定參數(shù)(設(shè)定項)例如包括：液晶板51的1個水平同步周期(圖9中的第二水平同步信號DHsync的間隔1H)、水平后沿周期(圖9中的HBP)、水平像素的數(shù)(與圖9中的HDISP對應的顯示區(qū)域的水平方向上的像素數(shù))、水平前沿周期(圖9中的HFP)、1個垂直同步周期(圖9中的垂直同步信號DVsync的間隔1V)、垂直后沿周期(圖9中的VBP)、垂直像素數(shù)(與圖9中的VDISP對應的顯示區(qū)域的行數(shù))，以及垂直前沿周期(圖9中的VFP)。在此，垂直像素數(shù)與有效行數(shù)(即，對圖像的顯示有貢獻的行數(shù))匹配。

因此，由于可以通過圖像輸出電路30設(shè)定基于EVF 50的規(guī)格的定時，因此即使EVF 50(諸如具有不同大小或幀率的液晶板51)的規(guī)格發(fā)生變化，也不必更改EVF控制器40。這樣可以提升系統(tǒng)的多功能性。

進一步地，更具體地說，液晶板51能夠包括顯示元件，諸如具有1024*768像素顯示區(qū)域(總行數(shù)N＝768)的液晶(LCD)板，例如如圖9所示。進一步地，圖5概念性地示出液晶板51的顯示區(qū)域與信號(諸如用于液晶板51的控制的第二垂直同步信號DVsync、第二水平同步信號DHsync、數(shù)據(jù)使能信號DE、以及點時鐘信號DCLK)之間的關(guān)系。該液晶板51能夠在短于圖像傳感器12的幀周期的周期內(nèi)顯示一個幀。具體而言，該液晶板51例如能夠以大約160Hz的幀率(1/幀周期)(最大速率)，根據(jù)圖像數(shù)據(jù)Dgc顯示圖像。

這樣，在成像顯示設(shè)備1中，由于能夠在EVF 50上顯示的一個幀的周期短于成像單元10的一個幀的周期，因此，即使以EVF 50的定時執(zhí)行用于顯示的圖像數(shù)據(jù)Dga的輸出，也未及時執(zhí)行從成像單元10輸出成像數(shù)據(jù)Ds以及圖像處理電路20中的圖像處理。因而，在該成像顯示設(shè)備1中，在實時取景模式下，來自圖像輸出電路30的圖像數(shù)據(jù)Dgb的輸出定時根據(jù)來自圖像處理電路20的圖像數(shù)據(jù)Dga的輸出被調(diào)整，從而使得EVF50的顯示追隨來自成像單元10的成像數(shù)據(jù)Ds的輸出定時，將在下文對此進行描述。

進一步地，當根據(jù)來自圖像傳感器12的成像數(shù)據(jù)Ds(例如，用于1760*704像素)的圖像在液晶板51(例如，用于除拍攝條件等的顯示區(qū)域[熒幕內(nèi)容顯示(OSD)區(qū)域]之外的1024*682像素)上顯示時，例如必須使用上述尺寸調(diào)整處理單元27，根據(jù)像素數(shù)的差異執(zhí)行大小調(diào)整。根據(jù)用于該尺寸調(diào)整處理的算法(處理方法)，產(chǎn)生顯示圖像的圖像數(shù)據(jù)所需的處理時間在顯示圖像的各行之間可能不同。

進一步地，當執(zhí)行透鏡失真校正處理或濾波處理時，根據(jù)處理類型，產(chǎn)生顯示圖像數(shù)據(jù)所需的處理時間在各行之間可能不同。因此，圖像處理電路20中的圖像處理所需的時間在顯示圖像的各行之間可能不同。也就是說，所產(chǎn)生的顯示圖像的圖像數(shù)據(jù)Dg變得能夠被輸出的定時在各行之間可能不同。因此，當顯示圖像的圖像數(shù)據(jù)在固定定時(此時，預期在顯示圖像的圖像數(shù)據(jù)變得能夠被輸出的定時的最大變化量處具有安全因數(shù))被輸出時，從圖像傳感器12的成像到在液晶板51單元上顯示的延遲時間增大。

因此，在該成像顯示設(shè)備1中，來自圖像輸出電路30的顯示圖像的圖像數(shù)據(jù)的輸出定時以EVF 50的水平掃描周期(水平同步信號的周期)為單位進行調(diào)整，從而響應于顯示圖像的圖像數(shù)據(jù)變得能夠從圖像處理電路20被輸出的定時，保持其中從圖像傳感器12的成像到在液晶板51上顯示的延遲被最小化的狀態(tài)。

<操作>

接下來，將描述上述成像顯示設(shè)備1的操作。成像顯示設(shè)備1至少在拍攝模式和實時取景模式下執(zhí)行操作。當用戶操作所述操作輸入單元60以指示捕獲靜態(tài)圖像時，模式轉(zhuǎn)換到拍攝模式。在拍攝模式下，圖像處理電路20讀取圖像傳感器12的所有像素的成像數(shù)據(jù)Ds，執(zhí)行諸如濾波處理之類的處理，并且將最終數(shù)據(jù)存儲在存儲器29中以實現(xiàn)靜態(tài)圖像存儲。另一方面，當用戶操作所述操作輸入單元60以選擇實時取景模式時，成像顯示設(shè)備1執(zhí)行實時取景操作，在此操作中，如上所述，通過圖像傳感器12的成像獲得的成像數(shù)據(jù)Ds以實時的方式在液晶板51上顯示。

在實時取景模式下，圖像處理電路20執(zhí)行諸如根據(jù)與液晶板51的像素數(shù)的差轉(zhuǎn)換像素數(shù)之類的處理，以便產(chǎn)生顯示圖像的圖像數(shù)據(jù)Dg，并且將圖像數(shù)據(jù)Dga記錄在VRAM/行緩沖器28中。當顯示圖像的一行的寫入結(jié)束時，VRAM/行緩沖器28中輸出寫入完成信號，但是為了方便起見，使用該信號作為進度信息P。定時發(fā)生器35根據(jù)進度信息P產(chǎn)生定時信號，諸如第二垂直同步信號DVsync、第二水平同步信號DHsync、以及數(shù)據(jù)使能信號DE。數(shù)據(jù)輸出控制單元31根據(jù)定時發(fā)生器35產(chǎn)生的定時信號，逐行讀取在VRAM/行緩沖器28中記錄的顯示圖像的圖像數(shù)據(jù)Dga，以將圖像數(shù)據(jù)Dga提供給EVF控制器40。EVF控制器40根據(jù)從數(shù)據(jù)輸出控制單元31提供的圖像數(shù)據(jù)Dgb驅(qū)動液晶板51并且顯示圖像。

圖10是示出與實時取景模式相關(guān)的圖像處理電路30和控制單元70的操作的流程圖。當用戶操作所述操作輸入單元60以選擇實時取景模式時，執(zhí)行初始設(shè)定處理(S1)。在初始設(shè)定處理中，控制單元70控制圖像傳感器12以輸出與實時取景顯示對應的成像數(shù)據(jù)Ds。因此，通過最適合于實時取景模式的抽樣讀取操作(從圖像傳感器12讀取)執(zhí)行實時取景輸出。進一步地，在初始設(shè)定處理中，圖像處理電路30的指令發(fā)送單元36經(jīng)由串行I/F 33將設(shè)定參數(shù)發(fā)送到EVF控制器40。因此，設(shè)定參數(shù)在EVF控制器40的寄存器43a中被設(shè)定。在初始設(shè)定處理中，執(zhí)行針對實時取景操作的EVF控制器40的設(shè)定和針對EVF 50的實時取景顯示的一系列準備，并且完成針對從圖像傳感器12取回的實時取景圖像的顯示的一系列準備。進一步地，當在供電的初始狀態(tài)下選定實時取景模式時，可以執(zhí)行供電之后的初始設(shè)定處理。

然后，圖像輸出電路30的數(shù)據(jù)輸出控制單元31使得圖像數(shù)據(jù)Dgb在垂直前沿周期VFP、垂直同步周期VS和垂直后沿周期VBP中無效。具體而言，圖像數(shù)據(jù)Dgb變?yōu)椤?”，從數(shù)據(jù)輸出控制單元31輸出偽數(shù)據(jù)(S2)。進一步地，定時發(fā)生器35在垂直前沿周期VFP、垂直同步周期VS和垂直后沿周期VBP期間輸出第二水平同步信號DHsync，并且使得第二垂直同步信號DVsync在垂直同步周期VS期間變得活動(S2)。

然后，當?shù)诙怪蓖叫盘朌Vsync變得活動時，數(shù)據(jù)輸出控制單元31重設(shè)內(nèi)部計數(shù)器(n)(S3)，并且一直等待，直到下一第二水平同步信號DHsync變得活動的定時到來(S4)。當下一第二水平同步信號DHsync變得活動的定時到來時，定時發(fā)生器35判定有效圖像數(shù)據(jù)Dgb是否能夠被從數(shù)據(jù)輸出控制單元31輸出到EVF控制器40(S5)。具體而言，做出有關(guān)是否滿足上述第一和第二條件的判定。也就是說，當接下來被輸出的圖像數(shù)據(jù)Dgb與第n行對應時，做出有關(guān)是否完成從圖像傳感器12讀取產(chǎn)生第n行所需的成像數(shù)據(jù)Ds(第一條件)的判定，然后將第n行的圖像數(shù)據(jù)Dga記錄在VRAM/行緩沖器28中(第二條件)。

在步驟S5，當顯示圖像的圖像數(shù)據(jù)Dgb的第n行能夠被輸出時，定時發(fā)生器35例如使得數(shù)據(jù)使能信號DE在其中輸出有效圖像數(shù)據(jù)Dgb的水平顯示活動周期HDISP期間變得活動(處于高電平)，如圖3所示(S6)。進一步地，數(shù)據(jù)輸出控制單元31與點時鐘DCLK同步地從VRAM/行緩沖器28讀取一行的顯示圖像的圖像數(shù)據(jù)Dga，將圖像數(shù)據(jù)Dgb提供給EVF控制器40的數(shù)據(jù)輸入單元41(S7)，然后使得數(shù)據(jù)使能信號DE在一行的有效圖像數(shù)據(jù)Dgb的輸出結(jié)束之后變得不活動(處于低電平)(S8)。

然后，定時發(fā)生器35基于上述計數(shù)器(n)的值確認顯示圖像的一個幀中的所有行(N個行)的圖像數(shù)據(jù)Dgb的輸出是否結(jié)束(S11)，并且在輸出結(jié)束時返回到上述步驟S2以開始下一幀的顯示圖像的圖像數(shù)據(jù)Dgb的處理。當處理結(jié)束時，定時發(fā)生器35增大計數(shù)器(n)的值(S12)，并等待下一第二水平同步信號DHsync的定時(S4)。

另一方面，當顯示圖像的圖像數(shù)據(jù)Dgb的第n行在步驟S5能夠被輸出時，定時發(fā)生器35例如使得數(shù)據(jù)使能信號DE保持不活動(處于低電平)(S9)，使得數(shù)據(jù)輸出控制單元31將一行的圖像數(shù)據(jù)Dgb(無效數(shù)據(jù)(偽數(shù)據(jù)))提供給EVF控制器40的數(shù)據(jù)輸入單元41(S10)，并且等待下一第二水平同步信號DHsync的定時(S4)，如圖4所示。

圖11所示的一個幀的第二垂直同步信號DVsync、第二水平同步信號DHsync和數(shù)據(jù)使能信號DE例如通過執(zhí)行這樣的處理而獲得。圖11(A)是這樣的情況：其中顯示圖像的一個幀中的所有行的圖像數(shù)據(jù)Dgb能夠與EVF 50的第二水平同步信號DHsync同步地被輸出，并且針對一個幀中的所有行滿足上述步驟S5的判定條件。在這種情況下，在垂直顯示活動周期VDISP的整個水平掃描周期內(nèi)，圖像輸出電路30輸出有效圖像數(shù)據(jù)Dgb，因此，不插入偽DHsync周期。同時，圖11(B)示出這樣的情況：其中對于一個幀中的某些行不滿足上述步驟S5的判定條件。在這種情況下，圖像輸出電路30在垂直顯示活動周期VDISP的一部分中的水平掃描周期內(nèi)輸出無效圖像數(shù)據(jù)Dgb(偽數(shù)據(jù))。也就是說，當在步驟S5判定無法輸出有效圖像數(shù)據(jù)Dgb時，數(shù)據(jù)使能信號DE變得在該行中不活動。在下文中，將垂直顯示活動周期VDISP內(nèi)輸出無效圖像數(shù)據(jù)Dgb(偽數(shù)據(jù))的水平掃描周期稱為偽DHsync周期。

在圖11(B)所示的實例中，由于有效圖像數(shù)據(jù)Dgb被判定為無法在周期Tc和Td內(nèi)輸出，因此數(shù)據(jù)使能信號DE變得不活動。這些周期與偽DHsync周期對應。相應地，與圖11(A)相比，一個幀的垂直顯示活動周期VDISP長出插入偽DHsync的周期。這樣，一個幀的垂直顯示活動周期VDISP的長度以水平掃描周期為單位進行調(diào)整。另外，被調(diào)整到能夠輸出數(shù)據(jù)的定時的有效圖像數(shù)據(jù)Dgb能夠被從圖像輸出電路30提供給EVF控制器40。通過根據(jù)經(jīng)受定時調(diào)整的顯示數(shù)據(jù)的圖像數(shù)據(jù)Dgb驅(qū)動EVF 50，能夠與來自圖像傳感器12的成像數(shù)據(jù)Ds的定時同步地執(zhí)行(通過以水平掃描周期為單位的精確度執(zhí)行同步)顯示。進一步地，如上所述，可以最小化偽DHsync周期的插入，并且最小化從圖像傳感器12輸出成像數(shù)據(jù)Ds到在液晶板51上顯示的延遲(相位差)。

圖12是示出其中從圖像輸出電路30輸出到EVF控制器40的顯示圖像的圖像數(shù)據(jù)Dgb通過上述定時調(diào)整與來自圖像傳感器12的成像數(shù)據(jù)Ds保持同步的處理。圖12示出這樣的情況：其中圖像傳感器12的成像數(shù)據(jù)Ds的幀率為120FPS[幀/秒](幀周期為8.33mS)，并且能夠在EVF 50上顯示的圖像數(shù)據(jù)Dgb的幀率為160FPS(幀周期為6.25mS)。

進一步地，圖12所示的數(shù)據(jù)使能信號DE'通過在1個垂直掃描周期內(nèi)粗略地捕獲數(shù)據(jù)使能信號DE而獲得。也就是說，嚴格地講，通過填充數(shù)據(jù)使能信號DE'所示的部分并非始終處于高電平，但是在1個水平掃描周期1H中的水平顯示活動周期HDISP期間變?yōu)楦唠娖?，如圖11所示。

如圖12所示，從圖像傳感器12輸出的成像數(shù)據(jù)Ds[1]在時點t10處結(jié)束，而圖像數(shù)據(jù)Dgb[1]在時點t11處結(jié)束。在這種情況下，成像數(shù)據(jù)Ds[1]與圖像數(shù)據(jù)Dgb[1]之間的延遲時間增量T1(相位差)相對長。在此，長延遲時間增量T1意味著從圖像處理電路20中的圖像處理的結(jié)束到圖像輸出電路30中的顯示圖像的圖像數(shù)據(jù)Dgb的輸出的開始有足夠長的時間。當在此方式中有足夠時間時，不插入偽DHsync周期。

在該實例中，由于EVF顯示周期(6.25ms)短于傳感器輸出周期(8.33ms)，因此，從時點t20(此時，下一幀的成像數(shù)據(jù)Ds[2]的輸出結(jié)束)到時點t21(此時，與來自圖像輸出電路30的幀對應的顯示圖像的圖像數(shù)據(jù)Dgb[2]的輸出結(jié)束)的延遲時間增量T2短于增量T1。因此，當輸出定時的調(diào)整進行時，延遲時間被縮短。但是，在延遲時間被縮短到某種程度的步驟中，圖像處理電路20中的顯示圖像的圖像數(shù)據(jù)Dgb不會及時產(chǎn)生。因此，在圖像輸出電路30中，產(chǎn)生無法與第二水平同步信號DHsync同步地輸出的顯示圖像的圖像數(shù)據(jù)Dgb的行，并且插入偽DHsync周期(例如，圖12中的圖像數(shù)據(jù)Dgb[3])。因此，插入最少偽DHsync周期，直至行變得能夠被輸出，幀的垂直顯示活動周期VDISP被延長，并且輸出定時的調(diào)整繼續(xù)進行。最終，延遲時間收斂到恒定延遲時間增量Tmin(該增量是最小延遲(最小相位差))并且保持穩(wěn)定，來自圖像輸出電路30的圖像數(shù)據(jù)的輸出定時與來自圖像傳感器12的成像信號的輸出定時同步(例如，在圖12中的圖像數(shù)據(jù)Dgb[3]之后)。

在這種同步狀態(tài)下，輸出定時的調(diào)整通過插入偽DHsync周期來執(zhí)行，因此，延遲時間增量Tmin可能在定時發(fā)生器35產(chǎn)生的第二水平同步信號DHsync的周期內(nèi)變化。但是如上所述，做出有關(guān)輸出是否可以與顯示圖像的圖像數(shù)據(jù)Dgb的每一行的第二水平同步信號DHsync同步的判定(圖10所示的步驟S5)，并且偽DHsync周期的插入是直至可以輸出行的圖像數(shù)據(jù)Dgb的最小周期。因此，在同步狀態(tài)下，例如根據(jù)圖像處理電路20中的圖像處理的情況執(zhí)行對最小延遲時間增量Tmin的調(diào)整。也就是說，在該成像顯示設(shè)備1中，從來自圖像傳感器12的成像數(shù)據(jù)Ds的輸出到在液晶板21上顯示的延遲(相位差)被最小化。因此，在該成像顯示設(shè)備1中，可以以最小化的延遲時間執(zhí)行與來自圖像傳感器12的成像數(shù)據(jù)Ds的輸出定時同步的EVF 50的顯示。

然后，將描述與EVF控制器40的實時取景模式相關(guān)的操作。EVF控制器40執(zhí)行的實時取景模式中的處理內(nèi)容在圖13中示出。首先，在開始實時取景模式中的操作之前，EVF控制器40判定是否接收到經(jīng)由串行I/F45從圖像輸出電路30提供的指令(例如，包括寄存器的變量名稱和值的設(shè)定參數(shù))(S21)，當接收到該指令時，根據(jù)來自圖像輸出電路30的指令設(shè)定寄存器43a的值(S22)。

然后，定時發(fā)生單元43判定從圖像輸出電路30提供的第二垂直同步信號DVsync是否變得活動(S23)，如果第二垂直同步信號DVsync變得活動，則定時發(fā)生單元43重設(shè)計數(shù)器42的計數(shù)值(S24)。然后，數(shù)據(jù)輸入單元41判定第二水平同步信號DHsync是否活動(S25)，當?shù)诙酵叫盘朌Hsync活動時，數(shù)據(jù)輸入單元41判定從數(shù)據(jù)輸出控制單元31提供的數(shù)據(jù)使能信號DE是否活動(S26)。

如果數(shù)據(jù)使能信號DE活動，則數(shù)據(jù)輸入單元41從數(shù)據(jù)輸出控制單元31取回一行的顯示圖像的圖像數(shù)據(jù)Dgb(S27)。在這種情況下，計數(shù)器42遞增計數(shù)值VC(S28)。進一步地，定時發(fā)生單元43使得掃描行選擇單元52選擇與計數(shù)值VC對應的行(掃描行)，并且使得數(shù)據(jù)輸出單元44將數(shù)據(jù)輸入單元41取回的一行的圖像數(shù)據(jù)提供給數(shù)據(jù)行驅(qū)動單元53。數(shù)據(jù)行驅(qū)動單元53經(jīng)由數(shù)據(jù)行將所提供的圖像數(shù)據(jù)寫入定時發(fā)生單元43選擇的掃描行的像素。因此，在液晶板51上顯示選定行的圖像。

然后，定時發(fā)生單元43判定計數(shù)器42的計數(shù)值VC是否達到RV(在寄存器43a中設(shè)定的“垂直像素數(shù)(有效行數(shù))”)(S29)。當計數(shù)值VC等于有效行數(shù)RV時，一個幀中所有行的圖像數(shù)據(jù)Dgb的接收結(jié)束，因此，數(shù)據(jù)輸入單元41執(zhí)行修改后的幀處理(S30)，然后返回到步驟S23以等待下一幀的第二垂直同步信號DVsync。另一方面，當計數(shù)值VC不等于有效行數(shù)RV時，一個幀中所有行的圖像數(shù)據(jù)Dgb的接收未結(jié)束，因此，數(shù)據(jù)輸入單元41返回到步驟S25以等待第二水平同步信號DHsync變得活動。也就是說，定時發(fā)生單元43用作處理單元，該處理單元將計數(shù)器42的計數(shù)值VC與有效行數(shù)相比較，基于比較結(jié)果檢測幀中的有效圖像數(shù)據(jù)Dgb的輸入結(jié)束，也就是說，當計數(shù)值VC與有效行數(shù)匹配時，接著開始用于為下一幀做準備的處理。

進一步地，在上述步驟S26，當數(shù)據(jù)使能信號DE不活動時，來自數(shù)據(jù)輸出控制單元31的圖像數(shù)據(jù)Dgb為偽數(shù)據(jù)(無效數(shù)據(jù))，因此，不取回圖像數(shù)據(jù)Dgb，并且處理返回到步驟S25以等待第二水平同步信號DHsync變得活動。

在上述操作中，EVF控制器40能夠基于數(shù)據(jù)使能信號DE活動的周期期間的顯示圖像的圖像數(shù)據(jù)Dgb(在從圖像輸出電路30提供的圖像數(shù)據(jù)Dgb當中)來控制液晶板51上的顯示。

順便提一下，執(zhí)行圖13的步驟S30中的修改后的幀處理以準備顯示下一幀的圖像。具體而言，例如，以下處理被包括在修改后的幀處理中：即，刪除包括在EVF控制器40的數(shù)據(jù)輸入單元41和數(shù)據(jù)輸出單元44中的緩沖器內(nèi)存儲的數(shù)據(jù)，或者使得提供的圖像數(shù)據(jù)Dgb無效，直至能夠開始下一幀的有效圖像數(shù)據(jù)Dgb的提供(直至下一幀的垂直后沿周期VBP結(jié)束)。

此類修改后的幀處理在垂直顯示活動周期VDISP結(jié)束(其中有效行號的圖像數(shù)據(jù)Dgb的提供結(jié)束)時開始(垂直前沿周期VFP的開始)。當上述偽DHsync周期未包括在垂直顯示活動周期VDISP內(nèi)時，垂直前沿周期VFP開始的定時可以很容易地在對垂直顯示活動周期VDISP內(nèi)的第二水平同步信號DHsync進行計數(shù)時被識別。

但是，在該成像顯示設(shè)備1中，由于存在其中偽DHsync周期被插入垂直顯示活動周期VDISP的情況，因此，數(shù)據(jù)使能信號DE不活動的行也被包括在垂直顯示活動周期VDISP內(nèi)的第二水平同步信號DHsync中。因而，在成像顯示設(shè)備1中，EVF控制器40將計數(shù)值VC(有效行的計數(shù)值)(通過對數(shù)據(jù)使能信號DE變得活動的行進行計數(shù)而獲得的值)和來自圖像輸出電路30的指令中設(shè)定的有效行數(shù)相比較。當計數(shù)值VC與有效行數(shù)相匹配時，幀中的有效行號的圖像數(shù)據(jù)Dgb的提供結(jié)束。因此，在檢測到計數(shù)值VC與有效行數(shù)匹配之后導致開始修改后的幀處理。

進一步地，在考慮垂直前沿周期VFP的情況下，可以在計數(shù)器42的計數(shù)值VC與有效行數(shù)匹配之后并且在下一幀開始(第二垂直同步信號DVsync變?yōu)橄乱挥行盘?之前執(zhí)行修改后的幀處理，并且修改后的幀處理可以不必在計數(shù)器42的計數(shù)值與有效行數(shù)匹配之后立即開始。也就是說，作為設(shè)定參數(shù)，垂直前沿周期VFP的行數(shù)(水平同步周期數(shù))作為指令從圖像輸出電路30發(fā)送到EVF控制器40，并且修改后的幀處理可以在計數(shù)值VC與有效行數(shù)匹配之后并且直至經(jīng)過垂直前沿周期VFP的行數(shù)之前開始。

進一步地，上述計數(shù)器42的重設(shè)可能不在步驟S24的定時處執(zhí)行，而是可以在該修改后的幀處理中執(zhí)行。

圖14是示意性地示出針對操作狀態(tài)不同的幀的直到輸出來自上述圖像傳感器12的成像數(shù)據(jù)Ds、輸出來自圖像輸出電路30的顯示圖像的圖像數(shù)據(jù)Dgb，以及在EVF 50上顯示的定時的概念圖，并且與上述圖12對應。由于延遲時間增量T1對于從圖像傳感器12輸出的成像數(shù)據(jù)Ds[1]而言相對長，因此存在足夠的時間用于圖像輸出電路30中的處理。因此，在不插入偽DHsync周期的情況下產(chǎn)生圖像數(shù)據(jù)Dgb[1]。下一幀的延遲時間增量T2短于延遲時間增量T1是因為EVF 50的幀率短于圖像傳感器12的幀率。在下一幀中，延遲時間進一步被縮短，并變?yōu)樽钚⊙舆t時間增量Tmin，但是圖像處理電路20中的處理未及時執(zhí)行，并且插入偽DHsync周期。結(jié)果，圖像數(shù)據(jù)Dg[3]包括無效數(shù)據(jù)，并且有效數(shù)據(jù)變得斷斷續(xù)續(xù)。根據(jù)來自上述圖像處理電路20的進度信息P，來自圖像輸出電路30的顯示圖像的圖像數(shù)據(jù)Dgb的輸出可能以水平掃描周期(第二水平同步信號DHsync的間隔)為單位變得斷斷續(xù)續(xù)。在這種情況下，EVF 50上的顯示也以水平掃描周期為單位斷斷續(xù)續(xù)。也就是說，EVF 50的一個幀中的每一行的驅(qū)動定時以水平掃描周期(水平同步信號的間隔)為單位變化，但是人類無法識別此變化，因為此變化遠小于一個幀的顯示周期(垂直掃描周期)。

<效果>

如上所述，在該成像顯示設(shè)備1中，圖像輸出電路30根據(jù)來自圖像處理電路20的進度信息P判定顯示圖像的圖像數(shù)據(jù)Dgb的一行是否能夠與第二水平同步信號DHsync同步地被輸出，當能夠輸出該行時，與第二水平同步信號DHsync同步地將一行的顯示圖像的圖像數(shù)據(jù)Dgb輸出到EVF控制器40，以及當無法輸出該行時輸出偽數(shù)據(jù)，從而使得輸出顯示圖像的圖像數(shù)據(jù)Dgb的定時能夠以水平掃描周期為單位調(diào)整。通過執(zhí)行此類定時調(diào)整，從圖像輸出電路30輸出的顯示圖像的圖像數(shù)據(jù)Dgb的輸出定時能夠與來自圖像傳感器12的成像數(shù)據(jù)Ds的輸出定時同步(通過以水平掃描周期為單位的精確度執(zhí)行同步)。

進一步地，對于上述進度信息P，高電平脈沖在執(zhí)行來自圖像傳感器12的成像數(shù)據(jù)Ds的圖像處理的定時處被輸出，顯示圖像的圖像數(shù)據(jù)Dga的一行的產(chǎn)生結(jié)束，并且對VRAM/行緩沖器28的寫入結(jié)束。通過根據(jù)此類進度信息P調(diào)整來自圖像輸出電路30的顯示圖像的圖像數(shù)據(jù)Dgb的輸出定時，顯示圖像的圖像數(shù)據(jù)Dgb能夠以最小的延遲時間被輸出。因此，在該成像顯示設(shè)備1中，其延遲時間增加被抑制的顯示圖像的圖像數(shù)據(jù)Dgb能夠與來自圖像傳感器12的成像數(shù)據(jù)Ds的輸出定時同步地被輸出。結(jié)果，在該成像顯示設(shè)備1中，液晶板51上的圖像顯示與來自圖像傳感器12的成像數(shù)據(jù)Ds的輸出定時同步，并且直到在液晶板51上顯示的延遲時間被最小化(以水平掃描周期為單位)。

在此，為了使液晶板51上的顯示圖像的顯示與圖像傳感器12的成像數(shù)據(jù)Ds的輸出定時同步，根據(jù)顯示圖像的圖像數(shù)據(jù)Dgb變得能夠被輸出的定時執(zhí)行液晶板51側(cè)上的以點時鐘周期為單位的水平掃描周期長度的調(diào)整，因此考慮垂直掃描周期的定時調(diào)整。當執(zhí)行此類定時調(diào)整時，EVF 50側(cè)上需要能夠追隨水平掃描周期變化(水平同步信號的定時變化)的電路，因此，電路的配置復雜。

另一方面，在該成像顯示設(shè)備1中，由于在液晶板51側(cè)以水平掃描周期為單位執(zhí)行定時調(diào)整，因此，執(zhí)行垂直掃描周期的定時調(diào)整，以恒定定時在液晶板51側(cè)輸出水平同步信號。追隨此水平同步信號的電路可以以與按照恒定幀率和恒定水平同步信號間隔提供顯示圖像的圖像數(shù)據(jù)相同的程度跟隨水平同步信號。因此，在該成像顯示設(shè)備1中，需要添加計數(shù)器，該計數(shù)器基于上述數(shù)據(jù)使能信號DE，對垂直掃描周期內(nèi)的有效圖像數(shù)據(jù)Dgb的行數(shù)進行計數(shù)，但是與其中液晶板51側(cè)的定時以點時鐘單元為單位變化的情況相比，該配置并不復雜。因此，在該成像顯示設(shè)備1中，能夠通過簡單的電路配置實現(xiàn)從圖像傳感器12中的成像到在液晶板51上顯示的延遲時間的縮短。

<變形例>

本發(fā)明不限于上述各個實施例，下面描述的各種變形例是可能的。進一步地，每個變形例可以是多個變形例的適當組合，或者可以是上述實施例的適當組合。

(1)盡管在上述描述中已經(jīng)將液晶板的實例描述為液晶板51的一個實例，但是與上述實施例類似，本發(fā)明也能夠應用于其中使用諸如有機發(fā)光二極管(OLED)板或等離子顯示板之類的顯示元件的情況。

(2)盡管在上述描述中，圖像處理電路20用于在顯示圖像的圖像數(shù)據(jù)的一行能夠被輸出時輸出高電平脈沖作為進度信息P，但是也可以在顯示圖像的預定行數(shù)(塊單位)能夠被輸出時輸出高電平脈沖作為進度信息P。在這種情況下，圖像輸出電路30根據(jù)進度信息P，與水平同步信號同步地將預定數(shù)量的后續(xù)行(塊單位)的顯示圖像的圖像數(shù)據(jù)輸出到EVF控制器40，然后等待提供高電平脈沖作為進度信息P。進一步地，當能夠輸出多個塊單位的顯示圖像作為使用一行的一半的多個塊單位，或者輸出預定區(qū)域作為多個塊單位時，可以輸出高電平脈沖作為進度信息P。

(3)盡管在上述實施例中，已經(jīng)將在圖像信號Dgb為有效圖像信號時變得活動，以及在圖像信號Dgb為無效圖像信號時變得不活動的使能信號DE描述為控制信號的一個實例，但是本發(fā)明不限于此。例如，可以使用在圖像信號Dgb為無效圖像信號時變得活動，以及在圖像信號為有效圖像信號時變得不活動的禁用信號。也就是說，可以使用指示圖像信號Dgb是有效還是無效的控制信號。

進一步地，盡管圖像處理電路20中的圖像處理的處理時間在上述實施例中是可變的，但是本發(fā)明不限于此，并且處理時間可以固定。甚至在這種情況下，即使圖像傳感器12的輸出和EVF 50的顯示的延遲時間較長，也能夠通過使用進度信息P從圖像輸出電路30輸出指示圖像信號有效還是無效的使能信號DE以及圖像信號Dgb，來逐漸縮短延遲時間并且能夠通過以水平同步周期為單位的精確度執(zhí)行同步。

(4)盡管在上述描述中采用了這樣的配置：比較計數(shù)器42的計數(shù)值VC與有效行數(shù)、當計數(shù)值VC與有效行數(shù)匹配時檢測幀中的有效圖像數(shù)據(jù)Dgb的輸入結(jié)束、以及開始為下一幀做準備的處理，但是也可以采取以下配置：當計數(shù)值VC與小于有效行數(shù)的L個行匹配時(L小于有效行數(shù)并指示這樣的行數(shù)：即，在這些行處，可以判定有效圖像信號的接收結(jié)束，以便可以開始用于為下一幀做準備的處理)，開始為下一幀做準備的處理。也就是說，當作為有效行數(shù)與計數(shù)值之間的比較結(jié)果的差(有效行數(shù)-計數(shù)值)小于預定數(shù)時，可以開始用于為下一幀做準備的處理。

(5)盡管在上述描述中，使用并行I/F執(zhí)行圖像輸出電路30與EVF控制器40之間的數(shù)據(jù)傳輸(D00到D23)，但是也可以使用低電壓差(LVDS)串行I/F執(zhí)行數(shù)據(jù)傳輸。在這種情況下，例如，分別在圖像輸出電路30與EVF控制器40中設(shè)置LDVS I/F 34和LDVS I/F 46，如圖15所示。

LDVS I/F 34包括：7倍頻PLL電路34a，其用7乘以第二點時鐘DCLK；串行變換器34b，其將來自數(shù)據(jù)輸出控制單元31的顯示圖像的圖像數(shù)據(jù)(并行)變換為串行信號；以及數(shù)據(jù)傳輸電路34c，其發(fā)送經(jīng)受串行變換的圖像數(shù)據(jù)。進一步地，LDVS I/F 46包括：7倍頻PLL電路46a，其用7乘以所接收的時鐘；數(shù)據(jù)接收電路46b，其從數(shù)據(jù)傳輸電路34c接收圖像數(shù)據(jù)(串行)；以及并行變換器46c，其將所接收到的顯示圖像的圖像數(shù)據(jù)(串行)變換為并行信號，然后將該并行信號提供給數(shù)據(jù)輸入單元41。

在LDVS I/F 34與LDVS I/F 46之間，例如傳輸垂直同步信號DVsync(VS)、水平同步信號DHsync(HS)、數(shù)據(jù)使能信號DE和圖像數(shù)據(jù)Dgb(D00到D23：8位RGB顏色；R0到R7、G0到G7，以及B0到B7)，作為與時鐘INCLK同步的4差分輸入和輸出串行信號，如圖16(JEIDA方案)或圖17(VESA方案)所示。進一步地，在圖15中，描述圖像數(shù)據(jù)LD00到LD23、數(shù)據(jù)使能信號LDE、第二水平同步信號LHsync和第二垂直同步信號LVsync以區(qū)分LDVS傳輸之后與傳輸之前的信號和數(shù)據(jù)，但是它們分別對應于圖像數(shù)據(jù)D00到LD23、數(shù)據(jù)使能信號DE、第二水平同步信號DHsync和第二垂直同步信號SVsync。

即使使用此類LDVS I/F在圖像輸出電路30與EVF控制器40之間執(zhí)行顯示圖像的圖像數(shù)據(jù)等的傳輸，也能夠?qū)崿F(xiàn)與上述實施例中相同的操作和效果。

(6)在上述描述中，寄存器43a的值在串行I/F 33與串行I/F 45之間傳輸。本發(fā)明不限于此，在數(shù)據(jù)使能信號DE變得不活動的周期期間，可以發(fā)送包含設(shè)定參數(shù)的指令來替代在預定周期內(nèi)為偽數(shù)據(jù)的無效圖像數(shù)據(jù)Dgb。在圖5所示的實施例中，可以設(shè)置被提供圖像數(shù)據(jù)Dgb的分離單元來替代串行I/F 45，定時發(fā)生單元43可以輸出用于指定預定周期的控制信號，并且分離單元可以分離指令。進一步地，在圖15所示的變形例中，可以刪除從并行變換器46c到寄存器43a的路徑，可以在輸出圖像數(shù)據(jù)LD00到LD23的并行變換器46c與寄存器43a之間設(shè)置分離單元，并且定時發(fā)生單元43可以輸出用于指定預定周期的控制信號，分離單元可以分離該指令。預定周期可以被分配給垂直前沿周期VFP、垂直同步周期VS和垂直后沿周期VBP中的部分或全部。

(7)盡管在上述描述中已經(jīng)描述了EVF內(nèi)置于成像顯示設(shè)備1中的情況，但是EVF控制器40和EVF 50也可被配置為例如與數(shù)碼相機的外部連接的取景器(顯示設(shè)備)。在這種情況下，該裝置可以是進一步包括圖像輸出電路30的成像裝置。

(8)盡管在上述描述中已經(jīng)描述了本發(fā)明被配置為成像顯示設(shè)備1的情況，但是本發(fā)明不限于此，并且例如可被配置為諸如投影設(shè)備、平視顯示器(HUD)或頭戴式顯示器(HMD)之類的電子裝備(顯示設(shè)備)。進一步地，本發(fā)明例如可應用于電子雙目鏡、電子眼鏡、電子顯微鏡、醫(yī)療電子眼鏡的取景器、車載倒車監(jiān)視器或車載側(cè)視鏡的監(jiān)視器，只要它們?yōu)閳?zhí)行實時取景并且能夠縮短從成像到顯示的延遲時間的顯示設(shè)備即可。進一步地，在顯示設(shè)備的一方面，不一定包括成像單元10。也就是說，可以將被提供成像數(shù)據(jù)Ds的圖像處理電路20、圖像輸出電路30、EVF控制器40和EVF 50視為顯示設(shè)備。

參考標號列表

1 成像顯示設(shè)備

12 圖像傳感器

20 圖像處理電路

30 圖像輸出電路

31 數(shù)據(jù)輸出控制單元

40 EVF控制器

41 數(shù)據(jù)輸入單元

42 計數(shù)器

43 定時發(fā)生單元

44 數(shù)據(jù)輸出單元

50 EVF

51 液晶板

52 掃描行選擇單元

53 數(shù)據(jù)行驅(qū)動單元