一種emccd相機(jī)成像與數(shù)據(jù)傳輸系統(tǒng)的制作方法
【專(zhuān)利摘要】本實(shí)用新型涉及一種EMCCD相機(jī)成像與數(shù)據(jù)傳輸系統(tǒng)，屬于高速低噪聲微光成像【技術(shù)領(lǐng)域】。本實(shí)用新型包括杜瓦瓶?jī)?nèi)電路板、時(shí)鐘驅(qū)動(dòng)電路板、成像控制與傳輸電路板；杜瓦瓶?jī)?nèi)電路板包括EMCCD器件和前置放大器，時(shí)鐘驅(qū)動(dòng)電路板包括電平轉(zhuǎn)換電路和時(shí)鐘驅(qū)動(dòng)器，成像控制電路板包括FPGA及周邊電路、模擬信號(hào)處理器和CameraLink接口電路，本實(shí)用新型可使EMCCD在低溫狀態(tài)下進(jìn)行高速低噪聲的微光成像，并將所獲得的微光圖像數(shù)據(jù)實(shí)時(shí)傳輸?shù)綀D像工作站中；傳輸?shù)膱D像數(shù)據(jù)可以是原始數(shù)據(jù)，也可以是經(jīng)FPGA實(shí)時(shí)處理后的改正數(shù)據(jù)。
【專(zhuān)利說(shuō)明】一種EMCCD相機(jī)成像與數(shù)據(jù)傳輸系統(tǒng)
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及一種EMCXD相機(jī)成像與數(shù)據(jù)傳輸系統(tǒng)，尤其是適用于基于CameraLink接口的天文用CXD相機(jī)成像系統(tǒng)，屬于高速低噪聲微光成像【技術(shù)領(lǐng)域】。
【背景技術(shù)】
[0002]電子倍增CXD (通常記為EM(XD)是一種具有高速讀出能力的微光成像器件，能對(duì)微弱光電子信號(hào)在CCD芯片內(nèi)部進(jìn)行放大。它與一般CCD的不同之處在于除了具有通常串行移位寄存器(即水平寄存器)之外，還增加了幾百個(gè)采用一個(gè)高壓時(shí)鐘和普通時(shí)鐘組合進(jìn)行驅(qū)動(dòng)的串行移位寄存器。在適當(dāng)高壓時(shí)鐘驅(qū)動(dòng)作用下，每一個(gè)組合單元都具有一定的電子雪崩能力。這樣，微弱的光電子信號(hào)通過(guò)這一寄存器輸出時(shí)，可以放大幾百到幾千甚至上萬(wàn)倍。所以，整個(gè)C⑶圖像的等效讀出噪聲很小，近似為“零噪聲”。這樣的串行移位寄存器，被稱(chēng)為電子倍增寄存器。幾百個(gè)電子倍增寄存器就構(gòu)成了一個(gè)區(qū)別于常規(guī)CCD的電子倍增通道。由于每級(jí)雪崩倍增是一個(gè)隨機(jī)過(guò)程，對(duì)于一個(gè)電子輸入，經(jīng)過(guò)倍增寄存器后，輸出電子數(shù)量是一個(gè)隨機(jī)數(shù)，但它服從一定的統(tǒng)計(jì)規(guī)律。使用倍增增益時(shí)，它與常規(guī)CCD的工作狀態(tài)和外特性都有一些差異，主要表現(xiàn)在電壓倍增時(shí)鐘及其倍增特性。因此，需要一套穩(wěn)定的成像與數(shù)據(jù)傳輸系統(tǒng)。

【發(fā)明內(nèi)容】

[0003]本實(shí)用新型解決的問(wèn)題是:提供了一種EMCCD相機(jī)成像與數(shù)據(jù)傳輸系統(tǒng)，以有效控制EMCCD在低溫下的成像過(guò)程(如清零、曝光、光電圖像轉(zhuǎn)換、圖像讀出、圖像模數(shù)轉(zhuǎn)換)，并將所獲得的數(shù)字圖像高速傳輸至圖像工作站。
[0004]本實(shí)用新型技術(shù)方案是:一種EMCXD相機(jī)成像與數(shù)據(jù)傳輸系統(tǒng)，包括杜瓦瓶?jī)?nèi)電路板(即A板)、時(shí)鐘驅(qū)動(dòng)電路板(即B板)、成像控制與傳輸電路板(即C板);所述時(shí)鐘驅(qū)動(dòng)電路板、成像控制與傳輸電路板通過(guò)連接器自上而下扣接在一起，杜瓦瓶?jī)?nèi)電路板與時(shí)鐘驅(qū)動(dòng)電路板、成像控制與傳輸電路板通過(guò)導(dǎo)線和杜瓦瓶真空插座連接，杜瓦瓶?jī)?nèi)電路板中的前置放大器與成像控制與傳輸電路板中的后置緩沖放大器通過(guò)屏蔽信號(hào)線連接，成像控制與傳輸電路板中的FPGA時(shí)序發(fā)生器與時(shí)鐘驅(qū)動(dòng)電路板中的時(shí)鐘緩沖器相連，時(shí)鐘驅(qū)動(dòng)電路板中的時(shí)鐘驅(qū)動(dòng)器通過(guò)導(dǎo)線和真空插頭分別與杜瓦瓶?jī)?nèi)電路板中的阻容網(wǎng)絡(luò)和電流緩沖器相連，時(shí)鐘驅(qū)動(dòng)電路板中的集成線性穩(wěn)壓電源電路既與杜瓦瓶?jī)?nèi)電路板中的電源濾波電路相連，也與成像控制與傳輸電路板中的模擬電源濾波電路和數(shù)字電源濾波電路相連。
[0005]所述杜瓦瓶?jī)?nèi)電路板包括電源濾波電路、EMC⑶器件、負(fù)載電阻器與隔直電容器、前置放大器、阻容網(wǎng)絡(luò)、電流緩沖器；電源濾波電路與EMCCD器件、電流緩沖器和前置放大器相連，電源濾波電路通過(guò)真空插座與來(lái)自時(shí)鐘驅(qū)動(dòng)電路板的輸入電源相連接，EMCCD器件垂直、水平時(shí)鐘輸入端通過(guò)阻容網(wǎng)絡(luò)及真空插座與來(lái)自時(shí)鐘驅(qū)動(dòng)電路板的輸入驅(qū)動(dòng)時(shí)鐘相連接，電流緩沖器通過(guò)真空插座與來(lái)自時(shí)鐘驅(qū)動(dòng)電路板的垂直時(shí)鐘相連，EMCCD器件模擬信號(hào)輸出端接2.2kQ的負(fù)載電阻器，EMCCD器件模擬信號(hào)輸出端與隔直電容器連接，以去除視頻電壓信號(hào)中的直流分量，隔直電容器與運(yùn)算放大器0PA642構(gòu)成的前置放大器連接，EMCXD器件采用TI公司的MPACTRON CXD器件，CXD輸出的模擬視頻信號(hào)，經(jīng)隔直電容器進(jìn)入由運(yùn)算放大器0PA642組成的前置放大器。
[0006]所述時(shí)鐘驅(qū)動(dòng)電路板包括集成線性穩(wěn)壓電源電路、電平轉(zhuǎn)換電路、時(shí)鐘緩沖器、時(shí)鐘驅(qū)動(dòng)器；集成線性穩(wěn)壓電源電路包括固定和可調(diào)的集成線性穩(wěn)壓電源電路以及相應(yīng)的磁珠電容濾波電路，電平轉(zhuǎn)換電路包括多個(gè)集成運(yùn)算放大器構(gòu)成的提供不同電壓水平的電源電路，時(shí)鐘驅(qū)動(dòng)器包括垂直時(shí)鐘、水平時(shí)鐘和高壓倍增時(shí)鐘的驅(qū)動(dòng)電路，時(shí)鐘驅(qū)動(dòng)器分別與時(shí)鐘緩沖器、電平轉(zhuǎn)換電路連接，集成線性穩(wěn)壓電源電路分別與電平轉(zhuǎn)換電路、時(shí)鐘緩沖器、時(shí)鐘驅(qū)動(dòng)器連接，時(shí)鐘驅(qū)動(dòng)器輸出的垂直時(shí)鐘與杜瓦瓶?jī)?nèi)電路板電流緩沖器連接，時(shí)鐘驅(qū)動(dòng)器輸出的水平時(shí)鐘、高壓倍增時(shí)鐘與杜瓦瓶?jī)?nèi)電路板阻容網(wǎng)絡(luò)連接，外部線性穩(wěn)壓直流電源與集成線性穩(wěn)壓電源電路相連。
[0007]所述成像控制與傳輸電路板包括模擬電源濾波電路、數(shù)字電源濾波電路、后置緩沖放大器、模擬信號(hào)處理器、時(shí)序信號(hào)緩沖器、圖像數(shù)據(jù)緩沖器、Camera Link接口電路、可編程邏輯器件FPGA及FPGA周邊電路；模擬電源濾波電路分別與后置緩沖放大器、模擬信號(hào)處理器和時(shí)序信號(hào)緩沖器相連接，數(shù)字電源濾波電路分別與圖像緩沖放大器、CameraLink接口電路、FPGA周邊電路相連接，后置緩沖放大器、模擬信號(hào)處理器、圖像數(shù)據(jù)緩沖器、Camera Link接口電路依次相連，模擬信號(hào)處理器采用一片ADI公司的模擬前端器件AD9845B, Camera Link接口電路包括Channel Link發(fā)送芯片、低壓差分信號(hào)LVDS收發(fā)器件，圖像數(shù)據(jù)上傳的Channel Link發(fā)送芯片采用DS90CR287，LVDS收發(fā)器件采用DS90LV048與DS90LV047，Channel Link發(fā)送芯片和LVDS收發(fā)器件通過(guò)Camera Link電纜與圖像工作站中的Camera Link圖像采集卡相連；可編程邏輯器件FPGA包括FPGA控制邏輯電路、Nios II軟核CPU控制器、FPGA時(shí)序發(fā)生器和FPGA圖像數(shù)據(jù)I/O電路；FPGA周邊電路包括主時(shí)鐘電路、SRAM電路和JTAG接口電路，F(xiàn)PGA控制邏輯電路和Nios II軟核CPU控制器分別與FPGA周邊電路、FPGA時(shí)序發(fā)生器、FPGA圖像數(shù)據(jù)I/O電路、圖像數(shù)據(jù)緩沖器、CameraLink接口電路相連接，F(xiàn)PGA時(shí)序發(fā)生器通過(guò)時(shí)序信號(hào)緩沖器與模擬信號(hào)處理器連接，F(xiàn)PGA圖像數(shù)據(jù)I/O電路和圖像數(shù)據(jù)緩沖器的數(shù)據(jù)輸入端并聯(lián)連接到模擬信號(hào)處理器數(shù)據(jù)輸出端，F(xiàn)PGA圖像數(shù)據(jù)I/O電路和圖像數(shù)據(jù)緩沖器的數(shù)據(jù)輸出端并聯(lián)連接到Camera Link接口電路數(shù)據(jù)輸入端，F(xiàn)PGA控制邏輯電路和Nios II軟核CPU控制器通過(guò)Camera Link接口電路中的通用串行數(shù)據(jù)接口與外部的Camera Link圖像采集卡和圖像工作站相連接，F(xiàn)PGA時(shí)序發(fā)生器的EMCCD垂直、水平時(shí)鐘輸出端與時(shí)鐘驅(qū)動(dòng)電路板的時(shí)鐘緩沖器輸入端連接，夕卜部線性穩(wěn)壓直流電源與數(shù)字電源濾波電路相連。
[0008]所述杜瓦瓶?jī)?nèi)電路板、時(shí)鐘驅(qū)動(dòng)電路板、成像控制與傳輸電路板中的設(shè)備除去EMCCD器件與板級(jí)信號(hào)的連接插座、供電插座外，其他設(shè)備均選用表貼封裝的元器件。
[0009]本實(shí)用新型中各電路板的作用是:杜瓦瓶?jī)?nèi)電路板，該電路板主要實(shí)現(xiàn)EMCCD器件供電、時(shí)鐘接入和CCD模擬視頻信號(hào)的輸出、隔直和前置放大。EMCCD器件在適當(dāng)?shù)闹绷髌秒妷汉痛怪?、水平轉(zhuǎn)移時(shí)鐘驅(qū)動(dòng)信號(hào)的作用下，將光學(xué)圖像轉(zhuǎn)換成電荷圖像，再經(jīng)片上輸出放大器及其輸出引腳以串行方式將模擬視頻信號(hào)傳送至前置放大器。該電路的核心部件為EMCCD，相機(jī)系統(tǒng)使用的圖像傳感器為T(mén)C285SPD，工作在幀轉(zhuǎn)移模式下，單路模擬視頻信號(hào)輸出。垂直驅(qū)動(dòng)時(shí)鐘的頻率1MHz，水平驅(qū)動(dòng)時(shí)鐘頻率可設(shè)置為2.5MHz、5MHz、IOMHz，整個(gè)電路簡(jiǎn)單實(shí)用，適合于幀轉(zhuǎn)移模式的CCD成像。結(jié)合適當(dāng)?shù)牟季趾筒季€，可得到具有一定放大倍數(shù)的低噪聲的CCD模擬輸出信號(hào)。
[0010]時(shí)鐘驅(qū)動(dòng)電路板:該電路主要完成提供EMCCD器件工作的直流偏置電壓和驅(qū)動(dòng)時(shí)鐘信號(hào)的電平產(chǎn)生，并將成像控制與輸出電路輸出的3.3V TTL信號(hào)進(jìn)行電平轉(zhuǎn)換，即轉(zhuǎn)換成能驅(qū)動(dòng)EMCCD工作的正負(fù)不同的電平。給EMCCD器件和其它器件供電的直流電壓主要由集成線性穩(wěn)壓電源模塊產(chǎn)生，驅(qū)動(dòng)時(shí)鐘信號(hào)的正負(fù)不同的時(shí)鐘高低電平則由集成運(yùn)算放大器電路產(chǎn)生。產(chǎn)生驅(qū)動(dòng)EMCXD時(shí)鐘的電路亦稱(chēng)為時(shí)鐘驅(qū)動(dòng)器，時(shí)鐘驅(qū)動(dòng)器分為垂直時(shí)鐘驅(qū)動(dòng)器、水平時(shí)鐘驅(qū)動(dòng)器和高壓倍增時(shí)鐘驅(qū)動(dòng)器。垂直驅(qū)動(dòng)時(shí)鐘頻率設(shè)置為1MHz，水平驅(qū)動(dòng)時(shí)鐘和高壓倍增驅(qū)動(dòng)時(shí)鐘在2.5MHz,5MHz和IOMHz可選擇使用。所有驅(qū)動(dòng)時(shí)鐘電路的輸入時(shí)鐘信號(hào)是3.3V的TTL電平，它們由成像控制與數(shù)據(jù)傳輸電路板的FPGA時(shí)序發(fā)生器產(chǎn)生，并通過(guò)板間連接插座連接至?xí)r鐘驅(qū)動(dòng)電路板上的2個(gè)5V供電的74AC541時(shí)鐘緩沖器。
[0011]成像控制與數(shù)據(jù)傳輸電路板:該電路板主要控制EMCXD的工作過(guò)程，產(chǎn)生EMC⑶成像所需要的各種邏輯信號(hào)，其核心控制器采用Altera FPGA嵌入式處理器(NIOS II CPU)；模擬信號(hào)處理器負(fù)責(zé)對(duì)后置緩沖放大器輸出的模擬視頻信號(hào)進(jìn)行相關(guān)雙取樣(CDS)處理和AD轉(zhuǎn)換，并輸出圖像數(shù)據(jù)，其3線串行接口的初始化信號(hào)和用于CCD視頻信號(hào)處理的時(shí)序信號(hào)均來(lái)自于FPGA器件；FPGA嵌入式處理器通過(guò)Camera Link接口電路中的通用串行數(shù)據(jù)接口與圖像工作站進(jìn)行相機(jī)成像指令的下傳和相機(jī)狀態(tài)數(shù)據(jù)的上傳。采集到的圖像數(shù)據(jù)在Nios II控制器的控制下通過(guò)LVDS的Camera Link接口的數(shù)據(jù)通道上傳至圖像工作站(或PC機(jī))。由于控制指令的收發(fā)通道與圖像數(shù)據(jù)上傳的通道是分開(kāi)，可以保證穩(wěn)定實(shí)時(shí)快速的數(shù)據(jù)傳輸。
[0012]EMCXD成像控制與數(shù)據(jù)傳輸?shù)木唧w實(shí)現(xiàn)方式如下:
[0013]EMCXD時(shí)序發(fā)生器。EMCXD的操作過(guò)程分為三個(gè)狀態(tài):清零、曝光、讀出，然后再回到清零狀態(tài)，需要分別設(shè)計(jì)這三個(gè)狀態(tài)下的邏輯時(shí)序。根據(jù)EMCCD說(shuō)明書(shū)的要求，垂直時(shí)鐘IAG1、IAG2相位差90°，占空比50%。因此，一個(gè)周期的垂直時(shí)鐘用4個(gè)或4的倍數(shù)個(gè)基準(zhǔn)時(shí)鐘周期來(lái)產(chǎn)生。垂直時(shí)鐘SAG1、SAG2與垂直時(shí)鐘IAG1、IAG2類(lèi)似。由EMCXD說(shuō)明書(shū)可知,水平時(shí)鐘SRG1、SRG2和倍增時(shí)鐘CMG占空比50% ；SRG1與SRG2反相，CMG超前SRG2約60° ;復(fù)位時(shí)鐘RST上升沿與SRGl對(duì)齊，占空比約1/6 (16.7%)。因此，一個(gè)周期的水平時(shí)鐘需要用6個(gè)或6的倍數(shù)個(gè)基準(zhǔn)時(shí)鐘周期來(lái)產(chǎn)生。由于相機(jī)最高讀出速率為30MHz，所以，基準(zhǔn)時(shí)鐘頻率至少應(yīng)達(dá)到200MHz。FPGA的時(shí)鐘選用50MHz，所以，其內(nèi)部鎖相環(huán)PLL需要采用倍頻至200MHz或以上。時(shí)序發(fā)生器受Nios II軟核控制器的控制。
[0014]Nios II控制器。Altera的FPGA嵌入式軟核處理器Nios II作為相機(jī)成像與數(shù)據(jù)傳輸?shù)暮诵目刂破?，通過(guò)RS232接口實(shí)現(xiàn)控制命令的收發(fā)。在收到相機(jī)控制命令后，控制器將進(jìn)行命令的解析，并由此控制時(shí)序發(fā)生器產(chǎn)生EMCCD不同工作狀態(tài)的時(shí)序以及對(duì)應(yīng)狀態(tài)下Channel Link接口芯片和模擬信號(hào)處理器的各種邏輯信號(hào)。當(dāng)一巾貞圖像輸出時(shí),Nios II成像控制系統(tǒng)需要產(chǎn)生幀有效(FVAL)、行有效(LVAL)、數(shù)據(jù)有效(DVAL)以及控制模擬信號(hào)處理器的SHP、SHD、PBLK, CLPOB, CLPDM等邏輯信號(hào)。
[0015]EMC⑶模擬信號(hào)處理器。它接收EMC⑶輸出、經(jīng)前置放大器和緩沖放大器放大后的模擬信號(hào)，在FPGA時(shí)序發(fā)生器的控制下，經(jīng)箝位、程控放大、相關(guān)雙取樣后，進(jìn)行模數(shù)轉(zhuǎn)換，最后輸出12位數(shù)字圖像信號(hào)。該部件內(nèi)部包含有直流恢復(fù)電路(DC Restore)、相關(guān)雙取樣電路(⑶S)、增益放大電路(VGA )、箝位電路(Cl amp Le ve I)、12位A/D轉(zhuǎn)換器(ADC )、相關(guān)的數(shù)字寄存器及其控制電路、供電電源等。在本設(shè)計(jì)中，只用一片模擬前端器件AD9845B作為CCD信號(hào)的處理器，可以減少CCD模擬信號(hào)處理電路的外部環(huán)節(jié)，從而盡可能地減小外部引入噪聲，有效地提高了 CCD相機(jī)的性能，通過(guò)適當(dāng)?shù)耐獠窟B接和設(shè)置，可以用于天文EMCCD相機(jī)系統(tǒng)之中。
[0016]Camera Link接口電路。這種傳輸接口電路能將并行的圖像數(shù)據(jù)轉(zhuǎn)換成高速串行信號(hào)并以LVDS形式通過(guò)雙絞線傳輸出去，數(shù)據(jù)傳輸速率高，抗干擾性能好。從CCD模擬信號(hào)處理器出來(lái)的數(shù)字圖像信號(hào)經(jīng)過(guò)DS90CR287芯片的轉(zhuǎn)換和驅(qū)動(dòng)，通過(guò)連接器MDR26和Camera Link電纜,傳輸?shù)綀D像工作站(或PC機(jī))中的Camera Link圖像采集卡的對(duì)應(yīng)接收電路中，圖像采集卡還從該電纜中提取LVAD、FVAD、DVAD信號(hào)，用作高速圖像數(shù)據(jù)恢復(fù)時(shí)的同步信號(hào)。
[0017]成像控制與傳輸電路板上有兩個(gè)獨(dú)立電源電路:模擬電源濾波電路和數(shù)字電源濾波電路。這是因?yàn)樵摪迳系碾娐肥且粋€(gè)數(shù)模混合電路，按低噪聲電路設(shè)計(jì)原則，模擬電路和數(shù)字電路應(yīng)該分別設(shè)計(jì)供電電路。所以，模擬電源濾波電路為該板上的低噪聲模擬電路(后置緩沖放大器、模擬信號(hào)處理器和時(shí)序信號(hào)緩沖器)供電，而數(shù)字電源濾波電路為該板上的數(shù)字電路(圖像緩沖放大器、Camera Link接口電路、FPGA及其周邊電路)供電。
[0018]本實(shí)用新型的有益效果是:可使EMCXD在低溫(-100°C)狀態(tài)下進(jìn)行高速低噪聲的微光成像，并將所獲得的微光圖像數(shù)據(jù)實(shí)時(shí)傳輸?shù)綀D像工作站中；傳輸?shù)膱D像數(shù)據(jù)可以是原始數(shù)據(jù)，也可以是經(jīng)FPGA實(shí)時(shí)處理后的改正數(shù)據(jù)。
【專(zhuān)利附圖】

【附圖說(shuō)明】
[0019]圖1是本實(shí)用新型系統(tǒng)結(jié)構(gòu)圖；
[0020]圖2是本實(shí)用新型的模塊連接圖。
【具體實(shí)施方式】
[0021]下面結(jié)合附圖和具體實(shí)施例，對(duì)本實(shí)用新型作進(jìn)一步說(shuō)明。
[0022]實(shí)施例1:如圖1-2所示，一種EMCXD相機(jī)成像與數(shù)據(jù)傳輸系統(tǒng)，包括杜瓦瓶?jī)?nèi)電路板、時(shí)鐘驅(qū)動(dòng)電路板、成像控制與傳輸電路板；所述時(shí)鐘驅(qū)動(dòng)電路板、成像控制與傳輸電路板通過(guò)連接器自上而下扣接在一起，杜瓦瓶?jī)?nèi)電路板與時(shí)鐘驅(qū)動(dòng)電路板、成像控制與傳輸電路板通過(guò)導(dǎo)線和杜瓦瓶真空插座連接，杜瓦瓶?jī)?nèi)電路板中的前置放大器與成像控制與傳輸電路板中的后置緩沖放大器通過(guò)屏蔽信號(hào)線連接，成像控制與傳輸電路板中的FPGA時(shí)序發(fā)生器與時(shí)鐘驅(qū)動(dòng)電路板中的時(shí)鐘緩沖器相連，時(shí)鐘驅(qū)動(dòng)電路板中的時(shí)鐘驅(qū)動(dòng)器通過(guò)導(dǎo)線和真空插頭分別與杜瓦瓶?jī)?nèi)電路板中的阻容網(wǎng)絡(luò)和電流緩沖器相連，時(shí)鐘驅(qū)動(dòng)電路板中的集成線性穩(wěn)壓電源電路既與杜瓦瓶?jī)?nèi)電路板中的電源濾波電路相連，也與成像控制與傳輸電路板中的模擬電源濾波電路和數(shù)字電源濾波電路相連。
[0023]所述杜瓦瓶?jī)?nèi)電路板包括電源濾波電路、EMC⑶器件、負(fù)載電阻器與隔直電容器、前置放大器、阻容網(wǎng)絡(luò)、電流緩沖器；電源濾波電路與EMCCD器件、電流緩沖器和前置放大器相連，電源濾波電路通過(guò)真空插座與來(lái)自時(shí)鐘驅(qū)動(dòng)電路板的輸入電源相連接，EMCCD器件垂直、水平時(shí)鐘輸入端通過(guò)阻容網(wǎng)絡(luò)及真空插座與來(lái)自時(shí)鐘驅(qū)動(dòng)電路板的輸入驅(qū)動(dòng)時(shí)鐘相連接，電流緩沖器通過(guò)真空插座與來(lái)自時(shí)鐘驅(qū)動(dòng)電路板的垂直時(shí)鐘相連，EMCCD器件模擬信號(hào)輸出端接2.2kQ的負(fù)載電阻器，EMCCD器件模擬信號(hào)輸出端與隔直電容器連接，隔直電容器與運(yùn)算放大器0ΡΑ642構(gòu)成的前置放大器連接，EMCCD器件采用TI公司的IMPACTRONCCD器件，CCD輸出的模擬視頻信號(hào)，經(jīng)隔直電容器進(jìn)入由運(yùn)算放大器0PA642組成的前置放大器。
[0024]所述時(shí)鐘驅(qū)動(dòng)電路板包括集成線性穩(wěn)壓電源電路、電平轉(zhuǎn)換電路、時(shí)鐘緩沖器、時(shí)鐘驅(qū)動(dòng)器；集成線性穩(wěn)壓電源電路包括固定和可調(diào)的集成線性穩(wěn)壓電源電路以及相應(yīng)的磁珠電容濾波電路，電平轉(zhuǎn)換電路包括多個(gè)集成運(yùn)算放大器構(gòu)成的提供不同電壓水平的電源電路，時(shí)鐘驅(qū)動(dòng)器包括垂直時(shí)鐘、水平時(shí)鐘和高壓倍增時(shí)鐘的驅(qū)動(dòng)電路，時(shí)鐘驅(qū)動(dòng)器分別與時(shí)鐘緩沖器、電平轉(zhuǎn)換電路連接，集成線性穩(wěn)壓電源電路分別與電平轉(zhuǎn)換電路、時(shí)鐘緩沖器、時(shí)鐘驅(qū)動(dòng)器連接，時(shí)鐘驅(qū)動(dòng)器輸出的垂直時(shí)鐘與杜瓦瓶?jī)?nèi)電路板電流緩沖器連接，時(shí)鐘驅(qū)動(dòng)器輸出的水平時(shí)鐘、高壓倍增時(shí)鐘與杜瓦瓶?jī)?nèi)電路板阻容網(wǎng)絡(luò)連接，外部線性穩(wěn)壓直流電源與集成線性穩(wěn)壓電源電路相連。
[0025]所述成像控制與傳輸電路板包括模擬電源濾波電路、數(shù)字電源濾波電路、后置緩沖放大器、模擬信號(hào)處理器、時(shí)序信號(hào)緩沖器、圖像數(shù)據(jù)緩沖器、Camera Link接口電路、可編程邏輯器件FPGA及FPGA周邊電路；模擬電源濾波電路分別與后置緩沖放大器、模擬信號(hào)處理器和時(shí)序信號(hào)緩沖器相連接，數(shù)字電源濾波電路分別與圖像緩沖放大器、CameraLink接口電路、FPGA周邊電路相連接，后置緩沖放大器、模擬信號(hào)處理器、圖像數(shù)據(jù)緩沖器、Camera Link接口電路依次相連，模擬信號(hào)處理器采用一片ADI公司的模擬前端器件AD9845B, Camera Link接口電路包括Channel Link發(fā)送芯片、低壓差分信號(hào)LVDS收發(fā)器件，圖像數(shù)據(jù)上傳的Channel Link發(fā)送芯片采用DS90CR287，LVDS收發(fā)器件采用DS90LV048與DS90LV047，Channel Link發(fā)送芯片和LVDS收發(fā)器件通過(guò)Camera Link電纜與圖像工作站中的Camera Link圖像采集卡相連；可編程邏輯器件FPGA包括FPGA控制邏輯電路、Nios II軟核CPU控制器、FPGA時(shí)序發(fā)生器和FPGA圖像數(shù)據(jù)I/O電路；FPGA周邊電路包括主時(shí)鐘電路、SRAM電路和JTAG接口電路，F(xiàn)PGA控制邏輯電路和Nios II軟核CPU控制器分別與FPGA周邊電路、FPGA時(shí)序發(fā)生器、FPGA圖像數(shù)據(jù)I/O電路、圖像數(shù)據(jù)緩沖器、CameraLink接口電路相連接，F(xiàn)PGA時(shí)序發(fā)生器通過(guò)時(shí)序信號(hào)緩沖器與模擬信號(hào)處理器連接，F(xiàn)PGA圖像數(shù)據(jù)I/O電路和圖像數(shù)據(jù)緩沖器的數(shù)據(jù)輸入端并聯(lián)連接到模擬信號(hào)處理器數(shù)據(jù)輸出端，F(xiàn)PGA圖像數(shù)據(jù)I/O電路和圖像數(shù)據(jù)緩沖器的數(shù)據(jù)輸出端并聯(lián)連接到Camera Link接口電路數(shù)據(jù)輸入端，F(xiàn)PGA控制邏輯電路和Nios II軟核CPU控制器通過(guò)Camera Link接口電路中的通用串行數(shù)據(jù)接口與外部的Camera Link圖像采集卡和圖像工作站相連接，F(xiàn)PGA時(shí)序發(fā)生器的EMCCD垂直、水平時(shí)鐘輸出端與時(shí)鐘驅(qū)動(dòng)電路板的時(shí)鐘緩沖器輸入端連接，夕卜部線性穩(wěn)壓直流電源與數(shù)字電源濾波電路相連。
[0026]所述杜瓦瓶?jī)?nèi)電路板、時(shí)鐘驅(qū)動(dòng)電路板、成像控制與傳輸電路板中的設(shè)備除去EMCCD器件與板級(jí)信號(hào)的連接插座、供電插座外，其他設(shè)備均選用表貼封裝的元器件
[0027]實(shí)施例2:如圖1-2所示，一種EMCXD相機(jī)成像與數(shù)據(jù)傳輸系統(tǒng)，包括杜瓦瓶?jī)?nèi)電路板、時(shí)鐘驅(qū)動(dòng)電路板、成像控制與傳輸電路板；所述時(shí)鐘驅(qū)動(dòng)電路板、成像控制與傳輸電路板通過(guò)連接器自上而下扣接在一起，杜瓦瓶?jī)?nèi)電路板與時(shí)鐘驅(qū)動(dòng)電路板、成像控制與傳輸電路板通過(guò)導(dǎo)線和杜瓦瓶真空插座連接，杜瓦瓶?jī)?nèi)電路板中的前置放大器與成像控制與傳輸電路板中的后置緩沖放大器通過(guò)屏蔽信號(hào)線連接，成像控制與傳輸電路板中的FPGA時(shí)序發(fā)生器與時(shí)鐘驅(qū)動(dòng)電路板中的時(shí)鐘緩沖器相連，時(shí)鐘驅(qū)動(dòng)電路板中的時(shí)鐘驅(qū)動(dòng)器通過(guò)導(dǎo)線和真空插頭分別與杜瓦瓶?jī)?nèi)電路板中的阻容網(wǎng)絡(luò)和電流緩沖器相連，時(shí)鐘驅(qū)動(dòng)電路板中的集成線性穩(wěn)壓電源電路既與杜瓦瓶?jī)?nèi)電路板中的電源濾波電路相連，也與成像控制與傳輸電路板中的模擬電源濾波電路和數(shù)字電源濾波電路相連。
[0028]所述杜瓦瓶?jī)?nèi)電路板包括電源濾波電路、EMC⑶器件、負(fù)載電阻器與隔直電容器、前置放大器、阻容網(wǎng)絡(luò)、電流緩沖器；電源濾波電路與EMCCD器件、電流緩沖器和前置放大器相連，電源濾波電路通過(guò)真空插座與來(lái)自時(shí)鐘驅(qū)動(dòng)電路板的輸入電源相連接，EMCCD器件垂直、水平時(shí)鐘輸入端通過(guò)阻容網(wǎng)絡(luò)及真空插座與來(lái)自時(shí)鐘驅(qū)動(dòng)電路板的輸入驅(qū)動(dòng)時(shí)鐘相連接，電流緩沖器通過(guò)真空插座與來(lái)自時(shí)鐘驅(qū)動(dòng)電路板的垂直時(shí)鐘相連，EMCCD器件模擬信號(hào)輸出端接2.2kQ的負(fù)載電阻器，EMCCD器件模擬信號(hào)輸出端與隔直電容器連接,隔直電容器與運(yùn)算放大器0ΡΑ642構(gòu)成的前置放大器連接，EMCCD器件采用TI公司的IMPACTRONCCD器件，CCD輸出的模擬視頻信號(hào)，經(jīng)隔直電容器進(jìn)入由運(yùn)算放大器0PA642組成的前置放大器。
[0029]所述時(shí)鐘驅(qū)動(dòng)電路板包括集成線性穩(wěn)壓電源電路、電平轉(zhuǎn)換電路、時(shí)鐘緩沖器、時(shí)鐘驅(qū)動(dòng)器；集成線性穩(wěn)壓電源電路包括固定和可調(diào)的集成線性穩(wěn)壓電源電路以及相應(yīng)的磁珠電容濾波電路，電平轉(zhuǎn)換電路包括多個(gè)集成運(yùn)算放大器構(gòu)成的提供不同電壓水平的電源電路，時(shí)鐘驅(qū)動(dòng)器包括垂直時(shí)鐘、水平時(shí)鐘和高壓倍增時(shí)鐘的驅(qū)動(dòng)電路，時(shí)鐘驅(qū)動(dòng)器分別與時(shí)鐘緩沖器、電平轉(zhuǎn)換電路連接，集成線性穩(wěn)壓電源電路分別與電平轉(zhuǎn)換電路、時(shí)鐘緩沖器、時(shí)鐘驅(qū)動(dòng)器連接，時(shí)鐘驅(qū)動(dòng)器輸出的垂直時(shí)鐘與杜瓦瓶?jī)?nèi)電路板電流緩沖器連接，時(shí)鐘驅(qū)動(dòng)器輸出的水平時(shí)鐘、高壓倍增時(shí)鐘與杜瓦瓶?jī)?nèi)電路板阻容網(wǎng)絡(luò)連接，外部線性穩(wěn)壓直流電源與集成線性穩(wěn)壓電源電路相連。
[0030]所述成像控制與傳輸電路板包括模擬電源濾波電路、數(shù)字電源濾波電路、后置緩沖放大器、模擬信號(hào)處理器、時(shí)序信號(hào)緩沖器、圖像數(shù)據(jù)緩沖器、Camera Link接口電路、可編程邏輯器件FPGA及FPGA周邊電路，模擬電源濾波電路分別與后置緩沖放大器、模擬信號(hào)處理器和時(shí)序信號(hào)緩沖器相連接，為這些模擬信號(hào)處理器件供電；數(shù)字電源濾波電路分別與圖像緩沖放大器、Camera Link接口電路、FPGA周邊電路相連接，為這些數(shù)字信號(hào)處理電路供電；后置緩沖放大器、模擬信號(hào)處理器、圖像數(shù)據(jù)緩沖器、Camera Link接口電路依次相連，模擬信號(hào)處理器采用一片ADI公司的模擬前端器件AD9845B，Camera Link接口電路包括Channel Link發(fā)送芯片、低壓差分信號(hào)LVDS收發(fā)器件，圖像數(shù)據(jù)上傳的Channel Link發(fā)送芯片是 DS90CR287，LVDS 收發(fā)器件采用 DS90LV048 與 DS90LV047，Channel Link 發(fā)送芯片和LVDS收發(fā)器件通過(guò)Camera Link電纜與圖像工作站中的Camera Link圖像采集卡的相連；可編程邏輯器件FPGA包括FPGA控制邏輯電路、Nios II軟核CPU控制器、FPGA時(shí)序發(fā)生器和FPGA圖像數(shù)據(jù)I/O電路；FPGA周邊電路包括主時(shí)鐘電路、SRAM電路和JTAG接口電路，F(xiàn)PGA控制邏輯電路和Nios II軟核CPU控制器分別與FPGA周邊電路、FPGA時(shí)序發(fā)生器、FPGA圖像數(shù)據(jù)I/O、圖像數(shù)據(jù)緩沖器、Camera Link接口電路相連接，F(xiàn)PGA時(shí)序發(fā)生器通過(guò)時(shí)序信號(hào)緩沖器與模擬信號(hào)處理器連接；雖然FPGA圖像數(shù)據(jù)I/O電路和圖像數(shù)據(jù)緩沖器的數(shù)據(jù)輸入端并聯(lián)連接到模擬信號(hào)處理器數(shù)據(jù)輸出端，F(xiàn)PGA圖像數(shù)據(jù)I/O電路和圖像數(shù)據(jù)緩沖器的數(shù)據(jù)輸出端并聯(lián)連接到Camera Link接口電路數(shù)據(jù)輸入端，但在Nios II軟核(PU控制器的控制下，F(xiàn)PGA圖像數(shù)據(jù)I/O電路對(duì)外處于高阻狀態(tài)，而同時(shí)圖像數(shù)據(jù)緩沖器數(shù)據(jù)通道打開(kāi)，圖像數(shù)據(jù)不做處理直接輸出到Channel Link發(fā)送芯片DS90CR287中；FPGA控制邏輯電路和Nios II軟核CPU控制器通過(guò)Camera Link接口電路中的通用串行數(shù)據(jù)接口與外部的Camera Link圖像采集卡和圖像工作站相連接，F(xiàn)PGA時(shí)序發(fā)生器EMCXD垂直、水平時(shí)鐘輸出端與時(shí)鐘驅(qū)動(dòng)電路板的時(shí)鐘緩沖器輸入法端連接，外部線性穩(wěn)壓直流電源與數(shù)字電源濾波電路相連。
[0031]所述杜瓦瓶?jī)?nèi)電路板、時(shí)鐘驅(qū)動(dòng)電路板、成像控制與傳輸電路板中的設(shè)備除去EMCCD器件與板級(jí)信號(hào)的連接插座、供電插座外，其他設(shè)備均選用表貼封裝的元器件。
[0032]此實(shí)施例適用于當(dāng)EMCXD成像并傳輸原始的圖像數(shù)據(jù)時(shí)。
[0033]實(shí)施例3，如圖1-2所示，一種EMCXD相機(jī)成像與數(shù)據(jù)傳輸系統(tǒng)，包括杜瓦瓶?jī)?nèi)電路板、時(shí)鐘驅(qū)動(dòng)電路板、成像控制與傳輸電路板；所述時(shí)鐘驅(qū)動(dòng)電路板、成像控制與傳輸電路板通過(guò)連接器自上而下扣接在一起，杜瓦瓶?jī)?nèi)電路板與時(shí)鐘驅(qū)動(dòng)電路板、成像控制與傳輸電路板通過(guò)導(dǎo)線和杜瓦瓶真空插座連接，杜瓦瓶?jī)?nèi)電路板中的前置放大器與成像控制與傳輸電路板中的后置緩沖放大器通過(guò)屏蔽信號(hào)線連接，成像控制與傳輸電路板中的FPGA時(shí)序發(fā)生器與時(shí)鐘驅(qū)動(dòng)電路板中的時(shí)鐘緩沖器相連，時(shí)鐘驅(qū)動(dòng)電路板中的時(shí)鐘驅(qū)動(dòng)器通過(guò)導(dǎo)線和真空插頭分別與杜瓦瓶?jī)?nèi)電路板中的阻容網(wǎng)絡(luò)和電流緩沖器相連，時(shí)鐘驅(qū)動(dòng)電路板中的集成線性穩(wěn)壓電源電路既與杜瓦瓶?jī)?nèi)電路板中的電源濾波電路相連，也與成像控制與傳輸電路板中的模擬電源濾波電路和數(shù)字電源濾波電路相連。
[0034]所述杜瓦瓶?jī)?nèi)電路板包括電源濾波電路、EMC⑶器件、負(fù)載電阻器與隔直電容器、前置放大器、阻容網(wǎng)絡(luò)、電流緩沖器；電源濾波電路與EMCCD器件、電流緩沖器和前置放大器相連，電源濾波電路通過(guò)真空插座與來(lái)自時(shí)鐘驅(qū)動(dòng)電路板的輸入電源相連接，EMCCD器件垂直、水平時(shí)鐘輸入端通過(guò)阻容網(wǎng)絡(luò)及真空插座與來(lái)自時(shí)鐘驅(qū)動(dòng)電路板的輸入驅(qū)動(dòng)時(shí)鐘相連接，電流緩沖器通過(guò)真空插座與來(lái)自時(shí)鐘驅(qū)動(dòng)電路板的垂直時(shí)鐘相連，EMCCD器件模擬信號(hào)輸出端接2.2kQ的負(fù)載電阻器，EMCCD器件模擬信號(hào)輸出端與隔直電容器連接,隔直電容器與運(yùn)算放大器0ΡΑ642構(gòu)成的前置放大器連接，EMCCD器件采用TI公司的IMPACTRONCCD器件，CCD輸出的模擬視頻信號(hào)，經(jīng)隔直電容器進(jìn)入由運(yùn)算放大器0PA642組成的前置放大器。
[0035]所述時(shí)鐘驅(qū)動(dòng)電路板包括集成線性穩(wěn)壓電源電路、電平轉(zhuǎn)換電路、時(shí)鐘緩沖器、時(shí)鐘驅(qū)動(dòng)器；集成線性穩(wěn)壓電源電路包括固定和可調(diào)的集成線性穩(wěn)壓電源電路以及相應(yīng)的磁珠電容濾波電路，電平轉(zhuǎn)換電路包括多個(gè)集成運(yùn)算放大器構(gòu)成的提供不同電壓水平的電源電路，時(shí)鐘驅(qū)動(dòng)器包括垂直時(shí)鐘、水平時(shí)鐘和高壓倍增時(shí)鐘的驅(qū)動(dòng)電路，時(shí)鐘驅(qū)動(dòng)器分別與時(shí)鐘緩沖器、電平轉(zhuǎn)換電路連接，集成線性穩(wěn)壓電源電路分別與電平轉(zhuǎn)換電路、時(shí)鐘緩沖器、時(shí)鐘驅(qū)動(dòng)器連接，時(shí)鐘驅(qū)動(dòng)器輸出的垂直時(shí)鐘與杜瓦瓶?jī)?nèi)電路板電流緩沖器連接，時(shí)鐘驅(qū)動(dòng)器輸出的水平時(shí)鐘、高壓倍增時(shí)鐘與杜瓦瓶?jī)?nèi)電路板阻容網(wǎng)絡(luò)連接，外部線性穩(wěn)壓直流電源與集成線性穩(wěn)壓電源電路相連。
[0036]所述成像控制與傳輸電路板包括電源濾波電路、后置緩沖放大器、模擬信號(hào)處理器、時(shí)序信號(hào)緩沖器、圖像數(shù)據(jù)緩沖器、Camera Link接口電路、可編程邏輯器件FPGA及FPGA周邊電路；所述電源濾波電路包括模擬和數(shù)字兩個(gè)部分，模擬電源濾波電路與后置緩沖放大器、模擬信號(hào)處理器和時(shí)序信號(hào)緩沖器相連接，為這些模擬信號(hào)處理器件供電；數(shù)字電源濾波電路與圖像緩沖放大器、Camera Link接口電路、FPGA周邊電路相連接，為這些數(shù)字信號(hào)處理電路供電；后置緩沖放大器、模擬信號(hào)處理器、圖像數(shù)據(jù)緩沖器、Camera Link接口電路依次相連，模擬信號(hào)處理器采用一片ADI公司的模擬前端器件AD9845B，CameraLink接口電路包括Channel Link發(fā)送芯片、低壓差分信號(hào)LVDS收發(fā)器件，圖像數(shù)據(jù)上傳的Channel Link發(fā)送芯片是DS90CR287，LVDS收發(fā)器件采用DS90LV048與DS90LV047，ChannelLink發(fā)送芯片和LVDS收發(fā)器件通過(guò)Camera Link電纜與圖像工作站中的Camera Link圖像采集卡的相連；可編程邏輯器件FPGA包括FPGA控制邏輯電路、Nios II軟核CPU控制器、FPGA時(shí)序發(fā)生器和FPGA圖像數(shù)據(jù)I/O電路；FPGA周邊電路包括主時(shí)鐘電路、SRAM電路和JTAG接口電路，F(xiàn)PGA控制邏輯電路和Nios II軟核CPU控制器分別FPGA周邊電路、FPGA時(shí)序發(fā)生器、FPGA圖像數(shù)據(jù)I/O、圖像數(shù)據(jù)緩沖器、Camera Link接口電路相連接，F(xiàn)PGA時(shí)序發(fā)生器通過(guò)時(shí)序信號(hào)緩沖器與模擬信號(hào)處理器連接；雖然FPGA圖像數(shù)據(jù)I/O電路和圖像數(shù)據(jù)緩沖器的數(shù)據(jù)輸入端并聯(lián)連接到模擬信號(hào)處理器數(shù)據(jù)輸出端，F(xiàn)PGA圖像數(shù)據(jù)I/O電路和圖像數(shù)據(jù)緩沖器的數(shù)據(jù)輸出端并聯(lián)連接到Camera Link接口電路數(shù)據(jù)輸入端，但在Nios II軟核CPU控制器的控制下，F(xiàn)PGA圖像數(shù)據(jù)I/O電路對(duì)外通道打開(kāi)，而同時(shí)圖像數(shù)據(jù)緩沖器數(shù)據(jù)通道關(guān)閉，圖像數(shù)據(jù)從FPGA輸入端口進(jìn)入內(nèi)部的數(shù)據(jù)處理電路，處理后的數(shù)據(jù)經(jīng)輸出端口傳送到Channel Link發(fā)送芯片DS90CR287中；FPGA控制邏輯電路和Nios II軟核CPU控制器通過(guò)Camera Link接口電路中的通用串行數(shù)據(jù)接口與外部的Camera Link圖像采集卡和圖像工作站相連接，F(xiàn)PGA時(shí)序發(fā)生器EMCXD垂直、水平時(shí)鐘輸出端與時(shí)鐘驅(qū)動(dòng)電路板的時(shí)鐘緩沖器輸入法端連接，外部線性穩(wěn)壓直流電源與數(shù)字電源濾波電路相連。
[0037]所述杜瓦瓶?jī)?nèi)電路板、時(shí)鐘驅(qū)動(dòng)電路板、成像控制與傳輸電路板中的設(shè)備除去EMCCD器件與板級(jí)信號(hào)的連接插座、供電插座外，其他設(shè)備均選用表貼封裝的元器件。
[0038]此實(shí)施例適用于當(dāng)EMCXD成像并傳輸改正的圖像數(shù)據(jù)時(shí)。
[0039]上面結(jié)合附圖對(duì)本實(shí)用新型的具體實(shí)施例作了詳細(xì)說(shuō)明，但是本實(shí)用新型并不限于上述實(shí)施例，在本領(lǐng)域普通技術(shù)人員所具備的知識(shí)范圍內(nèi)，還可以在不脫離本實(shí)用新型宗旨的前提下作出各種變化。
【權(quán)利要求】
1.一種EMCCD相機(jī)成像與數(shù)據(jù)傳輸系統(tǒng)，其特征在于:包括杜瓦瓶?jī)?nèi)電路板、時(shí)鐘驅(qū)動(dòng)電路板、成像控制與傳輸電路板；所述時(shí)鐘驅(qū)動(dòng)電路板、成像控制與傳輸電路板通過(guò)連接器自上而下扣接在一起，杜瓦瓶?jī)?nèi)電路板與時(shí)鐘驅(qū)動(dòng)電路板、成像控制與傳輸電路板通過(guò)導(dǎo)線和杜瓦瓶真空插座連接，杜瓦瓶?jī)?nèi)電路板中的前置放大器與成像控制與傳輸電路板中的后置緩沖放大器通過(guò)屏蔽信號(hào)線連接，成像控制與傳輸電路板中的FPGA時(shí)序發(fā)生器與時(shí)鐘驅(qū)動(dòng)電路板中的時(shí)鐘緩沖器相連，時(shí)鐘驅(qū)動(dòng)電路板中的時(shí)鐘驅(qū)動(dòng)器通過(guò)導(dǎo)線和真空插頭分別與杜瓦瓶?jī)?nèi)電路板中的阻容網(wǎng)絡(luò)和電流緩沖器相連，時(shí)鐘驅(qū)動(dòng)電路板中的集成線性穩(wěn)壓電源電路既與杜瓦瓶?jī)?nèi)電路板中的電源濾波電路相連，也與成像控制與傳輸電路板中的模擬電源濾波電路和數(shù)字電源濾波電路相連。
2.根據(jù)權(quán)利要求1所述的EMCCD相機(jī)成像與數(shù)據(jù)傳輸系統(tǒng)，其特征在于:所述杜瓦瓶?jī)?nèi)電路板包括電源濾波電路、EMCCD器件、負(fù)載電阻器與隔直電容器、前置放大器、阻容網(wǎng)絡(luò)、電流緩沖器；電源濾波電路與EMCCD器件、電流緩沖器和前置放大器相連，電源濾波電路通過(guò)真空插座與來(lái)自時(shí)鐘驅(qū)動(dòng)電路板的輸入電源相連接，EMCCD器件垂直、水平時(shí)鐘輸入端通過(guò)阻容網(wǎng)絡(luò)及真空插座與來(lái)自時(shí)鐘驅(qū)動(dòng)電路板的輸入驅(qū)動(dòng)時(shí)鐘相連接，電流緩沖器通過(guò)真空插座與來(lái)自時(shí)鐘驅(qū)動(dòng)電路板的垂直時(shí)鐘相連，EMCCD器件模擬信號(hào)輸出端接2.2k Ω的負(fù)載電阻器，EMCCD器件模擬信號(hào)輸出端與隔直電容器連接，隔直電容器與運(yùn)算放大器0PA642構(gòu)成的前置放大器連接，EMCCD器件采用TI公司的IMPACTRON CCD器件，CCD輸出的模擬視頻信號(hào)，經(jīng)隔直電容器進(jìn)入由運(yùn)算放大器0PA642組成的前置放大器。
3.根據(jù)權(quán)利要求1所述的EMCCD相機(jī)成像與數(shù)據(jù)傳輸系統(tǒng)，其特征在于:所述時(shí)鐘驅(qū)動(dòng)電路板包括集成線性穩(wěn)壓電源電路、電平轉(zhuǎn)換電路、時(shí)鐘緩沖器、時(shí)鐘驅(qū)動(dòng)器；集成線性穩(wěn)壓電源電路包括固定和可調(diào)的集成線性穩(wěn)壓電源電路以及相應(yīng)的磁珠電容濾波電路，電平轉(zhuǎn)換電路包括多個(gè)集成運(yùn)算放大器構(gòu)成的提供不同電壓水平的電源電路，時(shí)鐘驅(qū)動(dòng)器包括垂直時(shí)鐘、水平時(shí)鐘和高壓倍增時(shí)鐘的驅(qū)動(dòng)電路，時(shí)鐘驅(qū)動(dòng)器分別與時(shí)鐘緩沖器、電平轉(zhuǎn)換電路連接，集成線 性穩(wěn)壓電源電路分別與電平轉(zhuǎn)換電路、時(shí)鐘緩沖器、時(shí)鐘驅(qū)動(dòng)器連接，時(shí)鐘驅(qū)動(dòng)器輸出的垂直時(shí)鐘與杜瓦瓶?jī)?nèi)電路板電流緩沖器連接，時(shí)鐘驅(qū)動(dòng)器輸出的水平時(shí)鐘、高壓倍增時(shí)鐘與杜瓦瓶?jī)?nèi)電路板阻容網(wǎng)絡(luò)連接，外部線性穩(wěn)壓直流電源與集成線性穩(wěn)壓電源電路相連。
4.根據(jù)權(quán)利要求1所述的EMCCD相機(jī)成像與數(shù)據(jù)傳輸系統(tǒng)，其特征在于:所述成像控制與傳輸電路板包括模擬電源濾波電路、數(shù)字電源濾波電路、后置緩沖放大器、模擬信號(hào)處理器、時(shí)序信號(hào)緩沖器、圖像數(shù)據(jù)緩沖器、Camera Link接口電路、可編程邏輯器件FPGA及FPGA周邊電路；模擬電源濾波電路分別與后置緩沖放大器、模擬信號(hào)處理器和時(shí)序信號(hào)緩沖器相連接，數(shù)字電源濾波電路分別與圖像緩沖放大器、Camera Link接口電路、FPGA周邊電路相連接，后置緩沖放大器、模擬信號(hào)處理器、圖像數(shù)據(jù)緩沖器、Camera Link接口電路依次相連，模擬信號(hào)處理器采用一片ADI公司的模擬前端器件AD9845B，Camera Link接口電路包括Channel Link發(fā)送芯片、低壓差分信號(hào)LVDS收發(fā)器件，圖像數(shù)據(jù)上傳的ChannelLink 發(fā)送芯片采用 DS90CR287，LVDS 收發(fā)器件采用 DS90LV048 與 DS90LV047，Channel Link發(fā)送芯片和LVDS收發(fā)器件通過(guò)Camera Link電纜與圖像工作站中的Camera Link圖像采集卡的相連；可編程邏輯器件FPGA包括FPGA控制邏輯電路、Nios II軟核CPU控制器、FPGA時(shí)序發(fā)生器和FPGA圖像數(shù)據(jù)I/O電路；FPGA周邊電路包括主時(shí)鐘電路、SRAM電路和JTAG接口電路，F(xiàn)PGA控制邏輯電路和Nios II軟核CPU控制器分別與FPGA周邊電路、FPGA時(shí)序發(fā)生器、FPGA圖像數(shù)據(jù)I/O電路、圖像數(shù)據(jù)緩沖器、Camera Link接口電路相連接，F(xiàn)PGA時(shí)序發(fā)生器通過(guò)時(shí)序信號(hào)緩沖器與模擬信號(hào)處理器連接，F(xiàn)PGA圖像數(shù)據(jù)I/O電路和圖像數(shù)據(jù)緩沖器的數(shù)據(jù)輸入端并聯(lián)連接到模擬信號(hào)處理器數(shù)據(jù)輸出端，F(xiàn)PGA圖像數(shù)據(jù)I/O電路和圖像數(shù)據(jù)緩沖器的數(shù)據(jù)輸出端并聯(lián)連接到Camera Link接口電路數(shù)據(jù)輸入端，F(xiàn)PGA控制邏輯電路和Nios II軟核CPU控制器通過(guò)Camera Link接口電路中的通用串行數(shù)據(jù)接口與外部的Camera Link圖像采集卡和圖像工作站相連接，F(xiàn)PGA時(shí)序發(fā)生器的EMCXD垂直、水平時(shí)鐘輸出端與時(shí)鐘驅(qū)動(dòng)電路板的時(shí)鐘緩沖器輸入法端連接，外部線性穩(wěn)壓直流電源與數(shù)字電源濾波電路 相連。
【文檔編號(hào)】H04N5/372GK203747909SQ201420018657
【公開(kāi)日】2014年7月30日 申請(qǐng)日期:2014年1月13日 優(yōu)先權(quán)日:2014年1月13日
【發(fā)明者】李彬華, 李達(dá)倫, 晏佳 申請(qǐng)人:昆明理工大學(xué)