一種基于fft校頻算法的低速調(diào)制解調(diào)器的制造方法
【專利摘要】本發(fā)明公開了一種基于FFT校頻算法的低速調(diào)制解調(diào)器，它涉及可靠的點(diǎn)對點(diǎn)低速傳輸系統(tǒng)，具備對數(shù)據(jù)信息進(jìn)行低誤碼率傳輸?shù)哪芰?，它包括調(diào)制器、解調(diào)器和校頻模塊，主要完成數(shù)據(jù)信息的編譯碼和調(diào)制解調(diào)。本發(fā)明利用FFT校頻算法估計通信系統(tǒng)收發(fā)頻差，實(shí)現(xiàn)了對數(shù)據(jù)信息進(jìn)行低速低誤碼率可靠傳輸。本發(fā)明各電路集成在一塊印制板上，構(gòu)成一個多功能、小型化收發(fā)裝置，它具有集成度高、體積小、器件選型容易、使用簡單、通用性好等優(yōu)點(diǎn)，特別適用于頻差較大的通信系統(tǒng)。
【專利說明】—種基于FFT校頻算法的低速調(diào)制解調(diào)器

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及通信領(lǐng)域中一種基于FFT校頻算法的低速調(diào)制解調(diào)器，特別適用于通信系統(tǒng)收發(fā)頻差較大及對數(shù)據(jù)信息進(jìn)行低誤碼率傳輸。

【背景技術(shù)】
[0002]在通信系統(tǒng)中，收發(fā)本振頻率之間存在頻差，當(dāng)設(shè)備處于運(yùn)動狀態(tài)時，還會額外引入較大的多普勒頻移，若不采用任何措施，這些偏差會對通信系統(tǒng)性能帶來影響，甚至造成通信設(shè)備難以正常工作。因此在點(diǎn)對點(diǎn)通信中，每次同步都需要進(jìn)行頻偏的計算和校正。


【發(fā)明內(nèi)容】

[0003]本發(fā)明要解決的技術(shù)問題是提供一種基于FFT校頻算法的低速調(diào)制解調(diào)器，采用FFT校頻技術(shù)估計通信系統(tǒng)收發(fā)頻差，并將該頻差輸送給解調(diào)器來減小頻差帶給通信系統(tǒng)的性能損失，實(shí)現(xiàn)了數(shù)據(jù)信息的低速低誤碼率可靠傳輸。
[0004]為解決上述技術(shù)問題，本發(fā)明是通過以下技術(shù)方案來這樣實(shí)現(xiàn)的:一種基于FFT校頻算法的低速調(diào)制解調(diào)器，包括校頻模塊3，其特征在于:還包括調(diào)制器I和解調(diào)器2 ;所述的調(diào)制器I的輸入端口 I接收外部輸入的導(dǎo)頻信號，調(diào)制器I的輸入端口 2接收外部輸入的數(shù)據(jù)信息，調(diào)制器I的輸入端口 3接收外部輸入的參考時鐘信號，將這三路信號進(jìn)行調(diào)制處理形成中頻信號并由調(diào)制器I的輸出端口 4分別輸出至校頻模塊3的輸入端口 I和解調(diào)器2的輸入端口 2 ;校頻模塊3將接收的中頻信號進(jìn)行校頻處理形成校頻信號并由校頻模塊3的輸出端口 2輸出至解調(diào)器2的輸入端口 I ;解調(diào)器2將接收到的校頻信號和中頻信號進(jìn)行解調(diào)處理后由解調(diào)器2的輸出端口 3輸出解調(diào)后的數(shù)據(jù)信息。
[0005]其中，所述的調(diào)制器I包括復(fù)接/編碼模塊5、基帶成形模塊6、低中頻調(diào)制模塊7、數(shù)字模擬變換模塊8、混頻模塊9和帶通濾波器模塊10 ;所述的復(fù)接/編碼模塊5的輸入端口 I接收外部輸入的導(dǎo)頻信號，復(fù)接/編碼模塊5的輸入端口 2接收外部輸入的數(shù)據(jù)信息，復(fù)接/編碼模塊5的輸入端口 3接收外部輸入的參考時鐘信號，將這三路信號進(jìn)行復(fù)接及編碼處理后由輸出端口 4輸出至基帶成形模塊6的輸入端口 I ;基帶成形模塊6把復(fù)接及編碼處理后的數(shù)字信號進(jìn)行基帶成形處理形成基帶數(shù)字信號并由輸出端口 2輸出至低中頻調(diào)制模塊7的輸入端口 I ;低中頻調(diào)制模塊7把基帶數(shù)字信號進(jìn)行頻譜搬移形成低中頻數(shù)字信號并由輸出端口 2輸出至數(shù)字模擬變換模塊8的輸入端口 I ;數(shù)字模擬變換模塊8將低中頻數(shù)字信號進(jìn)行數(shù)模變換形成低中頻模擬信號并由輸出端口 2輸出至混頻模塊9的輸入端口 I ;混頻模塊9把低中頻模擬信號進(jìn)行混頻處理形成中頻模擬信號并由輸出端口2輸出至帶通濾波器模塊10的輸入端口 I，再經(jīng)過帶通濾波器模塊10濾波處理后由輸出端口 2分別輸出至校頻模塊3的輸入端口 I和解調(diào)器2的輸入端口 2。
[0006]其中，所述的解調(diào)器2包括下變頻器11、降采樣濾波器及自適用飽和處理器12、失真自適應(yīng)載波提取器13、鑒相器14、分接/解碼器15、定時提取器16和飛輪保持器17 ;所述的下變頻器11的輸入端口 I接收調(diào)制器I的輸出端口 4輸出的中頻信號，下變頻器11的輸入端口 2接收校頻模塊3的輸出端口 2輸出的校頻信號，這兩路信號在下變頻器11進(jìn)行頻率搬移和糾正頻差形成基帶信號并由下變頻器11的輸出端口 3輸出至降采樣濾波器及自適用飽和處理器12的輸入端口 I ;降采樣濾波器及自適用飽和處理器12將接收的基帶信號進(jìn)行降采樣及飽和處理形成低采樣率信號并由降采樣濾波器及自適用飽和處理器12的輸出端口 2、輸出端口 3和輸出端口 4分別一一對應(yīng)輸出至失真自適應(yīng)載波提取器13的輸入端口 1、鑒相器14的輸入端口 2和定時提取器16的輸入端口 I ;定時提取器16對低采樣率信號提取定時信號后由定時提取器16的輸出端口 2輸出至飛輪保持器17的輸入端口I ;飛輪保持器17將接收的定時信號進(jìn)行保護(hù)處理后形成穩(wěn)定的定時信號并分別由飛輪保持器17的輸出端口 2和輸出端口 3輸出至失真自適應(yīng)載波提取器13的輸入端口 2和鑒相器14的輸入端口 3 ;失真自適應(yīng)載波提取器13將接收的低采樣率信號和穩(wěn)定的定時信號提取載波形成載波信號并由失真自適應(yīng)載波提取器13的輸出端口 3輸出至鑒相器14的輸入端口 I ;鑒相器14將接收的低采樣率信號、穩(wěn)定的定時信號和載波信號進(jìn)行鑒相處理，由鑒相器14的輸出端口 4把鑒相后的數(shù)字信號輸出至分接/解碼器15的輸入端口 I ;分接/解碼器15將鑒相后的數(shù)字信號進(jìn)行分接、譯碼處理后由分接/解碼器15的輸出端口 2輸出數(shù)據(jù)信息。
[0007]本發(fā)明相比【背景技術(shù)】有如下優(yōu)點(diǎn):
[0008]1.本發(fā)明利用FFT校頻技術(shù)估計通信系統(tǒng)收發(fā)頻差，并將該頻差輸送給解調(diào)器來減小頻差帶給通信系統(tǒng)的性能損失。
[0009]2、本發(fā)明各部件采用大規(guī)?？删幊碳呻娐分谱?，具有線路簡單、體積小、成本低廉、性能穩(wěn)定可靠等優(yōu)點(diǎn)，在工程中實(shí)用性強(qiáng)。

【專利附圖】

【附圖說明】
[0010]圖1是本發(fā)明的電原理方框圖；
[0011]圖2是本發(fā)明發(fā)端調(diào)制器I實(shí)施例的電原理圖；
[0012]圖3是本發(fā)明收端解調(diào)器2實(shí)施例的電原理圖。

【具體實(shí)施方式】
[0013]下面結(jié)合附圖和實(shí)施例對本發(fā)明的【具體實(shí)施方式】作進(jìn)一步詳細(xì)的說明。
[0014]圖1是本發(fā)明的電原理方框圖，實(shí)施例按圖1連接線路。參照圖1，本發(fā)明發(fā)端包括調(diào)制器1，收端包括解調(diào)器2和校頻模塊3，其中發(fā)送端調(diào)制器I的作用是把數(shù)據(jù)信息和導(dǎo)頻信號發(fā)送出去，校頻模塊3的作用是估計系統(tǒng)頻差并輸出至解調(diào)器2，解調(diào)器2的作用是接收校頻模塊3輸出的校頻信號和調(diào)制器I輸出的調(diào)制信號并把數(shù)據(jù)信息恢復(fù)出來。
[0015]圖2是本發(fā)明調(diào)制器I的實(shí)施例電原理圖，并按其連接線路。參照圖2，復(fù)接/編碼模塊5的作用是把數(shù)據(jù)信息復(fù)接，編碼處理后輸出至基帶成形模塊6 ;基帶成形模塊6的作用是把信號基帶成形后輸出至低中頻調(diào)制模塊7 ;低中頻調(diào)制模塊7的作用是把信號搬移至低中頻后輸出至數(shù)字模擬變換模塊8 ;數(shù)字模擬變換模塊8的作用是完成信號的數(shù)模變換后送給混頻模塊9 ;混頻模塊9的作用是把信號混頻至中頻后送給帶通濾波器模塊10 ；信號經(jīng)過帶通濾波器模塊10后發(fā)送出去。復(fù)接/編碼模塊5、基帶成形模塊6、低中頻調(diào)制模塊7和數(shù)字模擬變換模塊8采用一塊現(xiàn)場可編程門陣列(FPGA)集成電路制作。
[0016]圖3是本發(fā)明解調(diào)器2的實(shí)施例電原理圖，并按其連接線路。參照圖3，調(diào)制器2輸出中頻信號給下變頻器11，校頻模塊3輸出校頻信號至下變頻器11，下變頻器11的作用是搬移信號至基帶并完成糾正頻差功能；然后把基帶信號輸出至降采樣濾波器及自適用飽和處理器12 ;降采樣濾波器及自適用飽和處理器12的作用是對輸入信號進(jìn)行降采樣及飽和處理，然后把信號輸出至失真自適應(yīng)載波提取器13、鑒相器14和定時提取器16 ;失真自適應(yīng)載波提取器13的作用是提取載波；定時提取器16的作用是提取定時信號，并把該信號輸出至飛輪保持器17 ;飛輪保持器17的作用是輸出穩(wěn)定的定時信號，并把該信號輸出至失真自適應(yīng)載波提取器13和鑒相器14 ;鑒相器14完成鑒相功能，把鑒相后的結(jié)果送至分接/解碼器15，分接/解碼器15將數(shù)字信號進(jìn)行分接、譯碼處理后輸出原始的數(shù)據(jù)信息。所有部件采用一塊現(xiàn)場可編程門陣列(FPGA)集成電路制作。
[0017]本發(fā)明簡要工作原理如下:調(diào)制端發(fā)送數(shù)據(jù)信息、導(dǎo)頻信號和參考時鐘信號，接收端校頻模塊利用FFT校頻算法估計出通信系統(tǒng)頻差發(fā)送給解調(diào)器，解調(diào)器接收調(diào)制端輸出的信號和校頻模塊輸出通信系統(tǒng)頻差，把數(shù)據(jù)信息恢復(fù)出來。
[0018]本發(fā)明集成在一塊長度為280毫米、寬度尺寸為140毫米、高度為10毫米的印制板上。
【權(quán)利要求】
1.一種基于FFT校頻算法的低速調(diào)制解調(diào)器，包括校頻模塊(3)，其特征在于:還包括調(diào)制器(I)和解調(diào)器(2);所述的調(diào)制器(I)的輸入端口 I接收外部輸入的導(dǎo)頻信號，調(diào)制器(I)的輸入端口 2接收外部輸入的數(shù)據(jù)信息，調(diào)制器(I)的輸入端口 3接收外部輸入的參考時鐘信號，將這三路信號進(jìn)行調(diào)制處理形成中頻信號并由調(diào)制器(I)的輸出端口 4分別輸出至校頻模塊(3)的輸入端口 I和解調(diào)器(2)的輸入端口 2 ;校頻模塊(3)將接收的中頻信號進(jìn)行校頻處理形成校頻信號并由校頻模塊(3)的輸出端口 2輸出至解調(diào)器(2)的輸入端口 I ;解調(diào)器(2)將接收到的校頻信號和中頻信號進(jìn)行解調(diào)處理后由解調(diào)器(2)的輸出端口 3輸出解調(diào)后的數(shù)據(jù)信息。
2.根據(jù)權(quán)利要求1所述的一種基于FFT校頻算法的低速調(diào)制解調(diào)器，其特征在于:所述的調(diào)制器(I)包括復(fù)接/編碼模塊(5)、基帶成形模塊￠)、低中頻調(diào)制模塊(7)、數(shù)字模擬變換模塊(8)、混頻模塊(9)和帶通濾波器模塊(10);所述的復(fù)接/編碼模塊(5)的輸入端口 I接收外部輸入的導(dǎo)頻信號，復(fù)接/編碼模塊(5)的輸入端口 2接收外部輸入的數(shù)據(jù)信息，復(fù)接/編碼模塊(5)的輸入端口 3接收外部輸入的參考時鐘信號，將這三路信號進(jìn)行復(fù)接及編碼處理后由輸出端口 4輸出至基帶成形模塊￠)的輸入端口 I ;基帶成形模塊(6)把復(fù)接及編碼處理后的數(shù)字信號進(jìn)行基帶成形處理形成基帶數(shù)字信號并由輸出端口 2輸出至低中頻調(diào)制模塊(7)的輸入端口 I ;低中頻調(diào)制模塊(7)把基帶數(shù)字信號進(jìn)行頻譜搬移形成低中頻數(shù)字信號并由輸出端口 2輸出至數(shù)字模擬變換模塊(8)的輸入端口 I ;數(shù)字模擬變換模塊(8)將低中頻數(shù)字信號進(jìn)行數(shù)模變換形成低中頻模擬信號并由輸出端口 2輸出至混頻模塊(9)的輸入端口 I ;混頻模塊(9)把低中頻模擬信號進(jìn)行混頻處理形成中頻模擬信號并由輸出端口 2輸出至帶通濾波器模塊(10)的輸入端口 1，再經(jīng)過帶通濾波器模塊(10)濾波處理后由輸出端口 2分別輸出至校頻模塊(3)的輸入端口 I和解調(diào)器(2)的輸入端口 2。
3.根據(jù)權(quán)利要求1所述的一種基于FFT校頻算法的低速調(diào)制解調(diào)器，其特征在于:所述的解調(diào)器(2)包括下變頻器(11)、降采樣濾波器及自適用飽和處理器(12)、失真自適應(yīng)載波提取器(13)、鑒相器(14)、分接/解碼器(15)、定時提取器(16)和飛輪保持器(17)；所述的下變頻器(11)的輸入端口 I接收調(diào)制器(I)的輸出端口 4輸出的中頻信號，下變頻器(11)的輸入端口 2接收校頻模塊(3)的輸出端口 2輸出的校頻信號，這兩路信號在下變頻器(11)進(jìn)行頻率搬移和糾正頻差形成基帶信號并由下變頻器(11)的輸出端口 3輸出至降采樣濾波器及自適用飽和處理器(12)的輸入端口 I ;降采樣濾波器及自適用飽和處理器(12)將接收的基帶信號進(jìn)行降采樣及飽和處理形成低采樣率信號并由降采樣濾波器及自適用飽和處理器(12)的輸出端口 2、輸出端口 3和輸出端口 4分別一一對應(yīng)輸出至失真自適應(yīng)載波提取器(13)的輸入端口 1、鑒相器(14)的輸入端口 2和定時提取器(16)的輸入端口 I ;定時提取器(16)對低采樣率信號提取定時信號后由定時提取器(16)的輸出端口2輸出至飛輪保持器(17)的輸入端口 I ;飛輪保持器(17)將接收的定時信號進(jìn)行保護(hù)處理后形成穩(wěn)定的定時信號并分別由飛輪保持器(17)的輸出端口 2和輸出端口 3輸出至失真自適應(yīng)載波提取器(13)的輸入端口 2和鑒相器(14)的輸入端口 3 ;失真自適應(yīng)載波提取器(13)將接收的低采樣率信號和穩(wěn)定的定時信號提取載波形成載波信號并由失真自適應(yīng)載波提取器(13)的輸出端口 3輸出至鑒相器(14)的輸入端口 I ;鑒相器(14)將接收的低采樣率信號、穩(wěn)定的定時信號和載波信號進(jìn)行鑒相處理，由鑒相器(14)的輸出端口 4把鑒相后的數(shù)字信號輸出至分接/解碼器(15)的輸入端口 I ;分接/解碼器(15)將鑒相后的數(shù)字信號進(jìn)行分接、譯碼處理后由分接/解碼器(15)的輸出端口 2輸出數(shù)據(jù)信息。
【文檔編號】H04L27/00GK104378323SQ201410723071
【公開日】2015年2月25日 申請日期:2014年12月3日 優(yōu)先權(quán)日:2014年12月3日
【發(fā)明者】王洪磊 申請人:中國電子科技集團(tuán)公司第五十四研究所