一種無需外接分配器的多路光端的制造方法
【專利摘要】本發(fā)明公開了一種無需外接分配器的多路光端機，該光端機包括一個光端機發(fā)送端和若干個光端機接收端，發(fā)送端通過與所述接收端數(shù)量一致的若干條光纖與接收端連接，每條光纖對應一個接收端；在發(fā)送端和接收端均采用了FPGA芯片；本發(fā)明的多路光端機不僅大大簡化了多路光端機系統(tǒng)的前端系統(tǒng)，而且保證了視頻信號的高質(zhì)量傳輸及系統(tǒng)的運行穩(wěn)定性。
【專利說明】一種無需外接分配器的多路光端機

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種多路光端機，尤其涉及一種無需外接分配器的多路光端機。

【背景技術(shù)】
[0002]目前，在進行音視頻或控制數(shù)據(jù)等多媒體數(shù)據(jù)的長距離傳輸時，大多通過光端機進行傳輸；且在信息發(fā)布等應用場合，往往存在一發(fā)多收的需求，而目前采用的視頻傳輸系統(tǒng)主要是將視頻信號先輸入視頻分配器，然后再進入多個視頻光端機進行傳輸，其具體結(jié)構(gòu)如圖1所示，該方案主要存在如下缺陷:1)由于前端系統(tǒng)過于復雜，發(fā)送N路視頻需要N+1臺設(shè)備和N條視頻線；2)光端機成本較高，采用多臺光端機傳輸大大增加了系統(tǒng)成本；3)設(shè)備較多使得系統(tǒng)故障點多，系統(tǒng)不穩(wěn)定；4)如果視頻是模擬信號，通過視頻分配器會造成視頻信號的衰減和失真，影響視頻傳輸質(zhì)量。


【發(fā)明內(nèi)容】

[0003]針對現(xiàn)有技術(shù)存在的不足，本發(fā)明的目的是提供一種無需外接分配器的多路光端機，該光端機不僅使前端系統(tǒng)大大簡化，降低了系統(tǒng)成本，而且系統(tǒng)的運行穩(wěn)定性也得到大大提聞。
[0004]為實現(xiàn)上述目的，本發(fā)明的一種無需外接分配器的多路光端機，該光端機包括一個光端機發(fā)送端和若干個光端機接收端，發(fā)送端通過與接收端數(shù)量一致的若干條光纖與接收端連接，每條光纖對應一個接收端。
[0005]進一步，所述光端機發(fā)送端包括視頻輸入接口、視頻解碼芯片、FPGA、DDR、光模塊和PLC光分器；其中，
所述視頻輸入接口用于接收視頻輸入信號，并將接收到的所述視頻輸入信號發(fā)送至所述視頻解碼芯片；
所述視頻解碼芯片用于將接收到的視頻輸入信號解碼，并將解碼后的視頻輸入信號發(fā)送至所述FPGA ；
所述FPGA用于將解碼后的視頻輸入信號寫入DDR進行緩存，在視頻輸入信號需要發(fā)送至接收端時將解碼后的視頻輸入信號轉(zhuǎn)換為高速串行信號，并將所述高速串行信號發(fā)送至所述光模塊；
所述光模塊用于接收所述高速串行信號，并將所述高速串行信號轉(zhuǎn)換成光信號，然后將所述光信號發(fā)送至所述PLC光分器；
所述PLC分光器用于接收所述光信號，并將所述光信號進行復制后輸出N路相同的光信號。
[0006]進一步，所述光端機接收端包括光模塊、FPGA、DDR、視頻編碼芯片、視頻輸出接口 ；其中，
所述光模塊用于接收所述光端機發(fā)送端發(fā)出的光信號，并將所述光信號轉(zhuǎn)換為高速串行信號，然后將所述高速串行信號發(fā)送至所述FPGA ； 所述FPGA將接收到的高速串行信號進行解串，并將解串后的信號寫入DDR進行緩存，在視頻需要發(fā)送至顯示終端顯示時FPGA將DDR中緩存的數(shù)據(jù)讀出，并發(fā)送至所述視頻編碼
-H-* I I
心片；
所述視頻編碼芯片用于接收FPGA發(fā)出的數(shù)據(jù)，并將接收到的數(shù)據(jù)轉(zhuǎn)換為視頻輸出信號，經(jīng)所述視頻輸出接口發(fā)送至顯示終端顯示。
[0007]進一步，所述視頻輸入信號為HDM1、DV1、VGA、SD1、YPbPr、Displayport 的任一種。
[0008]進一步，所述視頻輸入信號不經(jīng)壓縮直接通過所述視頻輸入接口發(fā)送至所述視頻解碼芯片。
[0009]本發(fā)明利用FPGA省去了視頻分配器和中間的視頻線纜，將發(fā)送端數(shù)量減少到I個，使前端系統(tǒng)大大簡化，且隨著設(shè)備數(shù)量的減少，系統(tǒng)成本大大降低，系統(tǒng)穩(wěn)定性也得到很大的提高；當視頻信號為模擬信號時，本發(fā)明由于在傳輸過程中不對視頻進行壓縮處理且視頻信號只經(jīng)過一次A/D轉(zhuǎn)換，所以降低了信號傳輸過程中的衰減和失真，保證了視頻傳輸?shù)馁|(zhì)量。
[0010]

【專利附圖】

【附圖說明】
[0011]圖1為現(xiàn)有多路光端機的結(jié)構(gòu)不意圖；
圖2為本發(fā)明的多路光端機結(jié)構(gòu)意圖；
圖3為本發(fā)明的多路光端機發(fā)送端的結(jié)構(gòu)示意圖；
圖4為本發(fā)明的多路光端機接收端的結(jié)構(gòu)示意圖。
[0012]

【具體實施方式】
[0013]下面結(jié)合【專利附圖】

【附圖說明】本發(fā)明。
[0014]如圖2所示，本發(fā)明的多路光端機包括光端機發(fā)送端和光端機接收端，其中光端機接收端根據(jù)實際需要可設(shè)置若干臺，發(fā)送端可根據(jù)需要設(shè)置于接收端數(shù)量一致的輸出端口，每一個端口通過一根光纖連接一個接收端；接收端通過視頻傳輸線將需要顯示的視頻信息經(jīng)顯示終端顯示出來。
[0015]如圖3所示，本發(fā)明中的光端機發(fā)送端包括視頻輸入接口、視頻解碼芯片、FPGA、DDR、光模塊和PLC光分器；其中，視頻輸入接口用于接收視頻輸入信號，并將接收到的視頻輸入信號發(fā)送至視頻解碼芯片；視頻解碼芯片用于將接收到的視頻輸入信號解碼，并將解碼后的視頻輸入信號發(fā)送至FPGA ； FPGA用于將解碼后的視頻輸入信號寫入DDR進行緩存，在視頻輸入信號需要發(fā)送至接收端時將解碼后的視頻輸入信號轉(zhuǎn)換為高速串行信號，并將高速串行信號發(fā)送至光模塊；光模塊用于接收高速串行信號，并將高速串行信號轉(zhuǎn)換成光信號，然后將光信號發(fā)送至所述PLC光分器；所述PLC分光器用于接收所述光信號，并將所述光信號進行復制后輸出N路相同的光信號。
[0016]本發(fā)明的光端機發(fā)送端省去了視頻分配器及中間的視頻線纜，而且一個發(fā)送端可以設(shè)置多路輸出接口，將發(fā)送端的數(shù)量減小到一個，大大簡化了前端系統(tǒng)，且由于設(shè)備數(shù)量的減少，使得系統(tǒng)的成本大大降低，穩(wěn)定性也得到顯著提高；且本發(fā)明的發(fā)送端在發(fā)送視頻信息時只經(jīng)歷一次A/D轉(zhuǎn)換過程，而目前使用的光端機系統(tǒng)中，在A/D轉(zhuǎn)換之前，增加了視頻分配和線纜傳輸過程，這些過程都會加大模擬視頻信號的衰減和失真，而本發(fā)明中省去了上述過程，從而是的視頻質(zhì)量得到了保證。
[0017]如圖4所示，本發(fā)明的光端機接收端包括光模塊、FPGA, DDR、視頻編碼芯片、視頻輸出接口 ；其中，光模塊用于接收光端機發(fā)送端發(fā)出的光信號，并將接收到的光信號轉(zhuǎn)換為高速串行信號，然后將高速串行信號發(fā)送至FPGA ； FPGA將接收到的高速串行信號進行解串，并將解串后的信號寫入DDR進行緩存，在視頻需要發(fā)送至顯示終端顯示時FPGA將DDR中緩存的數(shù)據(jù)讀出，并發(fā)送至視頻編碼芯片；視頻編碼芯片用于接收FPGA發(fā)出的數(shù)據(jù)，并將接收到的數(shù)據(jù)轉(zhuǎn)換為視頻輸出信號，經(jīng)視頻輸出接口發(fā)送至顯示終端顯示。
[0018]本發(fā)明的多路光端機可以傳輸?shù)囊曨l信號包括但不僅限于:HDM1、DV1、VGA、SD1、YPbPr, Displayport ;且本發(fā)明的視頻信號在傳輸過程中不經(jīng)壓縮過程，進一步保證了視頻傳輸?shù)馁|(zhì)量。
[0019]以上是本發(fā)明的優(yōu)選實施方式，應當指出，對于本【技術(shù)領(lǐng)域】的普通技術(shù)人員來說，在不脫離本發(fā)明原理的前提下，還可以作出若干改進和潤飾，這些改進和潤飾也應視為本發(fā)明的保護范圍。
【權(quán)利要求】
1.一種無需外接分配器的多路光端機，其特征在于，所述光端機包括一個光端機發(fā)送端和若干個光端機接收端，所述發(fā)送端通過與所述接收端數(shù)量一致的若干條光纖與所述接收端連接，每條光纖對應一個接收端。
2.根據(jù)權(quán)利要求1所述的光端機，其特征在于，所述光端機發(fā)送端包括視頻輸入接口、視頻解碼芯片、FPGA、DDR、光模塊和PLC光分器；其中， 所述視頻輸入接口用于接收視頻輸入信號，并將接收到的所述視頻輸入信號發(fā)送至所述視頻解碼芯片； 所述視頻解碼芯片用于將接收到的視頻輸入信號解碼，并將解碼后的視頻輸入信號發(fā)送至所述FPGA ； 所述FPGA用于將解碼后的視頻輸入信號寫入DDR進行緩存，在視頻輸入信號需要發(fā)送至接收端時將解碼后的視頻輸入信號轉(zhuǎn)換為高速串行信號，并將所述高速串行信號發(fā)送至所述光模塊； 所述光模塊用于接收所述高速串行信號，并將所述高速串行信號轉(zhuǎn)換成光信號，然后將所述光信號發(fā)送至所述PLC光分器； 所述PLC分光器用于接收所述光信號，并將所述光信號進行復制后輸出N路相同的光信號。
3.根據(jù)權(quán)利要求1所述的光端機，其特征在于，所述光端機接收端包括光模塊、FPGA、DDR、視頻編碼芯片、視頻輸出接口 ；其中， 所述光模塊用于接收所述光端機發(fā)送端發(fā)出的光信號，并將所述光信號轉(zhuǎn)換為高速串行信號，然后將所述高速串行信號發(fā)送至所述FPGA ； 所述FPGA將接收到的高速串行信號進行解串，并將解串后的信號寫入DDR進行緩存，在視頻需要發(fā)送至顯示終端顯示時FPGA將DDR中緩存的數(shù)據(jù)讀出，并發(fā)送至所述視頻編碼-H-* I I心片； 所述視頻編碼芯片用于接收FPGA發(fā)出的數(shù)據(jù)，并將接收到的數(shù)據(jù)轉(zhuǎn)換為視頻輸出信號，經(jīng)所述視頻輸出接口發(fā)送至顯示終端顯示。
4.根據(jù)權(quán)利要求2所述的光端機，其特征在于，所述視頻輸入信號為HDM1、DV1、VGA、SD1、YPbPr、Displayport 的任一種。
5.根據(jù)權(quán)利要求2所述的光端機，其特征在于，所述視頻輸入信號不經(jīng)壓縮直接通過所述視頻輸入接口發(fā)送至所述視頻解碼芯片。
【文檔編號】H04N5/268GK104363433SQ201410644090
【公開日】2015年2月18日 申請日期:2014年11月14日 優(yōu)先權(quán)日:2014年11月14日
【發(fā)明者】王家祥, 楊國文 申請人:北京卓越信通電子股份有限公司