基于fpga的雙面掃描儀采集系統(tǒng)及其掃描和校正方法
【專利摘要】本發(fā)明公開了基于FPGA的雙面掃描儀采集系統(tǒng)及其掃描和校正方法，包括掃描數(shù)據(jù)處理系統(tǒng)、PC主機、第一CIS傳感器和第二CIS傳感器，以及同時與第一CIS傳感器和第二CIS傳感器連接的CIS傳動模塊；掃描數(shù)據(jù)處理系統(tǒng)包括FPGA主控芯片，同時與FPGA主控芯片連接的第一數(shù)據(jù)轉(zhuǎn)換模塊、第二數(shù)據(jù)轉(zhuǎn)換模塊、第一存儲器、通信接口、校正模塊和USB模塊，以及板載電源模塊；第一CIS傳感器與第一數(shù)據(jù)轉(zhuǎn)換模塊連接，第二CIS傳感器與第二數(shù)據(jù)轉(zhuǎn)換模塊連接，CIS傳動模塊與通信接口連接，PC主機與USB模塊連接。本發(fā)明設(shè)計合理，使用方便，可以在快速掃描成像的同時，一次性將兩面圖像進行顯示，因此，其適于推廣應(yīng)用。
【專利說明】[0001] 基于FPGA的雙面掃描儀采集系統(tǒng)及其掃描和校正方法

【技術(shù)領(lǐng)域】
[0002] 本發(fā)明涉及一種掃描儀采集系統(tǒng)，具體涉及的是一種基于FPGA的雙面掃描儀采 集系統(tǒng)及其掃描和校正方法。

【背景技術(shù)】
[0003] 現(xiàn)有市面常用的掃描儀，大多采用ARM等單片機作為主控芯片。雖然在成本上占 有優(yōu)勢，但是由于ARM芯片本身的限制，同時也由于掃描儀自身系統(tǒng)設(shè)計不合理，導(dǎo)致掃描 速度較慢，難以滿足人們?nèi)找婕涌斓纳詈凸ぷ鞴?jié)奏。并且現(xiàn)有的掃描儀一般為單面掃描 模式，對于雙面圖案的掃描對象，需要人工操作兩次，不符合智能化需求。


【發(fā)明內(nèi)容】

[0004] 本發(fā)明的目的在于提供一種基于FPGA的雙面掃描儀米集系統(tǒng)及其掃描和校正方 法，主要解決現(xiàn)有的掃描儀掃描速度慢、且不能一次性將圖案兩面進行掃描的問題。
[0005] 為了實現(xiàn)上述目的，本發(fā)明采用的技術(shù)方案如下： 基于FPGA的雙面掃描儀采集系統(tǒng)，包括掃描數(shù)據(jù)處理系統(tǒng)、PC主機、用于采集掃描對 象正面圖像數(shù)據(jù)的第一 CIS傳感器和用于采集掃描對象反面圖像數(shù)據(jù)的第二CIS傳感器， 以及同時與第一 CIS傳感器和第二CIS傳感器連接的CIS傳動模塊；所述掃描數(shù)據(jù)處理系 統(tǒng)包括FPGA主控芯片，同時與該FPGA主控芯片連接的第一數(shù)據(jù)轉(zhuǎn)換模塊、第二數(shù)據(jù)轉(zhuǎn)換模 塊、第一存儲器、通信接口、校正模塊和USB模塊，以及用于向整個掃描數(shù)據(jù)處理系統(tǒng)供電 的板載電源模塊；所述第一 CIS傳感器與第一數(shù)據(jù)轉(zhuǎn)換模塊連接，所述第二CIS傳感器與第 二數(shù)據(jù)轉(zhuǎn)換模塊連接，所述CIS傳動模塊與通信接口連接，所述PC主機與USB模塊連接。
[0006] 作為優(yōu)選，所述USB模塊通過USB2. 0接口與PC主機連接。
[0007] 具體地說，所述第一數(shù)據(jù)轉(zhuǎn)換模塊包括均同時與第一 CIS傳感器和FPGA主控芯片 連接的第一模數(shù)轉(zhuǎn)換器和第一光源控制器。
[0008] 具體地說，所述第二數(shù)據(jù)轉(zhuǎn)換模塊包括均同時與第二CIS傳感器和FPGA主控芯片 連接的第二模數(shù)轉(zhuǎn)換器和第二光源控制器。
[0009] 進一步地，所述掃描數(shù)據(jù)處理系統(tǒng)還包括與FPGA主控芯片連接的第二存儲器。
[0010] 再進一步地，所述掃描數(shù)據(jù)處理系統(tǒng)還包括與FPGA主控芯片連接的在線調(diào)試接 □。
[0011] 基于上述硬件基礎(chǔ)，本發(fā)明還提供了該基于FPGA的雙面掃描儀采集系統(tǒng)的掃描 方法和校正方法，分別如下所述： 掃描方法 包括以下步驟： (1)系統(tǒng)上電后，PC主機通過USB模塊向FPGA主控芯片發(fā)送掃描指令； (2) FPGA主控芯片接收指令后產(chǎn)生各模塊所需的時鐘和控制信號，通過兩個光源控制 器分別控制兩根CIS傳感器同時點亮，并通過通信接口傳遞給CIS傳動模塊，使機械動作設(shè) 備按照PC主機要求的掃描模式分別控制第一 CIS傳感器和第二CIS傳感器對掃描對象的 兩面進行圖像采集； (3) 兩根CIS傳感器掃描圖像后，將數(shù)據(jù)傳輸至兩個模數(shù)轉(zhuǎn)換器，兩個模數(shù)轉(zhuǎn)換器在 FPGA主控芯片提供的轉(zhuǎn)換時鐘信號下，分別將兩根CIS傳感器輸出的模擬信號轉(zhuǎn)換成數(shù)字 信號，然后同時傳輸?shù)紽PGA主控芯片中進行處理； (4) FPGA主控芯片處理數(shù)據(jù)后，通過USB模塊傳輸至PC主機，并在PC主機接收完兩面 圖像的數(shù)據(jù)后，將圖像進行顯示。
[0012] 校正方法 包括以下步驟： (1) 系統(tǒng)上電后，PC主機通過USB模塊向FPGA主控芯片發(fā)送校正指令； (2) FPGA主控芯片接收指令后產(chǎn)生各模塊所需的時鐘和控制信號，通過兩個光源控制 器分別控制兩根CIS傳感器同時點亮，并通過通信接口傳遞給CIS傳動模塊，使機械動作設(shè) 備按照PC主機要求的掃描模式分別控制第一 CIS傳感器和第二CIS傳感器對校正紙的兩 面進行圖像采集；該步驟中，光源控制器只控制CIS傳感器在掃描圖像的前半幀時點亮，后 半幀時則關(guān)閉CIS傳感器關(guān)閉光源； (3) 兩根CIS傳感器掃描圖像后，將數(shù)據(jù)傳輸至兩個模數(shù)轉(zhuǎn)換器，兩個模數(shù)轉(zhuǎn)換器在 FPGA主控芯片提供的轉(zhuǎn)換時鐘信號下，分別將兩根CIS傳感器輸出的模擬信號并轉(zhuǎn)換成數(shù) 字信號，然后傳輸?shù)酱鎯ζ髦写鎯Γ?(4) FPGA主控芯片讀取存儲器中的圖像數(shù)據(jù)并進行處理，然后通過USB模塊傳輸至PC 主機，并在PC主機接收完兩面圖像的數(shù)據(jù)后，按照每個像素 RGB順序重新排列，得到校正圖 像并進行顯示；同時PC主機根據(jù)顯示的圖像計算出校正參數(shù)，并傳輸至FPGA主控芯片中； (5) FPGA主控芯片接收參數(shù)，并存儲到具有掉電數(shù)據(jù)不丟失功能的校正模塊中，以后每 次掃描圖像時，當FPGA主控芯片從存儲器中讀取圖像數(shù)據(jù)后，再讀取校正模塊中的校正參 數(shù)，并將校正參數(shù)與圖像數(shù)據(jù)進行計算，得到校正后的圖像數(shù)據(jù)，最后再通過USB模塊傳輸 到PC主機。
[0013] 具體地說，所述步驟（4)中，PC主機計算校正參數(shù)的過程如下： (a) PC主機獲取圖像數(shù)據(jù)后，提取前半幀圖像中第一個像素點的第500行至第999行 總計500行的R、G、B三個通道的數(shù)據(jù)，并得到該像素點第500行至第999行每一行中的RGB 像素值； (b) PC主機將第500行至第999行每一行中該像素點的RGB像素值做均值運算，得到 札h ，即得到前半幀圖像中第一個像素點的R、G、B三種色彩模式的校正參數(shù)； (c) 依次循環(huán)步驟（a)、（b)，直至PC主機提取完前半幀圖像剩余的像素點，并得到前半 幀圖像中剩余的各個像素點的R、G、B三種色彩模式的校正參數(shù)； (d) PC主機提取后半幀圖像中第一個像素點的第500行至第999行每一行中的像素 值； (e) PC主機將第500行至第999行每一行中該像素點的像素值做均值運算，得到black ，即得到后半幀圖像中第一個像素點的black校正參數(shù)； (f) 依次循環(huán)步驟（d)、（e)，直至PC主機取完后半幀圖像剩余的像素點，并得到后半幀 圖像中剩余的各個像素點的black校正參數(shù)； (g) PC主機將前半幀圖像的R、G、B和后半幀圖像的black校正參數(shù)傳輸給FPGA主控 芯片，用于校正計算。
[0014] 與現(xiàn)有技術(shù)相比，本發(fā)明具有以下有益效果： (1)本發(fā)明設(shè)計合理，成本低廉，掃描速度快，效率高。
[0015] (2)本發(fā)明采用CIS傳感器采集圖像的兩面，其具有體積小、安裝方便、無需外接 光源，功耗低和成像零畸變的優(yōu)點，相比于CCD和CMOS，成本也低廉很多，然后采用FPGA作 為主控芯片，負責(zé)圖像的傳輸和處理，由于FPGA具有內(nèi)部資源豐富、I/O數(shù)量多且可自定義 功能等特點，能夠以非常高的時鐘頻率處理大量數(shù)據(jù)，因而可以為快速掃描出圖奠定基礎(chǔ)。 本發(fā)明中，F(xiàn)PGA主控芯片在結(jié)合數(shù)據(jù)轉(zhuǎn)換模塊和通信接口后，可以將CIS傳感器采集到的 逐行圖像進行組合排列，然后向PC主機輸出完整的圖像數(shù)據(jù)，其通過軟硬件的結(jié)合，很好 地實現(xiàn)了快速掃描圖像及一次性雙面掃描的功能，大幅優(yōu)化了掃描的性能，因此，本發(fā)明與 現(xiàn)有技術(shù)相比，具有突出的實質(zhì)性特點和顯著的進步。
[0016] (3)本發(fā)明還設(shè)計了校正掃描的方案，也是通過軟硬件的結(jié)合，通過掃描校正紙得 到彩色掃描模式和黑白掃描模式下各自需要用到的校正參數(shù)，并將其應(yīng)用到實際圖像掃描 中，對采集的圖像數(shù)據(jù)進行校正，確保其圖像掃描數(shù)據(jù)的精度，使得最后掃描出來的圖像既 與實際掃描對象相符，又具有足夠的清晰度。
[0017] (4)本發(fā)明還設(shè)置了在線調(diào)試接口，可以與系統(tǒng)外部調(diào)試設(shè)備連接，使得FPGA主 控芯片具有了可在線調(diào)試的特性，用戶可以根據(jù)實際需要重新對FPGA編程，其功能添加和 修改非常便利，通過本發(fā)明巧妙的硬件設(shè)計，從而也為后續(xù)增強和改善本發(fā)明系統(tǒng)功能做 了很好的鋪墊。
[0018] (5)本發(fā)明性價比高、可操作性強，其具有廣泛的應(yīng)用前景，適于推廣應(yīng)用。

【專利附圖】

【附圖說明】
[0019] 圖1為本發(fā)明的系統(tǒng)結(jié)構(gòu)示意圖。

【具體實施方式】
[0020] 下面結(jié)合附圖和實施例對本發(fā)明作進一步說明，本發(fā)明的實施方式包括但不限于 下列實施例。 實施例
[0021] 如圖1所示，本發(fā)明包括第一 CIS傳感器、第二CIS傳感器、掃描數(shù)據(jù)處理系統(tǒng)以 及PC主機。所述第一 CIS傳感器與第二CIS傳感器用于采集圖像，其中一根CIS傳感器用 于采集掃描對象的正面圖像，另一根CIS傳感器用于采集掃描對象的反面圖像，兩根CIS傳 感器同時與掃描數(shù)據(jù)處理系統(tǒng)連接。所述掃描數(shù)據(jù)處理系統(tǒng)與PC主機連接，其根據(jù)PC主 機下發(fā)的指令對圖像進行處理和傳輸。具體地說，所述掃描數(shù)據(jù)處理系統(tǒng)包括FPGA主控芯 片，同時與該FPGA主控芯片連接的第一數(shù)據(jù)轉(zhuǎn)換模塊、第二數(shù)據(jù)轉(zhuǎn)換模塊、第一存儲器、通 信接口、校正模塊、USB模塊和在線調(diào)試接口，以及用于向整個掃描數(shù)據(jù)處理系統(tǒng)供電的板 載電源模塊；其中，所述第一數(shù)據(jù)轉(zhuǎn)換模塊由第一模數(shù)轉(zhuǎn)換器和第一光源控制器組成，二者 均同時與第一 CIS傳感器和FPGA主控芯片連接，而第二數(shù)據(jù)轉(zhuǎn)換模塊則由第二模數(shù)轉(zhuǎn)換器 與第二光源控制器組成，二者則均同時與第二CIS傳感器和FPGA主控芯片連接，所述PC主 機則與USB模塊連接，本實施例中，掃描數(shù)據(jù)處理系統(tǒng)通過USB2. 0接口與PC主機連接。
[0022] 掃描數(shù)據(jù)處理系統(tǒng)中的第一存儲器用于臨時存儲數(shù)據(jù)，以便FPGA主控芯片在進 行圖像的處理和傳輸?shù)倪^程中調(diào)取數(shù)據(jù)，而為了進一步擴大存儲的容量，本實施例還設(shè)置 了第二存儲器。并且進一步地，第一存儲器與第二存儲器的類型均為二代DDR (DRR II)。
[0023] 掃描數(shù)據(jù)處理系統(tǒng)中的通信接口用于使FPGA主控芯片與掃描儀的機械動作設(shè)備 連接，以便通過FPGA主控芯片下發(fā)的指令控制機械動作設(shè)備控制CIS傳感器掃描圖像。
[0024] 掃描數(shù)據(jù)處理系統(tǒng)中的校正模塊用于在系統(tǒng)校正后，存儲其產(chǎn)生的校正參數(shù)，該 校正模塊具有掉電數(shù)據(jù)不丟失的特性，可以確保校正參數(shù)不丟失，時刻方便系統(tǒng)在掃描圖 像時進行校正。
[0025] 而掃描數(shù)據(jù)處理系統(tǒng)中的在線調(diào)試接口則用于系統(tǒng)連接外部調(diào)試設(shè)備，從而根據(jù) 實際需要對FPGA主控芯片進行重新編程，對其功能進行添加和修改。
[0026] 基于上述硬件基礎(chǔ)，下面對本發(fā)明的實現(xiàn)過程進行介紹。本發(fā)明具有正常掃描和 校正掃描兩種模式，二者流程分別如下： 正常掃描模式 (1) 系統(tǒng)上電后，PC主機通過USB模塊向FPGA主控芯片發(fā)送掃描指令； (2) FPGA主控芯片接收指令后產(chǎn)生各模塊所需的時鐘和控制信號，通過兩個光源控制 器分別控制兩根CIS傳感器同時點亮，并通過通信接口傳遞給CIS傳動模塊，使CIS傳動模 塊按照PC主機要求的掃描模式分別控制第一 CIS傳感器和第二CIS傳感器對掃描對象的 兩面進行圖像采集； (3) 兩根CIS傳感器掃描圖像后，將數(shù)據(jù)傳輸至兩個模數(shù)轉(zhuǎn)換器，兩個模數(shù)轉(zhuǎn)換器在 FPGA主控芯片提供的轉(zhuǎn)換時鐘信號下，分別將兩根CIS傳感器輸出的模擬信號轉(zhuǎn)換成數(shù)字 信號，然后同時傳輸?shù)紽PGA主控芯片中進行處理； (4) FPGA主控芯片處理數(shù)據(jù)后，通過USB模塊傳輸至PC主機，并在PC主機接收完兩面 圖像的數(shù)據(jù)后，將圖像進行顯示。
[0027] 校正模式 (1) 系統(tǒng)上電后，PC主機通過USB模塊向FPGA主控芯片發(fā)送校正指令； (2) FPGA主控芯片接收指令后產(chǎn)生各模塊所需的時鐘和控制信號，通過兩個光源控制 器分別控制兩根CIS傳感器同時點亮，并通過通信接口傳遞給CIS傳動模塊，使CIS傳動模 塊按照PC主機要求的掃描模式分別控制第一 CIS傳感器和第二CIS傳感器對校正紙的兩 面進行圖像采集；該步驟中，光源控制器只控制CIS傳感器在掃描圖像的前半幀時點亮，后 半幀時則關(guān)閉CIS傳感器關(guān)閉光源； (3) 兩根CIS傳感器掃描圖像后，將數(shù)據(jù)傳輸至兩個模數(shù)轉(zhuǎn)換器，兩個模數(shù)轉(zhuǎn)換器在 FPGA主控芯片提供的轉(zhuǎn)換時鐘信號下，分別將兩根CIS傳感器輸出的模擬信號并轉(zhuǎn)換成數(shù) 字信號，然后傳輸?shù)酱鎯ζ髦写鎯Γ?(4) FPGA主控芯片讀取存儲器中的圖像數(shù)據(jù)并進行處理，然后通過USB模塊傳輸至PC 主機，并在PC主機接收完兩面圖像的數(shù)據(jù)后，按照每個像素 RGB順序重新排列，得到校正圖 像并進行顯示；同時PC主機根據(jù)顯示的圖像計算出校正參數(shù)，并傳輸至FPGA主控芯片中； 該步驟中，PC主機計算校正參數(shù)的過程如下： (a) PC主機獲取圖像數(shù)據(jù)后，提取前半幀圖像中第一個像素點的第500行至第999行 總計500行的R、G、B三個通道的數(shù)據(jù)，并得到該像素點第500行至第999行每一行中的RGB 像素值； (b) PC主機將第500行至第999行每一行中該像素點的RGB像素值做均值運算，得到 札h ，即得到前半幀圖像中第一個像素點的R、G、B三種色彩模式的校正參數(shù)； (c) 依次循環(huán)步驟（a)、（b)，直至PC主機提取完前半幀圖像剩余的像素點，并得到前半 幀圖像中剩余的各個像素點的R、G、B三種色彩模式的校正參數(shù)； (d) PC主機提取后半幀圖像中第一個像素點的第500行至第999行每一行中的像素 值； (e) PC主機將第500行至第999行每一行中該像素點的像素值做均值運算，得到black ，即得到后半幀圖像中第一個像素點的black校正參數(shù)； (f) 依次循環(huán)步驟（d)、（e)，直至PC主機取完后半幀圖像剩余的像素點，并得到后半幀 圖像中剩余的各個像素點的black校正參數(shù)； (g) PC主機將前半幀圖像的R、G、B和后半幀圖像的black校正參數(shù)傳輸給FPGA主控 芯片，用于校正計算，其可以用于彩色掃描模式下的校正，也可以用于黑白掃描模式下的校 正； (5)FPGA主控芯片接收參數(shù)，并存儲到具有掉電數(shù)據(jù)不丟失功能的校正模塊中，以后每 次掃描圖像時，當FPGA主控芯片從存儲器中讀取圖像數(shù)據(jù)后，再讀取校正模塊中的校正參 數(shù)，并將校正參數(shù)與圖像數(shù)據(jù)進行計算，得到校正后的圖像數(shù)據(jù)，最后再通過USB模塊傳輸 到PC主機。
[0028] 為方便理解本發(fā)明中關(guān)于校正參數(shù)的計算，本實施例以一個計算實例來進行解釋 說明。
[0029] 準備一張純白校正紙，對其進行掃描，由于掃描前半幀圖像時，CIS傳感器被點亮， 而掃描后半幀圖像時，CIS傳感器光源被關(guān)閉，因此，顯示的純白色圖像也即為前半幀圖像。 并且該顯示的圖像的分辨率為300DPI，像素為2544 X 3504,即圖像的寬度為2544個像素 點，也即一行圖像數(shù)據(jù)個數(shù)為2544。
[0030] 以第一個像素點為例： 將第500行圖像分為三個色彩通道，可分別記為： R 通道：1^_500, R2_500, R3_500......R2544_500 ; G 通道：6^500，G2_500, G3_500......G2544_500 ； B 通道：Β^δΟΟ, B2_500, B3_500......B2544_500 ； 第500行第一列像素值則為（1^_500, 6^500, Β^δΟΟ)。
[0031] 同理可得到第501行第一列像素值則為（&_501，6^501，Β^δΟΙ); 第502行第一列像素值則為（&_502, 6^502, 8^502); 第999行第一列像素值則為（&_999, 6^999, 8^999)。
[0032] 對RGB三個通道分別作均值運算，以R通道為例，公式如下： 札均=(Ri-500 + Ι^_501 + 1^_502 +......+ ^_999 ) / 500 Gi :?和；^計算公式與1? 相問。
[0033] 最后，得到的Ri均、Gi均和Bi均即為圖像第一個像素點的RGB校正參數(shù)。同樣的計算 方法可以得到其余2543個像素點的RGB校正參數(shù)。
[0034] 后半幀圖像由于光源關(guān)閉，因而得到的是黑色圖像，其掃描得到的圖像任意一點 的RGB三個通道灰度值均相等，然后同樣采用類似上述方式得到后半幀圖像各個像素點的 校正參數(shù)，這里，我們稱之為black校正參數(shù)。
[0035] 如此一來，所得到的R、G、B、black這幾種校正參數(shù)即可全部算出，并在彩色掃描 模式中用作圖像數(shù)據(jù)的校正。
[0036] 而上述計算出的G、black校正參數(shù)則在黑白掃描模式中用作圖像數(shù)據(jù)的校正，在 黑白掃描模式中，這里的G校正參數(shù)我們稱之為灰度白WhiteG參數(shù)。
[0037] 上述校正參數(shù)計算之所以采用每個像素點的第500行到第999行圖像，是為了結(jié) 合現(xiàn)有的掃描儀的掃描精度，一般來說，校正紙在掃描時，由于校正紙固定為A4幅面，因 此，大約從第20行起，其掃描出來的RGB像素值較為穩(wěn)定，本發(fā)明則從第500行起取其像素 值，并用于計算校正參數(shù)，如此計算可以使校正的準確率大幅提高，并且用于校正后續(xù)采集 的圖像數(shù)據(jù)的可靠性也很高。如果采用第1行到第500行圖像，則因為掃描精度的原因，可 能會導(dǎo)致第1行的圖像并非為掃描到的正確校正紙圖像，如此一來，就會導(dǎo)致校正參數(shù)計 算錯誤。因此，本發(fā)明選擇從第500行圖像起開始記錄R、G、B三個通道的數(shù)據(jù)，并用于計算 校正參數(shù)。如此既考慮到了現(xiàn)有掃描儀掃描精度的原因，也很好地達到了本發(fā)明利用校正 參數(shù)對采集的圖像數(shù)據(jù)進行校正的目的。
[0038] 本發(fā)明采用FPGA作為主控芯片，并重新設(shè)計了系統(tǒng)的結(jié)構(gòu)，使得其具有了掃描速 度快、可以一次性將圖像兩面掃描的功能，并且還具備了對采集的圖像數(shù)據(jù)進行校正的功 能，確保圖像準確顯示，提高圖像顯示的精度。本發(fā)明在設(shè)計細節(jié)上環(huán)環(huán)相扣，緊密配合，通 過軟硬件結(jié)合，很好的形成了一個完整的功能系統(tǒng)，因此，本發(fā)明與現(xiàn)有技術(shù)相比，技術(shù)進 步十分明顯。
[0039] 上述實施例僅為本發(fā)明較佳的實現(xiàn)方式之一，不應(yīng)當用以限制本發(fā)明的保護范 圍，凡在本發(fā)明的主體設(shè)計思想和精神下所作出的任何毫無實質(zhì)意義的改動或潤色的技術(shù) 方案，均應(yīng)當在本發(fā)明的保護范圍內(nèi)。
【權(quán)利要求】
1. 基于FPGA的雙面掃描儀采集系統(tǒng)，其特征在于，包括掃描數(shù)據(jù)處理系統(tǒng)、PC主機、 用于采集掃描對象正面圖像數(shù)據(jù)的第一 CIS傳感器和用于采集掃描對象反面圖像數(shù)據(jù)的 第二CIS傳感器，以及同時與第一 CIS傳感器和第二CIS傳感器連接的CIS傳動模塊；所 述掃描數(shù)據(jù)處理系統(tǒng)包括FPGA主控芯片，同時與該FPGA主控芯片連接的第一數(shù)據(jù)轉(zhuǎn)換模 塊、第二數(shù)據(jù)轉(zhuǎn)換模塊、第一存儲器、通信接口、校正模塊和USB模塊，以及用于向整個掃描 數(shù)據(jù)處理系統(tǒng)供電的板載電源模塊；所述第一 CIS傳感器與第一數(shù)據(jù)轉(zhuǎn)換模塊連接，所述 第二CIS傳感器與第二數(shù)據(jù)轉(zhuǎn)換模塊連接，所述CIS傳動模塊與通信接口連接，所述PC主 機與USB模塊連接。
2. 根據(jù)權(quán)利要求1所述的基于FPGA的雙面掃描儀采集系統(tǒng)，其特征在于，所述USB模 塊通過USB2. 0接口與PC主機連接。
3. 根據(jù)權(quán)利要求1或2所述的基于FPGA的雙面掃描儀采集系統(tǒng)，其特征在于，所述第 一數(shù)據(jù)轉(zhuǎn)換模塊包括均同時與第一 CIS傳感器和FPGA主控芯片連接的第一模數(shù)轉(zhuǎn)換器和 第一光源控制器。
4. 根據(jù)權(quán)利要求3所述的基于FPGA的雙面掃描儀采集系統(tǒng)，其特征在于，所述第二數(shù) 據(jù)轉(zhuǎn)換模塊包括均同時與第二CIS傳感器和FPGA主控芯片連接的第二模數(shù)轉(zhuǎn)換器和第二 光源控制器。
5. 根據(jù)權(quán)利要求4所述的基于FPGA的雙面掃描儀采集系統(tǒng)，其特征在于，所述掃描數(shù) 據(jù)處理系統(tǒng)還包括與FPGA主控芯片連接的第二存儲器。
6. 根據(jù)權(quán)利要求5所述的基于FPGA的雙面掃描儀采集系統(tǒng)，其特征在于，所述掃描數(shù) 據(jù)處理系統(tǒng)還包括與FPGA主控芯片連接的在線調(diào)試接口。
7. 基于FPGA的雙面掃描儀采集系統(tǒng)的掃描方法，其特征在于，包括以下步驟： (1) 系統(tǒng)上電后，PC主機通過USB模塊向FPGA主控芯片發(fā)送掃描指令； (2) FPGA主控芯片接收指令后產(chǎn)生各模塊所需的時鐘和控制信號，通過兩個光源控制 器分別控制兩根CIS傳感器同時點亮，并通過通信接口傳遞給CIS傳動模塊，使CIS傳動模 塊按照PC主機要求的掃描模式分別控制第一 CIS傳感器和第二CIS傳感器對掃描對象的 兩面進行圖像采集； (3) 兩根CIS傳感器掃描圖像后，將數(shù)據(jù)傳輸至兩個模數(shù)轉(zhuǎn)換器，兩個模數(shù)轉(zhuǎn)換器在 FPGA主控芯片提供的轉(zhuǎn)換時鐘信號下，分別將兩根CIS傳感器輸出的模擬信號轉(zhuǎn)換成數(shù)字 信號，然后同時傳輸?shù)紽PGA主控芯片中進行處理； (4) FPGA主控芯片處理數(shù)據(jù)后，通過USB模塊傳輸至PC主機，并在PC主機接收完兩面 圖像的數(shù)據(jù)后，將圖像進行顯示。
8. 基于FPGA的雙面掃描儀采集系統(tǒng)的校正方法，其特征在于，包括以下步驟： (1) 系統(tǒng)上電后，PC主機通過USB模塊向FPGA主控芯片發(fā)送校正指令； (2) FPGA主控芯片接收指令后產(chǎn)生各模塊所需的時鐘和控制信號，通過兩個光源控制 器分別控制兩根CIS傳感器同時點亮，并通過通信接口傳遞給CIS傳動模塊，使機械動作設(shè) 備按照PC主機要求的掃描模式分別控制第一 CIS傳感器和第二CIS傳感器對校正紙的兩 面進行圖像采集；該步驟中，光源控制器只控制CIS傳感器在掃描圖像的前半幀時點亮，后 半幀時則關(guān)閉CIS傳感器關(guān)閉光源； (3) 兩根CIS傳感器掃描圖像后，將數(shù)據(jù)傳輸至兩個模數(shù)轉(zhuǎn)換器，兩個模數(shù)轉(zhuǎn)換器在 FPGA主控芯片提供的轉(zhuǎn)換時鐘信號下，分別將兩根CIS傳感器輸出的模擬信號并轉(zhuǎn)換成數(shù) 字信號，然后傳輸?shù)酱鎯ζ髦写鎯Γ? (4) FPGA主控芯片讀取存儲器中的圖像數(shù)據(jù)并進行處理，然后通過USB模塊傳輸至PC 主機，并在PC主機接收完兩面圖像的數(shù)據(jù)后，按照每個像素 RGB順序重新排列，得到校正圖 像并進行顯示；同時PC主機根據(jù)顯示的圖像計算出校正參數(shù)，并傳輸至FPGA主控芯片中； (5) FPGA主控芯片接收參數(shù)，并存儲到具有掉電數(shù)據(jù)不丟失功能的校正模塊中，以后每 次掃描圖像時，當FPGA主控芯片從存儲器中讀取圖像數(shù)據(jù)后，再讀取校正模塊中的校正參 數(shù)，并將校正參數(shù)與圖像數(shù)據(jù)進行計算，得到校正后的圖像數(shù)據(jù)，最后再通過USB模塊傳輸 到PC主機。
9.根據(jù)權(quán)利要求8所述的基于FPGA的雙面掃描儀采集系統(tǒng)的校正方法，其特征在于， 所述步驟（4)中，PC主機計算校正參數(shù)的過程如下： (a) PC主機獲取圖像數(shù)據(jù)后，提取前半幀圖像中第一個像素點的第500行至第999行 總計500行的R、G、B三個通道的數(shù)據(jù)，并得到該像素點第500行至第999行每一行中的RGB 像素值； (b) PC主機將第500行至第999行每一行中該像素點的RGB像素值做均值運算，得到 札h ，即得到前半幀圖像中第一個像素點的R、G、B三種色彩模式的校正參數(shù)； (c) 依次循環(huán)步驟（a)、（b)，直至PC主機提取完前半幀圖像剩余的像素點，并得到前半 幀圖像中剩余的各個像素點的R、G、B三種色彩模式的校正參數(shù)； (d) PC主機提取后半幀圖像中第一個像素點的第500行至第999行每一行中的像素 值； (e) PC主機將第500行至第999行每一行中該像素點的像素值做均值運算，得到black ，即得到后半幀圖像中第一個像素點的black校正參數(shù)； (f) 依次循環(huán)步驟（d)、（e)，直至PC主機取完后半幀圖像剩余的像素點，并得到后半幀 圖像中剩余的各個像素點的black校正參數(shù)； (g) PC主機將前半幀圖像的R、G、B和后半幀圖像的black校正參數(shù)傳輸給FPGA主控 芯片，用于校正計算。
【文檔編號】H04N1/028GK104104825SQ201410312724
【公開日】2014年10月15日 申請日期:2014年7月3日 優(yōu)先權(quán)日:2014年7月3日
【發(fā)明者】羅穎, 彭梁邑, 賈宏宇, 劉強, 楊海萍 申請人:寧波術(shù)有電子科技有限公司