專利名稱：一種基于ofdm混合調(diào)制解調(diào)電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及電子領(lǐng)域，尤其是指以一種基于OFDM混合調(diào)制解調(diào)電路。
背景技術(shù)：
電力載波通訊是利用電力線作為信息傳輸媒介進(jìn)行數(shù)據(jù)傳輸?shù)囊环N特殊通信方式，隨著電力線載波技術(shù)的不斷發(fā)展，對(duì)電力載波通信的需求也越來越大。而在發(fā)展過程中，正交頻分多路復(fù)用技術(shù)(OFDM)調(diào)制是一種解決電力線通信最常見的方式。OFDM將低速的串行信號(hào)轉(zhuǎn)成成多路的并行信號(hào)，并加載在多個(gè)正交的子頻帶中進(jìn)行傳輸，大大降低了信號(hào)的干擾和電力線衰減，從而提高了通信的可靠性?，F(xiàn)有的技術(shù)存在的問題是OFDM高峰均比以及速度的問題。高峰均比帶來的最大影響是在發(fā)射端和接收端的功率放大器上。一般的功率放大器都不是線性的，而且其動(dòng)態(tài)范圍是有限的，因此當(dāng)OFDM系統(tǒng)內(nèi)，這種變化較大的信號(hào)通過非線性部件時(shí)，信號(hào)會(huì)產(chǎn)生非線性失真，產(chǎn)生諧波，造成較明顯的頻譜擴(kuò)展干擾以及帶內(nèi)信號(hào)畸變門導(dǎo)致整個(gè)系統(tǒng)系能下降。且載波通訊速度越慢，則信號(hào)衰減的越多，信號(hào)越容易失真。
實(shí)用新型內(nèi)容本實(shí)用新型提供一種高速以及穩(wěn)定的基于OFDM混合調(diào)制解調(diào)電路。一種基于OFDM混合調(diào)制解調(diào)電路，包括:串口、輸入輸出接口、同步串行接口、微處理器、閃存模塊、存儲(chǔ)器、數(shù)模轉(zhuǎn)換模塊、低通濾波電路、功率放大電路、耦合裝置、模數(shù)轉(zhuǎn)換電路、放大器、帶通濾波電路；其中串口、輸入輸出接口、同步串行接口分別與微處理器電性連接；微處理器的調(diào)制輸出信號(hào)依次通過數(shù)模轉(zhuǎn)換模塊、低通濾波電路、功率放大電路至耦合裝置；耦合裝置輸出的需解調(diào)信號(hào)依次通過帶通濾波電路、放大器、模數(shù)轉(zhuǎn)換電路至微處理器；微處理器還電性連接閃存模塊以及存儲(chǔ)器。優(yōu)選的，耦合裝置、帶通濾波電路、放大器組成選頻和接收放大電路，包括依次電性連接的耦合電路、一級(jí)并聯(lián)諧振選頻電路，帶通濾波電路以及二級(jí)選頻增益放大電路。優(yōu)選的，耦合電路包括電感L1、二極管Dl、二極管D2、電容C5、電阻R3、電阻R2、電容C4、電阻R4、電容C12、電阻R22以及電容C25 ;其中電感L1、二極管D1、二極管D2及電阻R3相互并聯(lián)且一端接地，另一端與一級(jí)并聯(lián)諧振選頻電路；二極管D2及電阻R3之間串聯(lián)電容C5 ;電阻R3與電容C4之間串聯(lián)電阻R2，且電容C4與電阻R2相連的節(jié)點(diǎn)連接電源，電容C4的另一端接地；電容C25 —端接地，一端通過R22連接至電容C4與電阻R2與電源相連的節(jié)點(diǎn)上。優(yōu)選的，一級(jí)并聯(lián)諧振選頻電路，帶通濾波電路以及二級(jí)選頻增益放大電路包括三極管N1、電阻R4、電容C12、電容C6、電感器L2、電阻R5、電容C8、三極管N2、電容C13、電阻R6、電容C9、電感器L3、電容ClO及電阻R7 ;其中三極管NI的基極與耦合電路連接，發(fā)射極通過電阻R4接地,R4上并聯(lián)電容C12，集電極連接于電感器L2的I腳上；電感器L2的I腳與3腳之間連接電容C6，7腳與8腳連接并接地，2腳接電源，4腳與三極管N2的基極連接，6腳通過電容CS接地，6腳還通過電阻R5與外部電路連接；三極管N2的發(fā)射極通過電阻R6接地，電阻R6上并聯(lián)電容C13，集電極與電感器L3的I腳連接；電感器L3的I腳與3腳之間連接電容C9，2腳接電源，7腳與8腳連接且接地，6腳通過電容ClO接地，且6腳還通過電阻R7外界電路。本實(shí)用新型以為微處理器為控制核心，進(jìn)行OFDM的算法，控制數(shù)據(jù)的傳輸，且通過兩級(jí)選頻增益放大，每級(jí)信號(hào)隔離，因此可以提供高速以及穩(wěn)定的基于OFDM混合調(diào)制解調(diào)電路。

為了更清楚地說明本實(shí)用新型實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本實(shí)用新型的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。圖1為本實(shí)用新型一種基于OFDM混合調(diào)制解調(diào)電路的電子線路框圖；圖2為選頻和接收放大電路的電路圖。
具體實(shí)施方式
下面將結(jié)合本實(shí)用新型實(shí)施例中的附圖，對(duì)本實(shí)用新型實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本實(shí)用新型一部分實(shí)施例，而不是全部的實(shí)施例?；诒緦?shí)用新型中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本實(shí)用新型保護(hù)的范圍。請(qǐng)參加圖1，一種基于OFDM混合調(diào)制解調(diào)電路，包括:串口、輸入輸出接口、同步串行接口、微處理器、閃存模塊、存儲(chǔ)器、數(shù)模轉(zhuǎn)換模塊、低通濾波電路、功率放大電路、耦合裝置、模數(shù)轉(zhuǎn)換電路、放大器、帶 通濾波電路；其中串口、輸入輸出接口、同步串行接口分別與微處理器電性連接；微處理器的調(diào)制輸出信號(hào)依次通過數(shù)模轉(zhuǎn)換模塊、低通濾波電路、功率放大電路至耦合裝置；耦合裝置輸出的需解調(diào)信號(hào)依次通過帶通濾波電路、放大器、模數(shù)轉(zhuǎn)換電路至微處理器；微處理器還電性連接閃存模塊以及存儲(chǔ)器。本實(shí)用新型上行將需要發(fā)送的數(shù)據(jù)通過串口采集后經(jīng)過微處理進(jìn)行編碼、數(shù)據(jù)交織、調(diào)制以及傅里葉變換，以及加循環(huán)前綴處理后送至數(shù)模轉(zhuǎn)換模塊，然后在通過低通濾波電路輸出，再通過功率放大器放大，功率放大器采用丁類放大器，然后在經(jīng)過耦合裝置送入電力線，耦合裝置采用非晶磁環(huán)。下行時(shí)，耦合裝置從電力線上接收信號(hào)，接收到的信號(hào)經(jīng)過高8階帶通濾波電路濾波再進(jìn)行120db的信號(hào)放大，然后通過模數(shù)轉(zhuǎn)換電路送入微處理器進(jìn)行處理，微處理器處理的主要過程包括信號(hào)同步，信道估計(jì)，去循環(huán)前綴，傅里葉變換解交織以及解碼。本實(shí)用新型上行發(fā)射電路采用丁類放大器，射極變壓器輸出帶載能力強(qiáng)，線路阻抗變化小，電路轉(zhuǎn)換效率比較高，保證了有限的發(fā)送功率。優(yōu)選的，請(qǐng)參見圖2，耦合裝置、帶通濾波電路、放大器組成選頻和接收放大電路，包括依次電性連接的耦合電路、一級(jí)并聯(lián)諧振選頻電路，帶通濾波電路以及二級(jí)選頻增益放大電路。[0018]優(yōu)選的，耦合電路包括電感L1、二極管Dl、二極管D2、電容C5、電阻R3、電阻R2、電容C4、電阻R4、電容C12、電阻R22以及電容C25 ;其中電感L1、二極管D1、二極管D2及電阻R3相互并聯(lián)且一端接地，另一端與一級(jí)并聯(lián)諧振選頻電路；二極管D2及電阻R3之間串聯(lián)電容C5 ;電阻R3與電容C4之間串聯(lián)電阻R2，且電容C4與電阻R2相連的節(jié)點(diǎn)連接電源，電容C4的另一端接地；電容C25 —端接地，一端通過R22連接至電容C4與電阻R2與電源相連的節(jié)點(diǎn)上。優(yōu)選的，一級(jí)并聯(lián)諧振選頻電路，帶通濾波電路以及二級(jí)選頻增益放大電路包括三極管N1、電阻R4、電容C12、電容C6、電感器L2、電阻R5、電容C8、三極管N2、電容C13、電阻R6、電容C9、電感器L3、電容ClO及電阻R7 ;其中三極管NI的基極與耦合電路連接，發(fā)射極通過電阻R4接地,R4上并聯(lián)電容C12，集電極連接于電感器L2的I腳上；電感器L2的I腳與3腳之間連接電容C6，7腳與8腳連接并接地，2腳接電源，4腳與三極管N2的基極連接，6腳通過電容CS接地，6腳還通過電阻R5與外部電路連接；三極管N2的發(fā)射極通過電阻R6接地，電阻R6上并聯(lián)電容C13，集電極與電感器L3的I腳連接；電感器L3的I腳與3腳之間連接電容C9，2腳接電源，7腳與8腳連接且接地，6腳通過電容ClO接地，且6腳還通過電阻R7外界電路。本實(shí)用新型采用一級(jí)并聯(lián)諧振選頻電路,選頻增益可到60db,采用兩級(jí)選頻增益放大，放大選頻增益可到80db，每級(jí)信號(hào)隔離。本實(shí)用新型以為微處理器為控制核心，進(jìn)行OFDM的算法，控制數(shù)據(jù)的傳輸，且通過兩級(jí)選頻增益放大，每級(jí)信號(hào)隔離，因此可以提供高速以及穩(wěn)定的基于OFDM混合調(diào)制解調(diào)電路。以上所述僅為本實(shí)用新型的較佳實(shí)施例而已，并不用以限制本實(shí)用新型，凡在本實(shí)用新型的精 神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本實(shí)用新型的保護(hù)范圍之內(nèi)。
權(quán)利要求1.一種基于OFDM混合調(diào)制解調(diào)電路，其特征在于，包括:串口、輸入輸出接口、同步串行接口、微處理器、閃存模塊、存儲(chǔ)器、數(shù)模轉(zhuǎn)換模塊、低通濾波電路、功率放大電路、耦合裝置、模數(shù)轉(zhuǎn)換電路、放大器、帶通濾波電路；其中串口、輸入輸出接口、同步串行接口分別與微處理器電性連接；微處理器的調(diào)制輸出信號(hào)依次通過數(shù)模轉(zhuǎn)換模塊、低通濾波電路、功率放大電路至耦合裝置；耦合裝置輸出的需解調(diào)信號(hào)依次通過帶通濾波電路、放大器、模數(shù)轉(zhuǎn)換電路至微處理器；微處理器還電性連接閃存模塊以及存儲(chǔ)器。
2.如權(quán)利要求1所述的一種基于OFDM混合調(diào)制解調(diào)電路，其特征在于:耦合裝置、帶通濾波電路、放大器組成選頻和接收放大電路，包括依次電性連接的耦合電路、一級(jí)并聯(lián)諧振選頻電路，帶通濾波電路以及二級(jí)選頻增益放大電路。
3.如權(quán)利要求2所述的一種基于OFDM混合調(diào)制解調(diào)電路，其特征在于:耦合電路包括電感L1、二極管D1、二極管D2、電容C5、電阻R3、電阻R2、電容C4、電阻R4、電容C12、電阻R22以及電容C25 ;其中電感L1、二極管Dl、二極管D2及電阻R3相互并聯(lián)且一端接地，另一端與一級(jí)并聯(lián)諧振選頻電路；二極管D2及電阻R3之間串聯(lián)電容C5 ;電阻R3與電容C4之間串聯(lián)電阻R2，且電容C4與電阻R2相連的節(jié)點(diǎn)連接電源，電容C4的另一端接地；電容C25一端接地，一端通過R22連接至電容C4與電阻R2與電源相連的節(jié)點(diǎn)上。
4.如權(quán)利要求2所述的一種基于OFDM混合調(diào)制解調(diào)電路，其特征在于:一級(jí)并聯(lián)諧振選頻電路，帶通濾波電路以及二級(jí)選頻增益放大電路包括三極管N1、電阻R4、電容C12、電容C6、電感器L2、電阻R5、電容C8、三極管N2、電容C13、電阻R6、電容C9、電感器L3、電容ClO及電阻R7 ;其中三極管NI的基極與耦合電路連接，發(fā)射極通過電阻R4接地，R4上并聯(lián)電容C12，集電極連接于電感器L2的I腳上；電感器L2的I腳與3腳之間連接電容C6，7腳與8腳連接并接地，2腳接電源，4腳與三極管N2的基極連接，6腳通過電容C8接地，6腳還通過電阻R5與外部電路連接；三極管N2的發(fā)射極通過電阻R6接地，電阻R6上并聯(lián)電容C13，集電極與電感器L3的I腳連接；電感器L3的I腳與3腳之間連接電容C9，2腳接電源，7腳 與8腳連接且接地，6腳通過電容ClO接地，且6腳還通過電阻R7外界電路。
專利摘要本實(shí)用新型提出了一種基于OFDM混合調(diào)制解調(diào)電路，包括串口、輸入輸出接口、同步串行接口、微處理器、閃存模塊、存儲(chǔ)器、數(shù)模轉(zhuǎn)換模塊、低通濾波電路、功率放大電路、耦合裝置、模數(shù)轉(zhuǎn)換電路、放大器、帶通濾波電路；其中串口、輸入輸出接口、同步串行接口分別與微處理器電性連接；微處理器的調(diào)制輸出信號(hào)依次通過數(shù)模轉(zhuǎn)換模塊、低通濾波電路、功率放大電路至耦合裝置；耦合裝置輸出的需解調(diào)信號(hào)依次通過帶通濾波電路、放大器、模數(shù)轉(zhuǎn)換電路至微處理器；微處理器還電性連接閃存模塊以及存儲(chǔ)器。本實(shí)用新型提供一種高速以及穩(wěn)定的基于OFDM混合調(diào)制解調(diào)電路。
文檔編號(hào)H04L27/26GK203104510SQ201320041129
公開日2013年7月31日 申請(qǐng)日期2013年1月24日 優(yōu)先權(quán)日2013年1月24日
發(fā)明者周淵 申請(qǐng)人:珠海精訊電子科技有限公司