一種高分辨率視頻播放系統(tǒng)的制作方法
【專利摘要】本發(fā)明公開了一種高分辨率視頻播放系統(tǒng)，將數(shù)據(jù)量較大的高分辨率視頻信號分割成多路視頻數(shù)據(jù)信號進行并行同步傳輸，在顯示設(shè)備中將并行同步傳輸?shù)囊曨l數(shù)據(jù)信號合并為一路視頻數(shù)據(jù)信號后，轉(zhuǎn)換為與顯示屏的各顯示驅(qū)動芯片匹配的顯示數(shù)據(jù)信號，在顯示屏對應(yīng)部分進行顯示。由于在上述過程中，對高分辨率視頻信號進行數(shù)據(jù)分割后采用同步無損傳輸，信號損失小，因此，能保證在顯示屏中播放的視頻圖像畫質(zhì)，獲得良好的視頻觀看效果。
【專利說明】一種高分辨率視頻播放系統(tǒng)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及顯示【技術(shù)領(lǐng)域】，尤其涉及一種高分辨率視頻播放系統(tǒng)。
【背景技術(shù)】
[0002]目前，隨著顯示技術(shù)的發(fā)展，人們對視頻質(zhì)量的要求越來越高，近年來，已經(jīng)出現(xiàn)超高清分辨率(4KX2K)的視頻。市場上一般將720P作為高清標準，目前技術(shù)上的高清電視分辨率是1280X720，而4KX2K超高清分辨率則達到了 3840X2160的物理分辨率，是普通高清(FullHD，1920X1080)寬高的各兩倍，面積的四倍，顯示設(shè)備的總像素數(shù)量達到了 800萬以上。
[0003]而高分辨率視頻信號(超過1080P)的制作、傳輸與播放已成為當今世界視頻發(fā)展的必然趨勢。但因高分辨率視頻信號數(shù)據(jù)量大、傳輸速率高等特點，目前市場上所用的接口遠遠達不到傳輸速率的要求，又由于傳統(tǒng)視頻播放系統(tǒng)多通過轉(zhuǎn)換器轉(zhuǎn)接信號會出現(xiàn)衰減影響圖像質(zhì)量，因此，目前市面上所觀看到的4KX2K視頻片源多為經(jīng)有損壓縮后形成的avi/m0v/mp4等視頻格式，壓縮后的視頻會損失一定的數(shù)據(jù)信息，未能完全恢復(fù)原始數(shù)據(jù)，使得視頻圖像的畫質(zhì)以及觀看感受下降。

【發(fā)明內(nèi)容】

[0004]本發(fā)明實施例提供了一種高分辨率視頻播放系統(tǒng)，用以實現(xiàn)高畫質(zhì)的高分辨率視頻播放。
[0005]本發(fā)明實施例提供的一種高分辨率視頻播放系統(tǒng)，包括:視頻處理設(shè)備和具有顯示屏的顯示設(shè)備；其中，
[0006]所述視頻處理設(shè)備包括:用于接收高分辨率視頻信號的接收單元，用于將接收到的所述高分辨率視頻信號分割為多路視頻數(shù)據(jù)信號的第一可編程邏輯單元，以及用于將所述多路視頻數(shù)據(jù)信號并行輸出的第一數(shù)據(jù)傳輸接口；
[0007]所述顯示設(shè)備包括:用于分別接收所述多路視頻數(shù)據(jù)信號的第二數(shù)據(jù)傳輸接口，所述第二數(shù)據(jù)傳輸接口與所述第一數(shù)據(jù)傳輸接口數(shù)量相同且對應(yīng)連接；用于將所述多路視頻數(shù)據(jù)信號合并為一路視頻數(shù)據(jù)信號的解碼芯片；用于將一路視頻數(shù)據(jù)信號轉(zhuǎn)換為與顯示屏的各顯示驅(qū)動芯片匹配的顯示數(shù)據(jù)信號的第二可編程邏輯單元；用于接收所述顯示數(shù)據(jù)信號并驅(qū)動顯示屏對應(yīng)部分進行顯示的顯示驅(qū)動芯片。
[0008]本發(fā)明實施例提供的上述高分辨率視頻播放系統(tǒng)，將數(shù)據(jù)量較大的高分辨率視頻信號分割成多路視頻數(shù)據(jù)信號進行并行同步傳輸，并在顯示設(shè)備中將并行同步傳輸?shù)囊曨l數(shù)據(jù)信號合并為一路視頻數(shù)據(jù)信號后，轉(zhuǎn)換為與顯示屏的各顯示驅(qū)動芯片匹配的顯示數(shù)據(jù)信號，在顯示屏對應(yīng)部分進行顯示。由于在上述過程中，對高分辨率視頻信號進行數(shù)據(jù)分割后采用同步無損傳輸，信號損失小，因此，能保證在顯示屏中播放的視頻圖像畫質(zhì)，獲得良好的視頻觀看效果。
[0009]具體地，在本發(fā)明實施例提供的上述高分辨率視頻播放系統(tǒng)中，所述第一可編程邏輯單元具體用于，根據(jù)所述第一數(shù)據(jù)傳輸接口的數(shù)量以及所述第一數(shù)據(jù)傳輸接口的傳輸速率，將所述高分辨率視頻信號分割為與所述傳輸速率相匹配的視頻數(shù)據(jù)信號，并在各路視頻數(shù)據(jù)信號內(nèi)添加與該路視頻數(shù)據(jù)信號匹配的時鐘信號。
[0010]具體地，在本發(fā)明實施例提供的上述高分辨率視頻播放系統(tǒng)中，所述解碼芯片具體用于，根據(jù)各路視頻數(shù)據(jù)信號所攜帶的時鐘信號，將多路視頻數(shù)據(jù)信號合并為一路視頻數(shù)據(jù)信號，并在所述一路視頻數(shù)據(jù)信號中只保留首個時鐘信號。
[0011]具體地，在本發(fā)明實施例提供的上述高分辨率視頻播放系統(tǒng)中，所述第二可編程邏輯單元具體用于，根據(jù)所述顯示驅(qū)動芯片的數(shù)量以及驅(qū)動頻率，將所述一路視頻數(shù)據(jù)信號轉(zhuǎn)換為與所述顯示驅(qū)動芯片匹配的顯示數(shù)據(jù)信號，并在各顯示數(shù)據(jù)信號中添加相同的時鐘信號。
[0012]具體地，在本發(fā)明實施例提供的上述高分辨率視頻播放系統(tǒng)中，所述視頻處理設(shè)備還包括:用于將所述第一可編程邏輯單元處理后的多路視頻數(shù)據(jù)信號分區(qū)儲存的數(shù)據(jù)緩存器。
[0013]具體地，在本發(fā)明實施例提供的上述高分辨率視頻播放系統(tǒng)中，所述顯示設(shè)備還包括:分別連接所述第二數(shù)據(jù)傳輸接口與所述解碼芯片的延時電路，用于根據(jù)所述各路視頻數(shù)據(jù)信號所攜帶的時鐘信號，對所述多路視頻數(shù)據(jù)信號進行排序。
[0014]具體地，在本發(fā)明實施例提供的上述高分辨率視頻播放系統(tǒng)中，所述第一數(shù)據(jù)傳輸接口和第二數(shù)據(jù)傳輸接口為高清數(shù)字顯示DP接口。
[0015]具體地，在本發(fā)明實施例提供的上述高分辨率視頻播放系統(tǒng)中，所述第二數(shù)據(jù)傳輸接口、解碼芯片、第二可編程邏輯單元以及延時電路集成在一個可編程控制器內(nèi)。
[0016]具體地，在本發(fā)明實施例提供的上述高分辨率視頻播放系統(tǒng)中，所述可編程控制器與各顯示驅(qū)動芯片分別通過數(shù)字視頻接口 DVI相連。
[0017]具體地，在本發(fā)明實施例提供的上述高分辨率視頻播放系統(tǒng)中，所述第一可編程邏輯單元和第二可編程邏輯單元為鎖相環(huán)路。
【專利附圖】

【附圖說明】
[0018]圖1為本發(fā)明實施例提供的高分辨率視頻播放系統(tǒng)的結(jié)構(gòu)示意圖之一；
[0019]圖2為本發(fā)明實施例中提供的高分辨率視頻播放系統(tǒng)的結(jié)構(gòu)示意圖之二。
【具體實施方式】
[0020]下面結(jié)合附圖，對本發(fā)明實施例提供的高分辨率視頻播放系統(tǒng)的【具體實施方式】進行詳細地說明。
[0021]本發(fā)明實施例提供的高分辨率視頻播放系統(tǒng)，如圖1所示，具體包括:視頻處理設(shè)備I和具有顯示屏201的顯示設(shè)備2 ;其中，
[0022]視頻處理設(shè)備I包括:用于接收高分辨率視頻信號的接收單元101，用于將接收到的高分辨率視頻信號分割為多路視頻數(shù)據(jù)信號的第一可編程邏輯單元102，以及用于將多路視頻數(shù)據(jù)信號并行輸出的第一數(shù)據(jù)傳輸接口 103;
[0023]顯示設(shè)備2包括:用于分別接收多路視頻數(shù)據(jù)信號的第二數(shù)據(jù)傳輸接口 202，第二數(shù)據(jù)傳輸接口 202與第一數(shù)據(jù)傳輸接口 103數(shù)量相同且對應(yīng)連接；用于將多路視頻數(shù)據(jù)信號合并為一路視頻數(shù)據(jù)信號的解碼芯片203 ;用于將一路視頻數(shù)據(jù)信號轉(zhuǎn)換為與顯示屏201的各顯示驅(qū)動芯片匹配的顯示數(shù)據(jù)信號的第二可編程邏輯單元204 ;用于接收顯示數(shù)據(jù)信號并驅(qū)動顯示屏201對應(yīng)部分進行顯示的顯示驅(qū)動芯片205。
[0024]本發(fā)明實施例提供的上述高分辨率視頻播放系統(tǒng)，將數(shù)據(jù)量較大的高分辨率視頻信號分割成多路視頻數(shù)據(jù)信號進行并行同步傳輸，并在顯示設(shè)備中將并行同步傳輸?shù)囊曨l數(shù)據(jù)信號合并為一路視頻數(shù)據(jù)信號后，轉(zhuǎn)換為與顯示屏的各顯示驅(qū)動芯片匹配的顯示數(shù)據(jù)信號，在顯示屏對應(yīng)部分進行顯示。由于在上述過程中，對高分辨率視頻信號進行數(shù)據(jù)分割后采用同步無損傳輸，信號損失小，因此，能保證在顯示屏中播放的視頻圖像畫質(zhì)，獲得良好的視頻觀看效果。
[0025]下面對本發(fā)明實施例提供的上述播放系統(tǒng)中視頻處理設(shè)備I的各部件進行詳細的說明。
[0026]需要說明的是，本發(fā)明實施例提供的上述視頻處理設(shè)備1，以針對數(shù)據(jù)量較大且需要傳輸速率較高的分辨率在3840X2160的高分辨率視頻信號進行處理為例詳細說明，當然本發(fā)明實施例也可以適用于分辨率在3840X2160以上的高分辨率視頻信號進行處理，在此不做限定。
[0027]目前高分辨率視頻信號一般都是采用數(shù)字模式，因此，在視頻處理設(shè)備I中的接收單元101 —般接到的是視頻源發(fā)送的數(shù)字圖像信號，之后將接收到的數(shù)字圖像信號發(fā)送給第一可編程邏輯單元102。
[0028]具體地，第一可編程邏輯單元102在接收到接收單元101發(fā)送的數(shù)字圖像信號之后，會對視頻處理設(shè)備I的輸入信號(指接收單元101接收到的高分辨率視頻信號)與輸出信號(指第一數(shù)據(jù)傳輸接口 103輸出的多路視頻數(shù)據(jù)信號)的頻率進行自動跟蹤，保證兩者的相位同步，從而保證視頻處理設(shè)備I的輸出信號同步。
[0029]在具體實施時，第一可編程邏輯單元102可以采用鎖相環(huán)路實現(xiàn)，鎖相環(huán)路是一個相位反饋自動控制系統(tǒng)，它由以下三個基本部件組成:鑒相器、環(huán)路濾波器和壓控振蕩器。通過鎖相環(huán)路可以使得不同的數(shù)據(jù)采集板卡共享同一個采樣時鐘。因此，所有板卡上各自的本地相位都是同步的，從而采樣時鐘也是同步的。由于每塊板卡的采樣時鐘都是同步的，所以都能嚴格地在同一時刻進行數(shù)據(jù)采集。
[0030]并且，第一可編程邏輯單元102具體用于，根據(jù)第一數(shù)據(jù)傳輸接口 103的數(shù)量以及第一數(shù)據(jù)傳輸接口 103的傳輸速率，將高分辨率視頻信號分割為與傳輸速率相匹配的視頻數(shù)據(jù)信號，并在各路視頻數(shù)據(jù)信號內(nèi)添加與該路視頻數(shù)據(jù)信號匹配的時鐘信號。
[0031]具體地，以第一數(shù)據(jù)傳輸接口 103的數(shù)量為4個進行舉例說明:高分辨率視頻信號的頻率一般不小于2160P，因此，可以將接收到的高分辨率視頻信號分割為每路信號為1920X1080P，而第一數(shù)據(jù)傳輸接口 103和與其匹配的第二數(shù)據(jù)傳輸接口 202通常為高清數(shù)字顯示DP (Display Port)接口，因此，通過第一可編程邏輯單元102進行分割后的四路1920 X 1080P視頻數(shù)據(jù)信號由于降低了對傳輸速率的要求，可以在DP接口之間無損的傳輸。
[0032]需要說明的是，第二數(shù)據(jù)傳輸接口 202還可以為其他的高清數(shù)字顯示接口，例如高清晰度多媒體 HDMI (High Definition Multimedia Interface)接口，數(shù)字視頻DVI (Digital Visual Interface)接口等，只需要多個第二數(shù)據(jù)傳輸接口 202的帶寬能夠滿足分割后的多路視頻數(shù)據(jù)信號的要求即可。
[0033]并且，為了保證被分割后進行傳輸?shù)母叻直媛室曨l信號能在顯示設(shè)備2中合并為一路視頻信號，一般會在各路視頻數(shù)據(jù)信號內(nèi)添加與該路視頻數(shù)據(jù)信號匹配的時鐘信號。
[0034]進一步地，為了保證各第一數(shù)據(jù)傳輸接口 103能同步發(fā)送信號，在視頻處理設(shè)備I中，如圖1所示，還可以還包括:用于將第一可編程邏輯單元102處理后的多路視頻數(shù)據(jù)信號分區(qū)儲存的數(shù)據(jù)緩存器104，以待各第一數(shù)據(jù)傳輸接口 103發(fā)送信號。
[0035]下面對本發(fā)明實施例提供的上述播放系統(tǒng)中顯示設(shè)備2的各部件進行詳細的說明。
[0036]較佳地，在顯示設(shè)備2中，如圖1所示，還包括:分別連接第二數(shù)據(jù)傳輸接口 202與解碼芯片203的延時電路206。顯示設(shè)備2中的第二數(shù)據(jù)傳輸接口 202在接收到多路視頻數(shù)據(jù)信號后，會將其發(fā)送給延時電路206，延時電路206會根據(jù)各路視頻數(shù)據(jù)信號所攜帶的時鐘信號，對多路視頻數(shù)據(jù)信號進行排序，并按照排序發(fā)送給解碼芯片203。具體地，延時電路206會將各路視頻數(shù)據(jù)信號位于采樣的正中央，保證數(shù)據(jù)采集的完整性。
[0037]具體地，解碼芯片203在接收到延時電路206發(fā)送的多路視頻數(shù)據(jù)信號后，會根據(jù)各路視頻數(shù)據(jù)信號所攜帶的時鐘信號，將多路視頻數(shù)據(jù)信號合并為一路視頻信號，并在該一路視頻數(shù)據(jù)信號中只保留首個時鐘信號，去掉其他時鐘信號，即在解碼芯片203中恢復(fù)為一路高分辨率視頻信號，最后輸出給第二可編程邏輯單元204。
[0038]具體地，在使用單一顯示驅(qū)動芯片對大尺寸顯示屏進行驅(qū)動時，由于充電延時等問題，顯示畫面的效果并不理想。因此，可以將顯示屏的顯示區(qū)域進行分區(qū)處理，對每個區(qū)域分別設(shè)置顯示驅(qū)動芯片進行驅(qū)動，如圖2所示，將顯示屏的顯示區(qū)域分為A、B、C和D四個區(qū)域。那么，第二可編程邏輯單元204在接收到解碼芯片203發(fā)送的一路視頻數(shù)據(jù)信號后，會根據(jù)顯示屏201中顯示驅(qū)動芯片205的數(shù)量以及驅(qū)動頻率，將一路視頻數(shù)據(jù)信號轉(zhuǎn)換為與顯示驅(qū)動芯片匹配的顯示數(shù)據(jù)信號，并在各顯示數(shù)據(jù)信號中添加相同的時鐘信號。例如:在120寸顯示屏中采用4個顯示驅(qū)動芯片進行驅(qū)動，第二可編程邏輯單元204就會將一路視頻數(shù)據(jù)信號轉(zhuǎn)換成并行的四路顯示數(shù)據(jù)信號，并且，為了保證4個顯示屏驅(qū)動芯片同步驅(qū)動，因此，還會分別在四路顯示數(shù)據(jù)信號中加入相同的時鐘信號。顯示屏中的各顯示驅(qū)動芯片在接收到對應(yīng)的顯示數(shù)據(jù)信號后，會根據(jù)時鐘信號確定驅(qū)動時間點，以保證同步驅(qū)動。
[0039]在具體實施時，第二可編程邏輯單元204和第一可編程邏輯單元102相同，也可以采用鎖相環(huán)路實現(xiàn)。
[0040]在具體實施時，顯示設(shè)備中的第二數(shù)據(jù)傳輸接口 202、解碼芯片203、第二可編程邏輯單元204以及延時電路206可以集成在一個可編程控制器(Field-Programmable GateArray, FPGA)內(nèi)。
[0041]這樣，可編程控制器可以具有與各顯示驅(qū)動芯片匹配的數(shù)據(jù)接口，并且，兩者可以通過數(shù)字視頻接口(DVI)進行數(shù)據(jù)通訊。
[0042]需要說明的是，上述的與各顯示驅(qū)動芯片匹配的數(shù)據(jù)接口還可以為其他的高清數(shù)字顯示接口，例如高清晰度多媒體HDMI (High Definition Multimedia Interface)接口，DP接口等，只需要帶寬能夠滿足數(shù)據(jù)通訊要求即可。
[0043]本發(fā)明實施例提供的上述高分辨率視頻播放系統(tǒng)，將數(shù)據(jù)量較大的高分辨率視頻信號分割成多路視頻數(shù)據(jù)信號進行并行同步傳輸，并在顯示設(shè)備中將并行同步傳輸?shù)囊曨l數(shù)據(jù)信號合并為一路視頻數(shù)據(jù)信號后，轉(zhuǎn)換為與顯示屏的各顯示驅(qū)動芯片匹配的顯示數(shù)據(jù)信號，在顯示屏對應(yīng)部分進行顯示。由于在上述過程中，對高分辨率視頻信號進行數(shù)據(jù)分割后采用同步無損傳輸，信號損失小，因此，能保證在顯示屏中播放的視頻圖像畫質(zhì)，獲得良好的視頻觀看效果。
[0044]顯然，本領(lǐng)域的技術(shù)人員可以對本發(fā)明進行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動和變型在內(nèi)。
【權(quán)利要求】
1.一種高分辨率視頻播放系統(tǒng)，其特征在于，包括:視頻處理設(shè)備和具有顯示屏的顯示設(shè)備；其中， 所述視頻處理設(shè)備包括:用于接收高分辨率視頻信號的接收單元，用于將接收到的所述高分辨率視頻信號分割為多路視頻數(shù)據(jù)信號的第一可編程邏輯單元，以及用于將所述多路視頻數(shù)據(jù)信號并行輸出的第一數(shù)據(jù)傳輸接口； 所述顯示設(shè)備包括:用于分別接收所述多路視頻數(shù)據(jù)信號的第二數(shù)據(jù)傳輸接口，所述第二數(shù)據(jù)傳輸接口與所述第一數(shù)據(jù)傳輸接口數(shù)量相同且對應(yīng)連接；用于將所述多路視頻數(shù)據(jù)信號合并為一路視頻數(shù)據(jù)信號的解碼芯片；用于將一路視頻數(shù)據(jù)信號轉(zhuǎn)換為與顯示屏的各顯示驅(qū)動芯片匹配的顯示數(shù)據(jù)信號的第二可編程邏輯單元；用于接收所述顯示數(shù)據(jù)信號并驅(qū)動顯示屏對應(yīng)部分進行顯示的顯示驅(qū)動芯片。
2.如權(quán)利要求1所述的系統(tǒng)，其特征在于，所述第一可編程邏輯單元具體用于，根據(jù)所述第一數(shù)據(jù)傳輸接口的數(shù)量以及所述第一數(shù)據(jù)傳輸接口的傳輸速率，將所述高分辨率視頻信號分割為與所述傳輸速率相匹配的視頻數(shù)據(jù)信號，并在各路視頻數(shù)據(jù)信號內(nèi)添加與該路視頻數(shù)據(jù)信號匹配的時鐘信號。
3.如權(quán)利要求2所述的系統(tǒng)，其特征在于，所述解碼芯片具體用于，根據(jù)各路視頻數(shù)據(jù)信號所攜帶的時鐘信號，將多路視頻數(shù)據(jù)信號合并為一路視頻數(shù)據(jù)信號，并在所述一路視頻數(shù)據(jù)信號中只保留首個時鐘信號。
4.如權(quán)利要求3所述的系統(tǒng)，其特征在于，所述第二可編程邏輯單元具體用于，根據(jù)所述顯示驅(qū)動芯片的數(shù)量以及驅(qū)動頻率，將所述一路視頻數(shù)據(jù)信號轉(zhuǎn)換為與所述顯示驅(qū)動芯片匹配的顯示數(shù)據(jù)信號，并在各顯示數(shù)據(jù)信號中添加相同的時鐘信號。
5.如權(quán)利要求1-4任一項所述的系統(tǒng)，其特征在于，所述視頻處理設(shè)備還包括:用于將所述第一可編程邏輯單元處理后的多路視頻數(shù)據(jù)信號分區(qū)儲存的數(shù)據(jù)緩存器。
6.如權(quán)利要求1-4任一項所述的系統(tǒng)，其特征在于，所述顯示設(shè)備還包括:分別連接所述第二數(shù)據(jù)傳輸接口與所述解碼芯片的延時電路，用于根據(jù)所述各路視頻數(shù)據(jù)信號所攜帶的時鐘信號，對所述多路視頻數(shù)據(jù)信號進行排序。
7.如權(quán)利要求1-4任一項所述的系統(tǒng)，其特征在于，所述第一數(shù)據(jù)傳輸接口和第二數(shù)據(jù)傳輸接口為高清數(shù)字顯示DP接口。
8.如權(quán)利要求6所述的系統(tǒng)，其特征在于，所述第二數(shù)據(jù)傳輸接口、解碼芯片、第二可編程邏輯單元以及延時電路集成在一個可編程控制器內(nèi)。
9.如權(quán)利要求8所述的系統(tǒng)，其特征在于，所述可編程控制器與各顯示驅(qū)動芯片分別通過數(shù)字視頻接口 DVI相連。
10.如權(quán)利要求1-4任一項所述的系統(tǒng)，其特征在于，所述第一可編程邏輯單元和第二可編程邏輯單元為鎖相環(huán)路。
【文檔編號】H04N5/04GK103561227SQ201310574967
【公開日】2014年2月5日 申請日期:2013年11月15日 優(yōu)先權(quán)日:2013年11月15日
【發(fā)明者】張麗杰, 張曉 , 馬希通, 于淑環(huán) 申請人:京東方科技集團股份有限公司, 北京京東方視訊科技有限公司