一種簡化的afdx冗余接收系統(tǒng)及其處理報文的方法
【專利摘要】本發(fā)明公開了一種簡化的AFDX冗余接收系統(tǒng)，包括物理層收發(fā)器、FPGA模塊和CPU模塊，所述FPGA模塊至少包括一條由報文接收模塊和CPU讀寫端口連接在一起組成的電路；所述CPU模塊包括報文檢測模塊和冗余檢查模塊；所述物理層收發(fā)器與報文檢測模塊的個數(shù)與FPGA模塊內(nèi)的電路條數(shù)相匹配；所述物理層收發(fā)器、報文接收模塊、CPU讀寫端口和報文檢測模塊依次連接在一起，所有報文檢測模塊均與冗余檢查模塊連接。該冗余接收系統(tǒng)改進后，將現(xiàn)有技術在FPGA模塊中進行冗余處理的模塊設置到了CPU模塊中，提高了FPGA工作的靈活性，降低了FPGA模塊的邏輯設計工作量。
【專利說明】—種簡化的AFDX冗余接收系統(tǒng)及其處理報文的方法
【技術領域】
[0001]本發(fā)明屬于冗余接收系統(tǒng)，具體涉及一種簡化的AFDX冗余接收系統(tǒng)及其處理報文的方法。
【背景技術】
[0002]目前，AFDX是一種新型的機載數(shù)據(jù)總線，沒有現(xiàn)成可用的協(xié)議處理芯片，因此AFDX報文的收發(fā)都必須經(jīng)過FPGA模塊處理，傳統(tǒng)的實現(xiàn)方案采用FE PHY+FPGA+CPU, FPGA主要實現(xiàn)冗余發(fā)送與接收，CPU實現(xiàn)協(xié)議以及相關配置。
[0003]在傳統(tǒng)的實現(xiàn)方案中，F(xiàn)PGA中實現(xiàn)AFDX報文的冗余接收，使得FPGA的邏輯實現(xiàn)變得比較復雜，邏輯設計工作量大，F(xiàn)PGA成本比較高，欠缺靈活性。

【發(fā)明內(nèi)容】

[0004]針對現(xiàn)有技術中的上述不足，本發(fā)明提供了一種簡化的AFDX冗余接收系統(tǒng)及其處理報文的方法，該系統(tǒng)將現(xiàn)有技術在FPGA模塊中進行冗余處理的模塊設置到了 CPU模塊中，提高了 FPGA工作的靈活性，降低了 FPGA模塊的邏輯設計工作量。
[0005]本發(fā)明提供的一種簡化的AFDX冗余接收系統(tǒng)的技術方案為:其包括物理層收發(fā)器、FPGA模塊和CPU模塊，所述FPGA模塊包括至少一條由報文接收模塊和CPU讀寫端口連接在一起組成的電路；所述CPU模塊包括報文檢測模塊和冗余檢查模塊；所述物理層收發(fā)器與報文檢測模塊的個數(shù)與FPGA模塊內(nèi)的電路條數(shù)相匹配；
所述物理層收發(fā)器、報文接收模塊、CPU讀寫端口和報文檢測模塊依次連接在一起，所有報文檢測模塊均與冗余檢查模塊連接。
[0006]改進后的該系統(tǒng)，由于處理冗余報文的步驟是在CPU模塊中完成的，所述FPGA模塊可以選用加工相對便宜的FPGA芯片。
[0007]一種應用簡化的AFDX冗余接收系統(tǒng)處理報文的方法采用的技術方案包括以下步驟:
步驟A:報文接收，F(xiàn)PGA模塊接收來自至少一路物理層收發(fā)器傳送來的報文；
步驟B:報文傳輸，F(xiàn)PGA模塊的報文接收模塊將接收的報文經(jīng)CPU讀寫端口傳遞給CPU模塊的報文檢測模塊；
步驟C:報文完整性檢測，檢測報文中是否含有預期的幀序號，過濾不含預期幀序號的報文；
步驟D:冗余檢查，冗余檢查模塊接收報文檢測模塊發(fā)送來的含有預期幀序號的報文，并判斷接收的報文中含有的有效幀:
若為有效幀則發(fā)送給CPU模塊內(nèi)部的應用軟件進行處理；若含有預期幀序號的報文為復制幀，則刪除復制復制幀。
[0008]本發(fā)明的有益效果為:該冗余接收系統(tǒng)將現(xiàn)有技術在FPGA模塊中進行冗余處理的模塊設置到了 CPU模塊中，提高了 FPGA工作的靈活性，降低了 FPGA模塊的邏輯設計工作量。
【專利附圖】

【附圖說明】
[0009]圖1為簡化的AFDX冗余接收系統(tǒng)的原理框圖。
【具體實施方式】
[0010]現(xiàn)有技術的AFDX冗余接收系統(tǒng)實現(xiàn)冗余的接收、檢測和發(fā)送的硬件模塊均是設置在FPGA模塊中，使得FPGA的邏輯實現(xiàn)變得比較復雜，邏輯設計工作量大，F(xiàn)PGA成本比較高，欠缺靈活性。
[0011]為此本方案提供的AFDX冗余接收系統(tǒng)的方案為:所述FPGA模塊包括至少一條由報文接收模塊和CPU讀寫端口連接在一起組成的電路；所述CPU模塊包括報文檢測模塊和冗余檢查模塊；所述物理層收發(fā)器與報文檢測模塊的個數(shù)與FPGA模塊內(nèi)的電路條數(shù)相匹配；
所述物理層收發(fā)器、報文接收模塊、CPU讀寫端口和報文檢測模塊依次連接在一起，所有報文檢測模塊均與冗余檢查模塊連接。
[0012]系統(tǒng)改進后，由于處理冗余報文的步驟是在CPU模塊中完成的，所述FPGA模塊為FPGA芯片；所述FPGA模塊包括兩條由報文接收模塊和CPU讀寫端口連接在一起組成的電路；物理層收發(fā)器選用快速以太網(wǎng)物理層收發(fā)器。
[0013]采用該系統(tǒng)進行報文的處理:FPGA模塊接收至少一個快速以太網(wǎng)物理層收發(fā)器發(fā)送來的報文；FPGA模塊的報文接收模塊將接收的報文經(jīng)CPU讀寫端口傳遞給CPU模塊的報文檢測模塊；報文檢測模塊對接收的報文進行檢測，判斷報文中是否含有預期的幀序號，并過濾不含預期幀序號的報文；經(jīng)上步驟判斷保留的報文發(fā)送給冗余檢查模塊進行冗余檢查，冗余檢查模塊接收報文檢測模塊發(fā)送來的含有預期的幀序號的報文，并判斷接收的報文中含有的有效幀:若為有效幀則發(fā)送給CPU模塊內(nèi)部的應用軟件進行處理；若含有預期幀序號的報文為復制幀，則刪除復制復制幀，則刪除復制復制幀。
[0014]該冗余接收系統(tǒng)改進后，將現(xiàn)有技術在FPGA模塊中進行冗余處理的模塊設置到了 CPU模塊中，提高了 FPGA工作的靈活性，降低了 FPGA模塊的邏輯設計工作量。
[0015]雖然結(jié)合附圖對本發(fā)明的【具體實施方式】進行了詳細地描述，但不應理解為對本專利的保護范圍的限定。在權利要求書所描述的范圍內(nèi)，本領域技術人員不經(jīng)創(chuàng)造性勞動即可做出的各種修改和變形仍屬本專利的保護范圍。
【權利要求】
1.一種簡化的AFDX冗余接收系統(tǒng)，包括物理層收發(fā)器、FPGA模塊和CPU模塊，其特征在于:所述FPGA模塊包括至少一條由報文接收模塊和CPU讀寫端口連接在一起組成的電路；所述CPU模塊包括報文檢測模塊和冗余檢查模塊；所述物理層收發(fā)器與報文檢測模塊的個數(shù)與FPGA模塊內(nèi)的電路條數(shù)相匹配； 所述物理層收發(fā)器、報文接收模塊、CPU讀寫端口和報文檢測模塊依次連接在一起，所有報文檢測模塊均與冗余檢查模塊連接。
2.根據(jù)權利要求1所述的簡化的AFDX冗余接收系統(tǒng)，其特征在于:所述FPGA模塊為FPGA芯片。
3.根據(jù)權利要I所述的簡化的AFDX冗余接收系統(tǒng)，其特征在于:所述FPGA模塊包括兩條由報文接收模塊和CPU讀寫端口連接在一起組成的電路。
4.根據(jù)權利要求1-3任一所述的簡化的AFDX冗余接收系統(tǒng)，其特征在于:所述物理層收發(fā)器為快速以太網(wǎng)物理層收發(fā)器。
5.一種應用簡化的AFDX冗余接收系統(tǒng)處理報文的方法，其特征在于:包括以下步驟: 步驟A:報文接收，F(xiàn)PGA模塊接收來自至少一路物理層收發(fā)器傳送來的報文； 步驟B:報文傳輸，F(xiàn)PGA模塊的報文接收模塊將接收的報文經(jīng)CPU讀寫端口傳遞給CPU模塊的報文檢測模塊； 步驟C:報文完整性檢測，檢測報文中是否含有預期的幀序號，過濾不含預期幀序號的報文； 步驟D:冗余檢查，冗余檢查模塊接收報文檢測模塊發(fā)送來的含有預期幀序號的報文，并判斷接收的報文中是否含有的有效幀: 若為有效幀則發(fā)送給CPU模塊內(nèi)部的應用軟件進行處理； 若含有預期幀序號的報文為復制幀，則刪除復制復制幀。
【文檔編號】H04L12/40GK103577371SQ201310540172
【公開日】2014年2月12日 申請日期:2013年11月5日 優(yōu)先權日:2013年11月5日
【發(fā)明者】劉宇波, 蘇宗田 申請人:成都金本華科技股份有限公司