基于模擬量輸入合并單元的檢測(cè)裝置制造方法
【專利摘要】本發(fā)明提供了一種基于模擬量輸入合并單元的檢測(cè)裝置，包括：輸入部件，與ARM芯片相連接，用于向ARM芯片發(fā)送命令信號(hào)；標(biāo)準(zhǔn)時(shí)鐘部件，與ARM芯片相連接，用于向ARM芯片發(fā)送標(biāo)準(zhǔn)時(shí)鐘；ARM芯片，分別與信號(hào)源、被測(cè)的合并單元相連接，用于向被測(cè)的合并單元發(fā)送秒脈沖，向信號(hào)源發(fā)送信號(hào)參數(shù)以及數(shù)字信號(hào)；信號(hào)源，與被測(cè)的合并單元相連接，用于接收所述的信號(hào)參數(shù)，根據(jù)信號(hào)參數(shù)以及數(shù)字信號(hào)向合并單元以及所述的ARM芯片發(fā)送標(biāo)準(zhǔn)信號(hào)；網(wǎng)絡(luò)報(bào)文分析儀，與被測(cè)的合并單元相連接。能夠快速準(zhǔn)確的實(shí)現(xiàn)合并單元的精確度測(cè)試、ECT/EVT通信接口測(cè)試，采樣值輸出接口性能測(cè)試，時(shí)鐘同步測(cè)試，網(wǎng)絡(luò)環(huán)境影響測(cè)試。
【專利說(shuō)明】基于模擬量輸入合并單元的檢測(cè)裝置
【技術(shù)領(lǐng)域】
[0001]本發(fā)明關(guān)于智能電子設(shè)備的檢測(cè)【技術(shù)領(lǐng)域】，特別是關(guān)于智能電子設(shè)備中合并單元的檢測(cè)技術(shù)，具體的講是一種基于模擬量輸入合并單元的檢測(cè)裝置。
【背景技術(shù)】
[0002]隨著智能電網(wǎng)技術(shù)突飛猛進(jìn)的發(fā)展，數(shù)字化變電站越來(lái)越多。數(shù)字化變電站由于采用了光纖進(jìn)行數(shù)字量的傳輸，不存在二次壓降以及模擬電能表的AD采集誤差，這極大減少了傳統(tǒng)計(jì)量二次回路的誤差，數(shù)字化是當(dāng)今世界電力發(fā)展的方向。
[0003]電子式互感器作為模擬世界到數(shù)字世界的橋梁，在數(shù)字化變電站中占有舉足輕重的地位，可以認(rèn)為電子式互感器是數(shù)字化變電站的基石。
[0004]合并單元為智能電子設(shè)備提供一組時(shí)間同步的電流和電壓采樣值，其主要功能是匯集多個(gè)互感器的輸出信號(hào)，獲取電力系統(tǒng)電流和電壓瞬時(shí)值，并以確定的數(shù)據(jù)品質(zhì)傳輸?shù)诫娏ο到y(tǒng)電氣測(cè)量?jī)x器和繼電保護(hù)設(shè)備。其每個(gè)數(shù)據(jù)通道可以傳送一臺(tái)和多臺(tái)電流和電壓互感器的采樣值數(shù)據(jù)。
[0005]合并單元應(yīng)能匯集電子式電壓互感器、電子式電流互感器輸出的數(shù)字量信號(hào)，也可匯集并采樣傳統(tǒng)電壓互感器、電流互感器輸出的模擬信號(hào)或者電子式互感器輸出的模擬小信號(hào)，并進(jìn)行傳輸。合并單元應(yīng)能輸出若干組數(shù)字量信號(hào)分別滿足繼電保護(hù)、測(cè)量、計(jì)量等不同應(yīng)用的要求。
[0006]隨著合并單元的大規(guī)模應(yīng)用，其作用越來(lái)越重要，關(guān)乎質(zhì)量和安全的檢測(cè)已明顯落后，目前各大電網(wǎng)尚未全面開(kāi)展檢測(cè)工作。因此，對(duì)合并單元的檢測(cè)數(shù)據(jù)太少，評(píng)價(jià)方法需進(jìn)一步完善。此外，合并單元檢測(cè)裝置的相關(guān)標(biāo)準(zhǔn)、檢定規(guī)程不全，其量值溯源與量傳體系尚未建立，制造合并單元檢測(cè)裝置的廠商較少，年準(zhǔn)確度、可靠性有待檢驗(yàn)。
[0007]現(xiàn)有技術(shù)中的合并單元測(cè)試儀需要借助標(biāo)準(zhǔn)互感器、通過(guò)檢測(cè)標(biāo)準(zhǔn)互感器的輸出值，與待測(cè)互感器輸出值進(jìn)行對(duì)比，得出檢測(cè)結(jié)果。這種合并單元測(cè)試儀不僅操作繁瑣，而且無(wú)法檢測(cè)合并單元自身對(duì)信號(hào)的采樣轉(zhuǎn)換精度。

【發(fā)明內(nèi)容】

[0008]本發(fā)明針對(duì)現(xiàn)有技術(shù)中存在的上述技術(shù)問(wèn)題，提出了一種基于模擬量輸入合并單元的檢測(cè)裝置，能夠快速準(zhǔn)確的實(shí)現(xiàn)合并單元的精確度測(cè)試、ECT/EVT通信接口測(cè)試，采樣值輸出接口性能測(cè)試，時(shí)鐘同步測(cè)試，網(wǎng)絡(luò)環(huán)境影響測(cè)試。
[0009]本發(fā)明的目的是，提供了一種基于模擬量輸入合并單元的檢測(cè)裝置，包括:輸入部件，與ARM芯片相連接，用于向所述的ARM芯片發(fā)送命令信號(hào)；標(biāo)準(zhǔn)時(shí)鐘部件，與所述的ARM芯片相連接，用于向所述的ARM芯片發(fā)送標(biāo)準(zhǔn)時(shí)鐘；所述的ARM芯片，分別與信號(hào)源、被測(cè)的合并單元相連接，用于向被測(cè)的合并單元發(fā)送秒脈沖，向所述的信號(hào)源發(fā)送信號(hào)參數(shù)以及數(shù)字信號(hào)；所述的信號(hào)源，與被測(cè)的合并單元相連接，用于接收所述的信號(hào)參數(shù)，根據(jù)所述的信號(hào)參數(shù)以及數(shù)字信號(hào)向所述的合并單元以及所述的ARM芯片發(fā)送標(biāo)準(zhǔn)信號(hào)；網(wǎng)絡(luò)報(bào)文分析儀，與被測(cè)的合并單元相連接，用于接收所述合并單元輸出的網(wǎng)絡(luò)信號(hào)，對(duì)所述的網(wǎng)絡(luò)信號(hào)進(jìn)行協(xié)議轉(zhuǎn)換，并將協(xié)議轉(zhuǎn)換后的網(wǎng)絡(luò)信號(hào)發(fā)送至所述的ARM芯片；所述的ARM芯片，還與所述的網(wǎng)絡(luò)報(bào)文分析儀相連接，用于接收標(biāo)準(zhǔn)信號(hào)、協(xié)議轉(zhuǎn)換后的網(wǎng)絡(luò)信號(hào)，根據(jù)標(biāo)準(zhǔn)信號(hào)、協(xié)議轉(zhuǎn)換后的網(wǎng)絡(luò)信號(hào)輸出所述合并單元的檢測(cè)結(jié)果。
[0010]優(yōu)選的，所述的輸入部件為按鍵。
[0011]優(yōu)選的，所述的標(biāo)準(zhǔn)時(shí)鐘部件包括天線以及與所述的天線相連接的GPS芯片，所述的GPS芯片用于通過(guò)所述的天線接收衛(wèi)星信號(hào)，并輸出標(biāo)準(zhǔn)時(shí)鐘。
[0012]優(yōu)選的，所述的信號(hào)源具體包括:FPGA芯片，與所述的ARM芯片相連接，用于接收所述的信號(hào)參數(shù)，根據(jù)所述的信號(hào)參數(shù)輸出正弦信號(hào)；電壓型數(shù)模轉(zhuǎn)換器，與所述的ARM芯片相連接，用于接收所述的數(shù)字信號(hào)，調(diào)整所述數(shù)字信號(hào)的幅度，并將調(diào)整后的數(shù)字信號(hào)進(jìn)行數(shù)模轉(zhuǎn)換得到模擬信號(hào)；所述的加法器，與二極管相連接，用于接收所述的模擬信號(hào)，并將所述的模擬信號(hào)發(fā)送至乘法型數(shù)模轉(zhuǎn)換器；所述的乘法型數(shù)模轉(zhuǎn)換器，與所述的加法器以及所述的FPGA芯片相連接，用于將所述的正弦信號(hào)以及模擬信號(hào)相乘，將相乘得到的信號(hào)進(jìn)行數(shù)模轉(zhuǎn)換得到標(biāo)準(zhǔn)信號(hào)；所述的二極管，分別與所述的加法器、乘法型數(shù)模轉(zhuǎn)換器相連接，用于對(duì)所述的標(biāo)準(zhǔn)信號(hào)進(jìn)行整流后發(fā)送至所述的加法器；模數(shù)轉(zhuǎn)換器，與所述的ARM芯片、乘法型數(shù)模轉(zhuǎn)換器相連接，用于將所述的標(biāo)準(zhǔn)信號(hào)進(jìn)行模數(shù)轉(zhuǎn)換，并將模數(shù)轉(zhuǎn)換后的標(biāo)準(zhǔn)信號(hào)發(fā)送至所述的ARM芯片。
[0013]優(yōu)選的，所述的基于模擬量輸入合并單元的檢測(cè)裝置還包括顯示部件，與所述的ARM芯片相連接，用于顯示所述合并單元的檢測(cè)結(jié)果。
[0014]優(yōu)選的，所述的顯示部件為液晶顯示屏。
[0015]本發(fā)明的有益效果在于，提出的一種基于模擬量輸入合并單元的檢測(cè)裝置，該檢測(cè)裝置不需要標(biāo)準(zhǔn)互感器即可進(jìn)行檢測(cè)，操作簡(jiǎn)便；可以實(shí)現(xiàn)準(zhǔn)確度、ECT/EVT通信接口、采樣值報(bào)文響應(yīng)時(shí)間和發(fā)送周期、對(duì)時(shí)誤差和守時(shí)誤差及對(duì)時(shí)信號(hào)異常等多項(xiàng)合并單元性能測(cè)試。
[0016]為讓本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉較佳實(shí)施例，并配合所附圖式，作詳細(xì)說(shuō)明如下。
【專利附圖】

【附圖說(shuō)明】
[0017]為了更清楚地說(shuō)明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0018]圖1為本發(fā)明實(shí)施例提供的一種基于模擬量輸入合并單元的檢測(cè)裝置的實(shí)施方式一的結(jié)構(gòu)示意圖；
[0019]圖2為本發(fā)明實(shí)施例提供的一種基于模擬量輸入合并單元的檢測(cè)裝置的實(shí)施方式二的結(jié)構(gòu)示意圖；
[0020]圖3為具體實(shí)施例中應(yīng)用本發(fā)明提供的檢測(cè)裝置測(cè)定合并單元的示意圖；
[0021]圖4為本發(fā)明提供的具體實(shí)施例中ARM芯片的芯片圖；
[0022]圖5為本發(fā)明提供的具體實(shí)施例中FPGA的芯片圖。[0023]附圖標(biāo)記:
[0024]輸入部件100
[0025]標(biāo)準(zhǔn)時(shí)鐘部件200
[0026]ARM 芯片300
[0027]信號(hào)源400
[0028]網(wǎng)絡(luò)報(bào)文分析儀500
[0029]合并單元600
[0030] 天線201
[0031]GPS 芯片202
[0032]FPGA 芯片401
[0033]電壓型數(shù)模轉(zhuǎn)換器402
[0034]加法器403
[0035]乘法型數(shù)模轉(zhuǎn)換器404
[0036]二極管405
[0037]模數(shù)轉(zhuǎn)換器406
[0038]顯示部件700
【具體實(shí)施方式】
[0039]下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0040]為了詳細(xì)介紹本發(fā)明的具體內(nèi)容，下面先簡(jiǎn)述本發(fā)明涉及的縮略語(yǔ)與關(guān)鍵術(shù)語(yǔ)。
[0041]合并單兀(MergingUnit, MU)
[0042]用以對(duì)來(lái)自二次轉(zhuǎn)換器的電流和(或)電壓數(shù)據(jù)進(jìn)行時(shí)間相關(guān)組合的物理單元。合并單元可以是互感器的一個(gè)組成件，也可以是一個(gè)分立單元。
[0043]互感器(instrument transformer)
[0044]是按比例變換電壓或電流的設(shè)備。其功能主要是將高電壓或大電流按比例變換成標(biāo)準(zhǔn)低電壓(100V)或標(biāo)準(zhǔn)小電流(5A或IOA均指額定值)，以便實(shí)現(xiàn)測(cè)量?jī)x表、保護(hù)設(shè)備及自動(dòng)控制設(shè)備的標(biāo)準(zhǔn)化、小型化。同時(shí)互感器還可以用來(lái)隔開(kāi)高電壓系統(tǒng)，以保證人身和設(shè)備的安全。
[0045]電子式互感器
[0046]包括電子式電流互感器(Electronic Current Transformer, ECT)、電子式電壓互感器(Electronic Voltage Transformer, EVT),是一種裝置，由連接到傳輸系統(tǒng)和二次轉(zhuǎn)換的一個(gè)或多個(gè)電流或電壓傳感器組成，用以傳輸正比于被測(cè)量的量，供給測(cè)量?jī)x器、儀表和繼電保護(hù)或控制裝置。在數(shù)字接口的情況下，由一組電子式互感器共用一臺(tái)合并單元完成此功能。
[0047]智能電子設(shè)備即Intelligent Electronic Device, IED。
[0048]圖1為本發(fā)明實(shí)施例提供的一種基于模擬量輸入合并單元的檢測(cè)裝置的實(shí)施方式一的結(jié)構(gòu)示意圖，由圖1可知，所述基于模擬量輸入合并單元的檢測(cè)裝置具體包括:
[0049]輸入部件100，與ARM芯片300相連接，用于向所述的ARM芯片發(fā)送命令信號(hào)。本發(fā)明提供的檢測(cè)裝置能夠快速準(zhǔn)確的實(shí)現(xiàn)合并單元精確度測(cè)試、ECT/EVT通信接口測(cè)試，采樣值輸出接口性能測(cè)試，時(shí)鐘同步測(cè)試，網(wǎng)絡(luò)環(huán)境影響測(cè)試。因此，用戶可通過(guò)輸入部件輸入不同的測(cè)試命令信號(hào)。在具體的實(shí)施方式中，輸入部件諸如可設(shè)置為按鍵。通過(guò)按鍵進(jìn)行命令輸入，如采樣點(diǎn)數(shù)，幅度、頻率、相位等信息。
[0050]標(biāo)準(zhǔn)時(shí)鐘部件200，與所述的ARM芯片300相連接，用于向所述的ARM芯片發(fā)送標(biāo)準(zhǔn)時(shí)鐘。如圖2所示為本發(fā)明實(shí)施例提供的一種基于模擬量輸入合并單元的檢測(cè)裝置的實(shí)施方式二的結(jié)構(gòu)示意圖，由圖2可知，標(biāo)準(zhǔn)時(shí)鐘部件200在具體的實(shí)施方式中可包括天線201以及與所述的天線相連接的GPS芯片202，所述的GPS芯片用于通過(guò)所述的天線接收衛(wèi)星信號(hào)，并輸出標(biāo)準(zhǔn)時(shí)鐘。標(biāo)準(zhǔn)時(shí)鐘部件通過(guò)GPS芯片接收衛(wèi)星時(shí)間，通過(guò)光纖輸出秒脈沖，以后續(xù)對(duì)合并單元進(jìn)行授時(shí)。
[0051]所述的ARM芯片300，分別與信號(hào)源400、被測(cè)的合并單元600相連接，用于向被測(cè)的合并單元發(fā)送秒脈沖，向所述的信號(hào)源發(fā)送信號(hào)參數(shù)以及數(shù)字信號(hào)；
[0052]所述的信號(hào)源400，與被測(cè)的合并單元600相連接，用于根據(jù)所述的信號(hào)參數(shù)以及數(shù)字信號(hào)向所述的合并單元以及所述的ARM芯片發(fā)送標(biāo)準(zhǔn)信號(hào)；
[0053]網(wǎng)絡(luò)報(bào)文分析儀500，與被測(cè)的合并單元600相連接，用于接收所述合并單元輸出的網(wǎng)絡(luò)信號(hào)，對(duì)所述的網(wǎng)絡(luò)信號(hào)進(jìn)行協(xié)議轉(zhuǎn)換，并將協(xié)議轉(zhuǎn)換后的網(wǎng)絡(luò)信號(hào)發(fā)送至所述的ARM芯片。網(wǎng)絡(luò)報(bào)文分析儀主要用于提取合并單元輸出的網(wǎng)絡(luò)信號(hào)采樣的幅度、頻率、相位
等信息。
[0054]所述的ARM芯片300，還與所述的網(wǎng)絡(luò)報(bào)文分析儀相連接，用于接收標(biāo)準(zhǔn)信號(hào)、協(xié)議轉(zhuǎn)換后的網(wǎng)絡(luò)信號(hào)，根據(jù)標(biāo)準(zhǔn)信號(hào)、協(xié)議轉(zhuǎn)換后的網(wǎng)絡(luò)信號(hào)輸出所述合并單元的檢測(cè)結(jié)果。在具體的實(shí)施方式中，ARM芯片通過(guò)信號(hào)源中的模數(shù)轉(zhuǎn)換器采樣輸出的標(biāo)準(zhǔn)信號(hào)，與合并單元的輸出的網(wǎng)絡(luò)報(bào)文進(jìn)行對(duì)比，測(cè)試合并單元的各項(xiàng)性能。主要用于比較標(biāo)準(zhǔn)信號(hào)、協(xié)議轉(zhuǎn)換后的網(wǎng)絡(luò)信號(hào)，二者一致則說(shuō)明所述合并單元的檢測(cè)結(jié)果為合格，否則為不合格。
[0055]圖2為本發(fā)明實(shí)施例提供的一種基于模擬量輸入合并單元的檢測(cè)裝置的實(shí)施方式二的結(jié)構(gòu)示意圖，由圖2可知，信號(hào)源具體包括:
[0056]可編程邏輯器FPGA芯片401，與所述的ARM芯片相連接，用于接收所述的信號(hào)參數(shù)，根據(jù)所述的信號(hào)參數(shù)輸出正弦信號(hào)。即根據(jù)信號(hào)參數(shù)配置輸出對(duì)應(yīng)頻率和相位的信號(hào)。FPGA芯片實(shí)現(xiàn)直接數(shù)字式頻率合成器DDS的功能，調(diào)節(jié)信號(hào)的頻率和相位。
[0057]電壓型數(shù)模轉(zhuǎn)換器402，與所述的ARM芯片相連接，用于接收所述的數(shù)字信號(hào)，調(diào)整所述數(shù)字信號(hào)的幅度，并將調(diào)整后的數(shù)字信號(hào)進(jìn)行數(shù)模轉(zhuǎn)換得到模擬信號(hào)。
[0058]加法器403，分別與所述的電壓型數(shù)模轉(zhuǎn)換器402、二極管405相連接，用于接收所述的模擬信號(hào)，并將所述的模擬信號(hào)發(fā)送至乘法型數(shù)模轉(zhuǎn)換器；
[0059]所述的乘法型數(shù)模轉(zhuǎn)換器404，與所述的加法器以及所述的FPGA芯片相連接，用于將所述的正弦信號(hào)以及模擬信號(hào)相乘，將相乘得到的信號(hào)進(jìn)行數(shù)模轉(zhuǎn)換得到標(biāo)準(zhǔn)信號(hào)。此處的標(biāo)準(zhǔn)信號(hào)即使幅度、頻率、相位可調(diào)的交流信號(hào)。
[0060]所述的二極管405，分別與所述的加法器、乘法型數(shù)模轉(zhuǎn)換器相連接，用于對(duì)所述的標(biāo)準(zhǔn)信號(hào)進(jìn)行整流后發(fā)送至所述的加法器。二極管主要采用負(fù)反饋以穩(wěn)定輸出的標(biāo)準(zhǔn)信號(hào)。
[0061]模數(shù)轉(zhuǎn)換器406，與所述的ARM芯片、乘法型數(shù)模轉(zhuǎn)換器相連接，用于將所述的標(biāo)準(zhǔn)信號(hào)進(jìn)行模數(shù)轉(zhuǎn)換，并將模數(shù)轉(zhuǎn)換后的標(biāo)準(zhǔn)信號(hào)發(fā)送至所述的ARM芯片。
[0062]由圖2可知，檢測(cè)裝置還包括顯示部件700，與所述的ARM芯片相連接，用于顯示所述合并單元的檢測(cè)結(jié)果。在具體的實(shí)施方式中，顯示部件諸如為液晶顯示屏LCD，顯示合并單元的各項(xiàng)測(cè)試結(jié)果。
[0063]圖3為具體實(shí)施例中應(yīng)用本發(fā)明提供的檢測(cè)裝置測(cè)定合并單元的示意圖，由圖3可知，在該實(shí)施方式中，顯示部件為L(zhǎng)CD，電壓型數(shù)模轉(zhuǎn)換器通過(guò)DACl來(lái)實(shí)現(xiàn)，乘法型數(shù)模轉(zhuǎn)換器通過(guò)DAC2來(lái)實(shí)現(xiàn)，模數(shù)轉(zhuǎn)換器通過(guò)ADC來(lái)實(shí)現(xiàn)。也即，信號(hào)源通過(guò)FPGA芯片實(shí)現(xiàn)DDS功能調(diào)節(jié)信號(hào)頻率和相位，由DAC2輸出信號(hào)，由二極管對(duì)信號(hào)進(jìn)行整流，形成負(fù)反饋，達(dá)到穩(wěn)定信號(hào)的作用。
[0064]圖4為本發(fā)明提供的具體實(shí)施例中ARM芯片的芯片圖，ARM芯片在檢測(cè)裝置中負(fù)責(zé):接收按鍵輸入的命令信號(hào)；通過(guò)LCD顯示檢測(cè)結(jié)果；通過(guò)DACl調(diào)整信號(hào)幅度；向FPGA發(fā)送信號(hào)參數(shù)；接收信號(hào)ADC采樣信息；輸出標(biāo)準(zhǔn)時(shí)鐘；接收合并單元的秒脈沖信號(hào)和網(wǎng)絡(luò)信號(hào)。由圖4可知，ARM通過(guò)ETH_RMII_TX0等引線與網(wǎng)絡(luò)接口芯片相連，通過(guò)SPIC串口與FPGA芯片相連，通過(guò)串口與GPS模塊相連，同時(shí)通過(guò)ARM芯片等引腳與顯示屏、按鍵相連。
[0065]圖5為本發(fā)明提供的具體實(shí)施例中FPGA的芯片圖，在具體的實(shí)施例中，F(xiàn)PGA芯片諸如采用美國(guó)ALTER公司的Cyclone III Family，其功能強(qiáng)大。由圖5可知，F(xiàn)PGA芯片電路主要由FPGA電源電路、時(shí)鐘、調(diào)試接口等子電路構(gòu)成，主要功能是產(chǎn)生三相六路可調(diào)頻，調(diào)相的數(shù)字信號(hào)，結(jié)合調(diào)幅的模擬電路部分形成可調(diào)頻、調(diào)幅、調(diào)相正選信號(hào)，當(dāng)然也可以生成其他形狀波形信號(hào)。其中，圖5中的4011用于連接到ARM芯片的SPI接口，4012用于數(shù)字化可調(diào)頻調(diào)相的產(chǎn)生(FPGA內(nèi)部編程的實(shí)現(xiàn))，4013為FPGA電源電路，4014為提供給數(shù)字化可調(diào)頻調(diào)相電路可編程頻率方波信號(hào)。
[0066]在具體的實(shí)施例中，網(wǎng)絡(luò)報(bào)文分析儀可采用諸如華電眾信的BSA-1200，可直接購(gòu)買。
[0067]下面分別介紹應(yīng)用本發(fā)明提供的基于模擬量輸入合并單元的檢測(cè)裝置測(cè)定合并單元的具體工作流程。
[0068](I)、檢測(cè)裝置對(duì)合并單元進(jìn)行授時(shí)，即向合并單元輸出秒脈沖，同時(shí)接收合并單元輸出的秒脈沖，與標(biāo)準(zhǔn)時(shí)間進(jìn)行核對(duì)，以測(cè)試合并單元的對(duì)時(shí)誤差及守時(shí)性能。
[0069](2)、檢測(cè)裝置向合并單元輸出三相六路交流信號(hào)，同時(shí)接收合并單元輸出的網(wǎng)絡(luò)信號(hào)，對(duì)合并單元進(jìn)行準(zhǔn)確度、通信等性能測(cè)試。
[0070](3)、合并單元準(zhǔn)確度測(cè)試:通過(guò)調(diào)節(jié)檢測(cè)裝置的三相六路標(biāo)準(zhǔn)信號(hào)源輸出，輸入到模擬輸入式合并單元的模擬小信號(hào)的輸入端子，儀器內(nèi)部采集標(biāo)準(zhǔn)模擬量，和通過(guò)網(wǎng)口讀取合并單元的采樣的數(shù)據(jù)，檢測(cè)裝置對(duì)待測(cè)合并單元和交流基準(zhǔn)的Imin內(nèi)每一個(gè)采樣點(diǎn)數(shù)據(jù)的幅度和時(shí)標(biāo)進(jìn)行分析比較，顯示幅值和時(shí)標(biāo)的偏差的分布曲線和最大偏差的統(tǒng)計(jì)結(jié)果。
[0071](4)、ECT/EVT通信接口測(cè)試:待測(cè)合并單元接收ECT/EVT模擬器采樣值報(bào)文后，向檢測(cè)裝置輸出采樣值報(bào)文，檢測(cè)裝置接收合并單元發(fā)出的報(bào)文，經(jīng)計(jì)算后應(yīng)與ECT/EVT模擬器輸出的交流量值相符。[0072](5)、采樣值輸出接口性能測(cè)試操作包括采樣值報(bào)文響應(yīng)時(shí)間測(cè)試和完整性測(cè)試及采樣值報(bào)文發(fā)送周期測(cè)試的操作及測(cè)試結(jié)果的顯示。
[0073](6)、時(shí)鐘同步測(cè)試操作包括對(duì)時(shí)誤差測(cè)試和守時(shí)誤差測(cè)試及對(duì)時(shí)信號(hào)異常情況測(cè)試操作及測(cè)試結(jié)果的顯示。
[0074]綜上所述，本發(fā)明提供了一種基于模擬量輸入合并單元的檢測(cè)裝置，能夠快速準(zhǔn)確的實(shí)現(xiàn)合并單元的精確度測(cè)試、ECT/EVT通信接口測(cè)試，采樣值輸出接口性能測(cè)試，時(shí)鐘同步測(cè)試，網(wǎng)絡(luò)環(huán)境影響測(cè)試。
[0075]本發(fā)明技術(shù)方案帶來(lái)的有益效果為:
[0076](I)、基于模擬量輸入合并單元的檢測(cè)裝置不需要標(biāo)準(zhǔn)互感器即可進(jìn)行檢測(cè)，操作簡(jiǎn)便；
[0077](2)、基于模擬量輸入合并單元的檢測(cè)裝置可以實(shí)現(xiàn)準(zhǔn)確度、ECT/EVT通信接口、采樣值報(bào)文響應(yīng)時(shí)間和發(fā)送周期、對(duì)時(shí)誤差和守時(shí)誤差及對(duì)時(shí)信號(hào)異常等多項(xiàng)合并單元性能測(cè)試。
[0078]本領(lǐng)域普通技術(shù)人員可以理解實(shí)現(xiàn)上述實(shí)施例系統(tǒng)中的全部或部分流程，可以通過(guò)計(jì)算機(jī)程序來(lái)指令相關(guān)的硬件來(lái)完成，所述的程序可存儲(chǔ)于一般計(jì)算機(jī)可讀取存儲(chǔ)介質(zhì)中，該程序在執(zhí)行時(shí)，可包括如上述各系統(tǒng)的實(shí)施例的流程。其中，所述的存儲(chǔ)介質(zhì)可為磁碟、光盤(pán)、只讀存儲(chǔ)記憶體(Read-Only Memory, ROM)或隨機(jī)存儲(chǔ)記憶體(Random AccessMemory, RAM)等。
[0079]本發(fā)明中應(yīng)用了具體實(shí)施例對(duì)本發(fā)明的原理及實(shí)施方式進(jìn)行了闡述，以上實(shí)施例的說(shuō)明只是用于幫助理解本發(fā)明的及其核心思想；同時(shí)，對(duì)于本領(lǐng)域的一般技術(shù)人員，依據(jù)本發(fā)明的思想，在【具體實(shí)施方式】及應(yīng)用范圍上均會(huì)有改變之處，綜上所述，本說(shuō)明書(shū)內(nèi)容不應(yīng)理解為對(duì)本發(fā)明的限制。
【權(quán)利要求】
1.一種基于模擬量輸入合并單元的檢測(cè)裝置，其特征是，所述基于模擬量輸入合并單元的檢測(cè)裝置具體包括: 輸入部件，與ARM芯片相連接，用于向所述的ARM芯片發(fā)送命令信號(hào)； 標(biāo)準(zhǔn)時(shí)鐘部件，與所述的ARM芯片相連接，用于向所述的ARM芯片發(fā)送標(biāo)準(zhǔn)時(shí)鐘；所述的ARM芯片，分別與信號(hào)源、被測(cè)的合并單元相連接，用于向被測(cè)的合并單元發(fā)送秒脈沖，向所述的信號(hào)源發(fā)送信號(hào)參數(shù)以及數(shù)字信號(hào)； 所述的信號(hào)源，與被測(cè)的合并單元相連接，用于根據(jù)所述的信號(hào)參數(shù)以及數(shù)字信號(hào)向所述的合并單元以及所述的ARM芯片發(fā)送標(biāo)準(zhǔn)信號(hào)； 網(wǎng)絡(luò)報(bào)文分析儀，與被測(cè)的合并單元相連接，用于接收所述合并單元輸出的網(wǎng)絡(luò)信號(hào)，對(duì)所述的網(wǎng)絡(luò)信號(hào)進(jìn)行協(xié)議轉(zhuǎn)換，并將協(xié)議轉(zhuǎn)換后的網(wǎng)絡(luò)信號(hào)發(fā)送至所述的ARM芯片；所述的ARM芯片，還與所述的網(wǎng)絡(luò)報(bào)文分析儀相連接，用于接收標(biāo)準(zhǔn)信號(hào)、協(xié)議轉(zhuǎn)換后的網(wǎng)絡(luò)信號(hào)，根據(jù)標(biāo)準(zhǔn)信號(hào)、協(xié)議轉(zhuǎn)換后的網(wǎng)絡(luò)信號(hào)輸出所述合并單元的檢測(cè)結(jié)果。
2.根據(jù)權(quán)利要求1所述的基于模擬量輸入合并單元的檢測(cè)裝置，其特征是，所述的輸入部件為按鍵。
3.根據(jù)權(quán)利要求1所述的基于模擬量輸入合并單元的檢測(cè)裝置，其特征是，所述的標(biāo)準(zhǔn)時(shí)鐘部件包括天線以及與所述的天線相連接的GPS芯片，所述的GPS芯片用于通過(guò)所述的天線接收衛(wèi)星信號(hào)，并輸出標(biāo)準(zhǔn)時(shí)鐘。
4.根據(jù)權(quán)利要求1所述的基于模擬量輸入合并單元的檢測(cè)裝置，其特征是，所述的信號(hào)源具體包括: FPGA芯片，與所述的ARM芯片相連接，用于接收所述的信號(hào)參數(shù)，根據(jù)所述的信號(hào)參數(shù)輸出正弦信號(hào)； 電壓型數(shù)模轉(zhuǎn)換器，與所述的ARM芯片相連接，用于接收所述的數(shù)字信號(hào)，調(diào)整所述數(shù)字信號(hào)的幅度，并將調(diào)整后的數(shù)字信號(hào)進(jìn)行數(shù)模轉(zhuǎn)換得到模擬信號(hào)； 加法器，分別與所述的電壓型數(shù)模轉(zhuǎn)換器、二極管相連接，用于接收所述的模擬信號(hào)，并將所述的模擬信號(hào)發(fā)送至乘法型數(shù)模轉(zhuǎn)換器； 所述的乘法型數(shù)模轉(zhuǎn)換器，與所述的加法器以及所述的FPGA芯片相連接，用于將所述的正弦信號(hào)以及模擬信號(hào)相乘，將相乘得到的信號(hào)進(jìn)行數(shù)模轉(zhuǎn)換得到標(biāo)準(zhǔn)信號(hào)； 所述的二極管，分別與所述的加法器、乘法型數(shù)模轉(zhuǎn)換器相連接，用于對(duì)所述的標(biāo)準(zhǔn)信號(hào)進(jìn)行整流后發(fā)送至所述的加法器； 模數(shù)轉(zhuǎn)換器，與所述的ARM芯片、乘法型數(shù)模轉(zhuǎn)換器相連接，用于將所述的標(biāo)準(zhǔn)信號(hào)進(jìn)行模數(shù)轉(zhuǎn)換，并將模數(shù)轉(zhuǎn)換后的標(biāo)準(zhǔn)信號(hào)發(fā)送至所述的ARM芯片。
5.根據(jù)權(quán)利要求1所述的基于模擬量輸入合并單元的檢測(cè)裝置，其特征是，所述的基于模擬量輸入合并單元的檢測(cè)裝置還包括顯示部件，與所述的ARM芯片相連接，用于顯示所述合并單元的檢測(cè)結(jié)果。
6.根據(jù)權(quán)利要求5所述的基于模擬量輸入合并單元的檢測(cè)裝置，其特征是，所述的顯示部件為液晶顯示屏。
【文檔編號(hào)】H04L12/26GK103487695SQ201310444943
【公開(kāi)日】2014年1月1日 申請(qǐng)日期:2013年9月26日 優(yōu)先權(quán)日:2013年9月26日
【發(fā)明者】王長(zhǎng)瑞, 周新華, 張?chǎng)? 彭浴輝 申請(qǐng)人:國(guó)家電網(wǎng)公司, 華北電力科學(xué)研究院有限責(zé)任公司