一種數(shù)據(jù)收發(fā)系統(tǒng)及數(shù)據(jù)收發(fā)方法
【專利摘要】本發(fā)明實(shí)施例提供一種數(shù)據(jù)收發(fā)系統(tǒng)和數(shù)據(jù)收發(fā)方法，所述數(shù)據(jù)收發(fā)系統(tǒng)包括：多路數(shù)據(jù)采集單元，每路數(shù)據(jù)采集單元包含用于采集數(shù)據(jù)的傳感器和用于將傳感器數(shù)據(jù)無線發(fā)送的無線模塊；數(shù)據(jù)收發(fā)單元，用于無線接收多路傳感器數(shù)據(jù)，同時(shí)處理所述多路傳感器數(shù)據(jù)，并將處理后的多路傳感器數(shù)據(jù)高速實(shí)時(shí)地輸出；智能終端，用于與所述數(shù)據(jù)收發(fā)單元通信，接收處理后的多路傳感器數(shù)據(jù)。本發(fā)明實(shí)施例的系統(tǒng)對來自不同傳感器的數(shù)據(jù)進(jìn)行提前處理，使得數(shù)據(jù)能夠以高效靈活的方式收發(fā)，然后與智能終端進(jìn)行高速實(shí)時(shí)的數(shù)據(jù)交互，具有高效的并發(fā)性。
【專利說明】一種數(shù)據(jù)收發(fā)系統(tǒng)及數(shù)據(jù)收發(fā)方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種數(shù)據(jù)收發(fā)系統(tǒng)及數(shù)據(jù)收發(fā)方法，具體涉及一種能夠利用3G智能終端的無線多傳感器實(shí)時(shí)并發(fā)數(shù)據(jù)收發(fā)系統(tǒng)。

【背景技術(shù)】
[0002]目前的數(shù)據(jù)收發(fā)系統(tǒng)只能是一對一，即一個(gè)發(fā)送模塊和一個(gè)接收模塊，比如帶藍(lán)牙功能的手機(jī)和耳機(jī)相連進(jìn)行數(shù)據(jù)傳輸，一個(gè)手機(jī)同一時(shí)刻只能與一對耳機(jī)(一對耳機(jī)視為一個(gè)設(shè)備)相連接。雖然市場上的藍(lán)牙適配器可以同時(shí)將藍(lán)牙手機(jī)、耳機(jī)、鼠標(biāo)、鍵盤等與PC機(jī)相連，一定程度上實(shí)現(xiàn)了一對多的數(shù)據(jù)交互系統(tǒng)，但是當(dāng)一個(gè)適配器同時(shí)連接多個(gè)設(shè)備時(shí)，每個(gè)設(shè)備必然占用一定的帶寬，這樣傳輸速度受到限制，降低了數(shù)據(jù)交互的效率，并且數(shù)據(jù)的處理只能在PC上實(shí)現(xiàn)。
[0003]能夠面對3G智能終端的多個(gè)傳感器(甚至傳感器整列)的大數(shù)據(jù)高速實(shí)時(shí)并發(fā)的收發(fā)系統(tǒng)還沒有解決方案。


【發(fā)明內(nèi)容】

[0004]本發(fā)明的一個(gè)目的是，提供一種數(shù)據(jù)收發(fā)系統(tǒng)，特別是一種支持3G智能終端的無線多傳感器實(shí)時(shí)并發(fā)的數(shù)據(jù)收發(fā)系統(tǒng)，以實(shí)現(xiàn)多個(gè)傳感器數(shù)據(jù)的高速并發(fā)性。
[0005]本發(fā)明的另一個(gè)目的是，提供一種數(shù)據(jù)收發(fā)系統(tǒng)，特別是一種支持3G智能終端的無線多傳感器實(shí)時(shí)并發(fā)的數(shù)據(jù)收發(fā)系統(tǒng)，以解決多個(gè)傳感器數(shù)據(jù)傳輸過程中的實(shí)時(shí)性。
[0006]本發(fā)明的又一個(gè)目的是，提供一種基于上述系統(tǒng)的數(shù)據(jù)收發(fā)方法，以實(shí)現(xiàn)對多個(gè)傳感器數(shù)據(jù)的并發(fā)處理及實(shí)時(shí)發(fā)送，以滿足實(shí)時(shí)性與并發(fā)性的要求。
[0007]為達(dá)上述目的，本發(fā)明實(shí)施例提供了一種數(shù)據(jù)收發(fā)系統(tǒng)，所述數(shù)據(jù)收發(fā)系統(tǒng)包括:
[0008]多路數(shù)據(jù)采集單元，每路數(shù)據(jù)采集單元包含用于采集數(shù)據(jù)的傳感器和用于將傳感器數(shù)據(jù)無線發(fā)送的無線模塊；
[0009]數(shù)據(jù)收發(fā)單元，用于無線接收多路傳感器數(shù)據(jù)，同時(shí)處理所述多路傳感器數(shù)據(jù)，并將處理后的多路傳感器數(shù)據(jù)高速實(shí)時(shí)地輸出；
[0010]智能終端，用于與所述數(shù)據(jù)收發(fā)單元通信，接收處理后的多路傳感器數(shù)據(jù)。
[0011]優(yōu)選地，所述數(shù)據(jù)收發(fā)單元包括:多個(gè)無線收發(fā)模塊，用于對應(yīng)地?zé)o線接收所述多路數(shù)據(jù)采集單元傳送的多路傳感器數(shù)據(jù)，并發(fā)送給收發(fā)控制模塊；收發(fā)控制模塊，用于同時(shí)處理所述多路傳感器數(shù)據(jù)，將處理后的多路傳感器數(shù)據(jù)發(fā)送給數(shù)據(jù)轉(zhuǎn)發(fā)模塊，并控制所述數(shù)據(jù)轉(zhuǎn)發(fā)模塊進(jìn)行發(fā)送；數(shù)據(jù)轉(zhuǎn)發(fā)模塊，用于在所述收發(fā)控制模塊的控制下，將所述處理后的多路傳感器數(shù)據(jù)高速實(shí)時(shí)地發(fā)送至所述智能終端。
[0012]優(yōu)選地，所述無線模塊為藍(lán)牙模塊，所述無線收發(fā)模塊為具有藍(lán)牙功能的微控制單元MCU。
[0013]優(yōu)選地，所述收發(fā)控制模塊采用數(shù)字邏輯器件。
[0014]優(yōu)選地，所述數(shù)字邏輯器件為現(xiàn)場可編程邏輯門陣列FPGA。
[0015]優(yōu)選地，所述FPGA，具體用于向所述USB數(shù)據(jù)轉(zhuǎn)發(fā)芯片發(fā)送小于字節(jié)閾值的多路傳感器數(shù)據(jù)的數(shù)據(jù)包，并在所述數(shù)據(jù)包發(fā)送完畢后向所述USB數(shù)據(jù)轉(zhuǎn)發(fā)芯片發(fā)送觸發(fā)信號；所述USB數(shù)據(jù)轉(zhuǎn)發(fā)芯片，具體用于在接收到所述FPGA發(fā)送的觸發(fā)信號后，將接收到的小于字節(jié)閾值的多路傳感器數(shù)據(jù)的數(shù)據(jù)包立即發(fā)送到所述智能終端。
[0016]優(yōu)選地，所述USB數(shù)據(jù)轉(zhuǎn)發(fā)芯片中預(yù)先配置用于設(shè)定全速模式下的字節(jié)閾值的全速模式控制文件；所述USB數(shù)據(jù)轉(zhuǎn)發(fā)芯片，還用于當(dāng)接收到的數(shù)據(jù)包達(dá)到字節(jié)閾值時(shí)，自動(dòng)發(fā)送字節(jié)閾值的數(shù)據(jù)包到所述智能終端。
[0017]為達(dá)上述目的，本發(fā)明實(shí)施例提供了一種數(shù)據(jù)收發(fā)方法，所述方法包括:
[0018]步驟110:多路數(shù)據(jù)采集單元采集多路傳感器數(shù)據(jù)并進(jìn)行無線發(fā)送，每路數(shù)據(jù)采集單元包含用于采集數(shù)據(jù)的傳感器和用于將傳感器數(shù)據(jù)無線發(fā)送的無線模塊；
[0019]步驟120:數(shù)據(jù)收發(fā)單元無線接收所述多路傳感器數(shù)據(jù)，同時(shí)處理所述多路傳感器數(shù)據(jù)，并將處理后的多路傳感器數(shù)據(jù)高速實(shí)時(shí)地輸出；
[0020]步驟130:智能終端接收處理后的多路傳感器數(shù)據(jù)。
[0021 ] 優(yōu)選地，步驟100的具體處理過程可以包括:
[0022]利用多個(gè)無線收發(fā)模塊對應(yīng)地?zé)o線接收所述多路數(shù)據(jù)采集單元傳送的多路傳感器數(shù)據(jù)，并發(fā)送給收發(fā)控制模塊；
[0023]利用所述收發(fā)控制模塊同時(shí)處理所述多路傳感器數(shù)據(jù)，將處理后的多路傳感器數(shù)據(jù)發(fā)送給數(shù)據(jù)轉(zhuǎn)發(fā)模塊，并控制所述數(shù)據(jù)轉(zhuǎn)發(fā)模塊進(jìn)行發(fā)送；
[0024]利用所述數(shù)據(jù)轉(zhuǎn)發(fā)模塊在所述收發(fā)控制模塊的控制下，將所述處理后的多路傳感器數(shù)據(jù)高速實(shí)時(shí)地發(fā)送至所述智能終端。
[0025]優(yōu)選地，所述無線模塊為藍(lán)牙模塊，所述無線收發(fā)模塊為具有藍(lán)牙功能的微控制單元MCU。
[0026]優(yōu)選地，所述收發(fā)控制模塊為現(xiàn)場可編程邏輯門陣列FPGA ;所述數(shù)據(jù)轉(zhuǎn)發(fā)模塊為USB數(shù)據(jù)轉(zhuǎn)發(fā)芯片，所述方法還可以包括:
[0027]預(yù)先在所述USB數(shù)據(jù)轉(zhuǎn)發(fā)芯片中配置全速模式控制文件，該全速模式控制文件用于設(shè)定全速模式下的字節(jié)閾值；
[0028]所述FPGA向所述USB數(shù)據(jù)轉(zhuǎn)發(fā)芯片發(fā)送小于字節(jié)閾值的多路傳感器數(shù)據(jù)的數(shù)據(jù)包，并在所述數(shù)據(jù)包發(fā)送完畢后向所述USB數(shù)據(jù)轉(zhuǎn)發(fā)芯片發(fā)送觸發(fā)信號；
[0029]所述USB數(shù)據(jù)轉(zhuǎn)發(fā)芯片在接收到所述FPGA發(fā)送的觸發(fā)信號后，將接收到的小于字節(jié)閾值的多路傳感器數(shù)據(jù)的數(shù)據(jù)包立即發(fā)送到所述智能終端；或者，當(dāng)接收到的數(shù)據(jù)包達(dá)到字節(jié)閾值時(shí)，自動(dòng)發(fā)送字節(jié)閾值的數(shù)據(jù)包到所述智能終端。
[0030]上述技術(shù)方案的有益技術(shù)效果在于:
[0031]本發(fā)明實(shí)施例中的系統(tǒng)是一對多，即同一塊接收器上可以同時(shí)接收來自三個(gè)(或者更多)藍(lán)牙模塊的數(shù)據(jù)進(jìn)行實(shí)時(shí)處理，當(dāng)需要同時(shí)監(jiān)控來自三個(gè)(多個(gè))傳感器的數(shù)據(jù)時(shí)，這個(gè)系統(tǒng)可以很容易地滿足要求。
[0032]同時(shí)本發(fā)明實(shí)施例的系統(tǒng)對來自不同傳感器的數(shù)據(jù)進(jìn)行提前處理，使得數(shù)據(jù)能夠以高效靈活的方式收發(fā)，然后與智能終端進(jìn)行高速實(shí)時(shí)的數(shù)據(jù)交互，具有高效的并發(fā)性。

【專利附圖】

【附圖說明】
[0033]為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖做一簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0034]圖1為本發(fā)明實(shí)施例中的數(shù)據(jù)收發(fā)系統(tǒng)的主要結(jié)構(gòu)功能框圖；
[0035]圖2A為本發(fā)明實(shí)施例的數(shù)據(jù)發(fā)送的簡易時(shí)序圖；
[0036]圖2B為本發(fā)明實(shí)施例的FPGA與USB芯片之間的連接示意圖。

【具體實(shí)施方式】
[0037]為使本發(fā)明實(shí)施例的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例。基于本發(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0038]圖1為本發(fā)明實(shí)施例中的數(shù)據(jù)收發(fā)系統(tǒng)的主要結(jié)構(gòu)功能框圖。如圖1所示，該數(shù)據(jù)收發(fā)系統(tǒng)包括如下三個(gè)部分:
[0039]A單元:為多路數(shù)據(jù)采集單元，其包括N (NS 3)個(gè)傳感器，這里以三個(gè)為例進(jìn)行說明，每個(gè)傳感器都集成了藍(lán)牙功能(僅為舉例，不以藍(lán)牙為限，例如ZIGBEE模塊也可以)，用于向B單元發(fā)送數(shù)據(jù)；A單元可以包括A1-A3模塊，其均集成了傳感器和藍(lán)牙模塊，該藍(lán)牙模塊將傳感器采集的數(shù)據(jù)無線發(fā)送給B單元，多個(gè)藍(lán)牙模塊可以同時(shí)發(fā)送數(shù)據(jù)。
[0040]B單元:為數(shù)據(jù)收發(fā)單元，其包含三個(gè)模塊，分別是多個(gè)帶有藍(lán)牙功能的MCU (Micro Control Unit，微控制單元)(B1-B3)，分別用于接收來自A1-A3模塊的傳感器數(shù)據(jù)；FPGA (B4)作為中心處理器，用于處理從MCU (B1-B3)接收到的數(shù)據(jù)和來自B5模塊的數(shù)據(jù)，然后將從MCU接收到的數(shù)據(jù)處理后發(fā)送給B5模塊；其中FPGA還可以用其他的數(shù)字邏輯器件來替代；B5模塊較佳地是選用一款USB數(shù)據(jù)轉(zhuǎn)發(fā)芯片(這里可以較佳地采用cypress的FX2LP)，但不應(yīng)以此為限，其專門用于與智能終端C進(jìn)行通信，將FPGA處理后的數(shù)據(jù)與智能終端進(jìn)行交互，數(shù)據(jù)的發(fā)送與接收受到FPGA的控制。B單元中的BI?B3模塊用來接收來自A1-A3模塊的數(shù)據(jù)，接收到的數(shù)據(jù)經(jīng)過FPGA處理整合發(fā)給B5模塊，B5模塊可以高速、無縫地與外設(shè)(智能終端)進(jìn)行數(shù)據(jù)傳輸，所以通過B5模塊與智能終端通信，可以實(shí)現(xiàn)數(shù)據(jù)傳輸效率最大化，系統(tǒng)收發(fā)過程通過FPGA的控制，使得發(fā)送的數(shù)據(jù)包大小可控，實(shí)現(xiàn)了實(shí)時(shí)性。
[0041]C單元:為智能終端，用于與B單元進(jìn)行通信，可以在智能終端上看到數(shù)據(jù)處理的效果。
[0042]以下對該數(shù)據(jù)收發(fā)系統(tǒng)的各單元、模塊、子模塊的作用進(jìn)行更加詳細(xì)的說明:
[0043]A單元由某種傳感器和藍(lán)牙模塊組成，傳感器相當(dāng)于系統(tǒng)的“感官”，藍(lán)牙相當(dāng)于“神經(jīng)”，將傳感器“感受”的內(nèi)容發(fā)送/傳遞到“大腦”處理，即B單元。這里A單元中模塊的數(shù)量不受限制，視應(yīng)用場合而定，但是數(shù)量必須與B單元中用來接收數(shù)據(jù)的MCU —致，即發(fā)送模塊和接收模塊數(shù)量相等。
[0044]B單元是整個(gè)系統(tǒng)的關(guān)鍵，其中的B4模塊為數(shù)據(jù)處理和控制發(fā)送的核心，它處理來自各個(gè)不同傳感器的數(shù)據(jù)，正是這個(gè)模塊的存在才實(shí)現(xiàn)了系統(tǒng)的并發(fā)性；B5模塊也是必不可少的，它的作用就是用來高速地與智能終端C進(jìn)行通信，而且受到B4模塊的控制，這樣才實(shí)現(xiàn)了任意字節(jié)大小數(shù)據(jù)包的發(fā)送。
[0045]C單元為智能終端，是用戶與系統(tǒng)交互的窗口，只要滿足與B單元進(jìn)行通信的條件(比如具備USB芯片的驅(qū)動(dòng))即可，其類型不受限制。
[0046]在本發(fā)明實(shí)施例中，并發(fā)性，是指系統(tǒng)可以同時(shí)處理來自多個(gè)傳感器發(fā)來的數(shù)據(jù)并綜合，如圖1所示，多個(gè)傳感器通過藍(lán)牙向模塊B發(fā)送數(shù)據(jù)，B模塊中的FPGA是實(shí)現(xiàn)并發(fā)性的關(guān)鍵部分，它可以同時(shí)處理這些數(shù)據(jù)并發(fā)送。
[0047]在本發(fā)明實(shí)施例中，實(shí)時(shí)性，是指FPGA不僅可以根據(jù)需求提前處理來自傳感器的數(shù)據(jù)，而且還可以通過控制FX2LP來實(shí)現(xiàn)數(shù)據(jù)的實(shí)時(shí)發(fā)送，這里FX2LP是發(fā)送數(shù)據(jù)的關(guān)鍵部分，如圖1所示，F(xiàn)PGA發(fā)送數(shù)據(jù)給FX2LP，發(fā)送完一個(gè)數(shù)據(jù)包之后(數(shù)據(jù)包大小任意)立刻把管腳“PKTEND”拉低，通知FX2LP發(fā)送數(shù)據(jù)，則FX2LP立刻把數(shù)據(jù)發(fā)送到智能終端，具體實(shí)現(xiàn)方法在后面詳述。
[0048]FPGA的控制模塊在本系統(tǒng)實(shí)現(xiàn)了一個(gè)重要功能。在傳統(tǒng)配置模式下，USB芯片B5(FX2LP)與終端進(jìn)行數(shù)據(jù)交互的時(shí)候只能發(fā)送固定字節(jié)大小的數(shù)據(jù)，只能是512byte (或1024byte),即FX2LP —直接收來自FPGA的數(shù)據(jù)，直到收集滿512個(gè)字節(jié)之后才會(huì)發(fā)送到終端，這給需要實(shí)時(shí)顯示數(shù)據(jù)狀態(tài)的應(yīng)用造成數(shù)據(jù)顯示的延時(shí)，從而帶來不便。
[0049]一種情況，USB數(shù)據(jù)轉(zhuǎn)發(fā)芯片工作在全速模式/自動(dòng)發(fā)送模式，進(jìn)行自動(dòng)發(fā)送。在本發(fā)明實(shí)施例的系統(tǒng)中，首先把數(shù)據(jù)交互的模式從高速模式轉(zhuǎn)成全速模式，并且修改設(shè)備描述符文件(DRCR.A51)中的全速模式部分，把maximum packet size的MSB (MostSignificant Bit,最高有效位)改為 00H, LSB (Least Significant Bit,最低有效位)改為40H (64)，這樣就可以把需要接收的數(shù)據(jù)字節(jié)大小從最低512byte降到64byte (經(jīng)過反復(fù)試驗(yàn)，64byte是全速模式下能設(shè)置的最小值，小于此值USB芯片驅(qū)動(dòng)將不能正常工作)，即USB芯片的FIFO (First Input First Output，先入先出存儲(chǔ)器)接收滿64字節(jié)(字節(jié)閾值的一個(gè)示例)數(shù)據(jù)后會(huì)自動(dòng)發(fā)送，很大程度上降低了數(shù)據(jù)傳輸過程中的等待延時(shí)，具體實(shí)現(xiàn)方法是將文件iic可執(zhí)行程序直接燒入至USB芯片的EPR0M(ErasabIe ProgrammableRead Only Memory,可擦除可編程只讀寄存器),這樣才可以進(jìn)入全速模式。
[0050]另一種情況，USB數(shù)據(jù)轉(zhuǎn)發(fā)芯片工作在受控發(fā)送模式，根據(jù)FPGA的觸發(fā)信號進(jìn)行數(shù)據(jù)發(fā)送。在本發(fā)明實(shí)施例中通過FPGA控制USB芯片，當(dāng)FPGA完成小于64byte的任意字節(jié)的數(shù)據(jù)的發(fā)送之后，再發(fā)送一個(gè)低電平PKTEND (高低電平可配置)信號“通知” USB芯片數(shù)據(jù)發(fā)送完畢，USB芯片收到信號后立刻發(fā)送接收到的數(shù)據(jù)。這個(gè)控制機(jī)制可以實(shí)現(xiàn)任意字節(jié)的數(shù)據(jù)收發(fā)，實(shí)現(xiàn)了傳輸帶寬可控。這兩個(gè)功能的實(shí)現(xiàn)一方面保證了大數(shù)據(jù)包的實(shí)時(shí)性，又實(shí)現(xiàn)了小數(shù)據(jù)包的實(shí)時(shí)發(fā)送(如64或16個(gè)甚至更小字節(jié)的小數(shù)據(jù)包)。
[0051]圖2A-圖2B分別為本發(fā)明實(shí)施例的數(shù)據(jù)發(fā)送的簡易時(shí)序圖和芯片連接示意圖。其是整個(gè)系統(tǒng)的關(guān)鍵部分，F(xiàn)PGA處理來自多個(gè)傳感器的數(shù)據(jù)后，通過數(shù)據(jù)總線把數(shù)據(jù)發(fā)給USB芯片，圖2A中發(fā)送I?16共16個(gè)字節(jié)數(shù)據(jù)，當(dāng)最后一個(gè)數(shù)據(jù)讀入數(shù)據(jù)總線后，F(xiàn)PGA向USB芯片發(fā)送一個(gè)低電平信號(PKTEND信號從高到低跳變)，USB芯片收到這個(gè)信號后就知道此時(shí)FPGA數(shù)據(jù)發(fā)送完畢，立刻把剛剛接收到的16個(gè)字節(jié)數(shù)據(jù)發(fā)送到智能終端。實(shí)現(xiàn)這個(gè)功能之前需要讓FPGA和USB芯片相應(yīng)功能的引腳物理連接(如圖2B所示)。
[0052]以下描述本數(shù)據(jù)收發(fā)系統(tǒng)的工作過程:
[0053]步驟1:A單元中的各種傳感器把獲得的數(shù)據(jù)發(fā)給藍(lán)牙模塊(藍(lán)牙模塊和傳感器之間的連接不做介紹)，藍(lán)牙模塊再把數(shù)據(jù)轉(zhuǎn)發(fā)出去給B單元上同樣帶有藍(lán)牙功能的MCU。
[0054]步驟2:B單元的MCU接到數(shù)據(jù)，經(jīng)過FPGA的處理(具體如何處理可以根據(jù)應(yīng)用需要來設(shè)置)后把數(shù)據(jù)轉(zhuǎn)發(fā)給USB芯片，控制USB芯片何時(shí)發(fā)送數(shù)據(jù)。這里USB芯片最主要的作用就是高速無縫地與智能終端通信。
[0055]步驟3:智能終端收到來自B單元的數(shù)據(jù)后可以對傳感器具體監(jiān)測的對象數(shù)據(jù)進(jìn)行相應(yīng)的處理與顯示，完成設(shè)備的功能，智能終端也可以向B單元發(fā)送數(shù)據(jù)，實(shí)現(xiàn)數(shù)據(jù)交互，這里USB芯片起到FPGA與智能終端之間的橋梁作用。
[0056]更加具體地:
[0057]步驟1:傳感器與藍(lán)牙模塊之間正確的連接是必要的，兩個(gè)子模塊缺一不可，前者完成數(shù)據(jù)的監(jiān)測，后者將數(shù)據(jù)無線發(fā)送出去，A模塊的數(shù)量不受限制，可以定制；
[0058]步驟2:步驟2是系統(tǒng)的主要部分，它是系統(tǒng)實(shí)現(xiàn)并發(fā)性和實(shí)時(shí)性的關(guān)鍵。首先是接收來自傳感器的數(shù)據(jù)，再者是合理處理來自多個(gè)傳感器的數(shù)據(jù)，最后是將處理好的數(shù)據(jù)發(fā)送給智能終端供用戶使用；
[0059]步驟3:智能終端的作用是利用傳感器檢測的數(shù)據(jù)實(shí)現(xiàn)一定的應(yīng)用，它是用戶和設(shè)備的通信的唯一窗口，它可以向系統(tǒng)發(fā)送數(shù)據(jù)，系統(tǒng)根據(jù)相應(yīng)的請求給出反饋。
[0060]本發(fā)明實(shí)施例的上述技術(shù)方案的優(yōu)點(diǎn)在于:
[0061]本發(fā)明實(shí)施例中的系統(tǒng)是一對多，即同一塊接收器上可以同時(shí)接收來自三個(gè)(或者更多)藍(lán)牙模塊的數(shù)據(jù)進(jìn)行實(shí)時(shí)處理，當(dāng)需要同時(shí)監(jiān)控來自三個(gè)(多個(gè))傳感器的數(shù)據(jù)時(shí)，這個(gè)系統(tǒng)可以很容易地滿足要求。
[0062]同時(shí)本發(fā)明實(shí)施例的系統(tǒng)對來自不同傳感器的數(shù)據(jù)進(jìn)行提前處理，使得數(shù)據(jù)能夠以高效靈活的方式收發(fā)，然后與智能終端進(jìn)行高速實(shí)時(shí)的數(shù)據(jù)交互，具有高效的并發(fā)性。
[0063]通過以上的實(shí)施方式的描述，本領(lǐng)域的技術(shù)人員可以清楚地了解到本發(fā)明可借助軟件加必需的通用硬件平臺(tái)的方式來實(shí)現(xiàn)，當(dāng)然也可以通過硬件，或者二者的結(jié)合來實(shí)施?；谶@樣的理解，本發(fā)明的技術(shù)方案本質(zhì)上或者說對現(xiàn)有技術(shù)做出貢獻(xiàn)的部分可以以軟件產(chǎn)品的形式體現(xiàn)出來，該軟件模塊或計(jì)算機(jī)軟件產(chǎn)品可以存儲(chǔ)在一個(gè)存儲(chǔ)介質(zhì)中，包括若干指令用以使得一臺(tái)計(jì)算機(jī)設(shè)備(可以是個(gè)人計(jì)算機(jī)，服務(wù)器，或者網(wǎng)絡(luò)設(shè)備等)執(zhí)行本發(fā)明各個(gè)實(shí)施例所述的方法。存儲(chǔ)介質(zhì)可以是隨機(jī)存儲(chǔ)器(RAM)、內(nèi)存、只讀存儲(chǔ)器(ROM)、電可編程ROM、電可擦除可編程ROM、寄存器、硬盤、可移動(dòng)磁盤、CD-ROM、或【技術(shù)領(lǐng)域】內(nèi)所公知的任意其它形式的存儲(chǔ)介質(zhì)。
[0064]以上實(shí)施例僅用以說明本發(fā)明實(shí)施例的技術(shù)方案，而非對其限制；盡管參照前述實(shí)施例對本發(fā)明實(shí)施例進(jìn)行了詳細(xì)的說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解:其依然可以對前述各實(shí)施例所記載的技術(shù)方案進(jìn)行修改，或者對其中部分技術(shù)特征進(jìn)行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明實(shí)施例各實(shí)施例技術(shù)方案的精神和范圍。
【權(quán)利要求】
1.一種數(shù)據(jù)收發(fā)系統(tǒng)，其特征在于，所述數(shù)據(jù)收發(fā)系統(tǒng)包括: 多路數(shù)據(jù)采集單元，每路數(shù)據(jù)采集單元包含用于采集數(shù)據(jù)的傳感器和用于將傳感器數(shù)據(jù)無線發(fā)送的無線模塊； 數(shù)據(jù)收發(fā)單元，用于無線接收多路傳感器數(shù)據(jù)，同時(shí)處理所述多路傳感器數(shù)據(jù)，并將處理后的多路傳感器數(shù)據(jù)高速實(shí)時(shí)地輸出； 智能終端，用于與所述數(shù)據(jù)收發(fā)單元通信，接收處理后的多路傳感器數(shù)據(jù)。
2.根據(jù)權(quán)利要求1所述的數(shù)據(jù)收發(fā)系統(tǒng)，其特征在于，所述數(shù)據(jù)收發(fā)單元包括: 多個(gè)無線收發(fā)模塊，用于對應(yīng)地?zé)o線接收所述多路數(shù)據(jù)采集單元傳送的多路傳感器數(shù)據(jù)，并發(fā)送給收發(fā)控制模塊； 收發(fā)控制模塊，用于同時(shí)處理所述多路傳感器數(shù)據(jù)，將處理后的多路傳感器數(shù)據(jù)發(fā)送給數(shù)據(jù)轉(zhuǎn)發(fā)模塊，并控制所述數(shù)據(jù)轉(zhuǎn)發(fā)模塊進(jìn)行發(fā)送； 數(shù)據(jù)轉(zhuǎn)發(fā)模塊，用于在所述收發(fā)控制模塊的控制下，將所述處理后的多路傳感器數(shù)據(jù)高速實(shí)時(shí)地發(fā)送至所述智能終端。
3.根據(jù)權(quán)利要求2所述的數(shù)據(jù)收發(fā)系統(tǒng)，其特征在于，所述無線模塊為藍(lán)牙模塊，所述無線收發(fā)模塊為具有藍(lán)牙功能的微控制單元MCU ；以及所述收發(fā)控制模塊采用數(shù)字邏輯器件。
4.根據(jù)權(quán)利要求3所述的數(shù)據(jù)收發(fā)系統(tǒng)，其特征在于，所述數(shù)字邏輯器件為現(xiàn)場可編程邏輯門陣列FPGA。
5.根據(jù)權(quán)利要求4所述的數(shù)據(jù)收發(fā)系統(tǒng)，其特征在于， 所述FPGA，具體用于向所述USB數(shù)據(jù)轉(zhuǎn)發(fā)芯片發(fā)送小于字節(jié)閾值的多路傳感器數(shù)據(jù)的數(shù)據(jù)包，并在所述數(shù)據(jù)包發(fā)送完畢后向所述USB數(shù)據(jù)轉(zhuǎn)發(fā)芯片發(fā)送觸發(fā)信號； 所述USB數(shù)據(jù)轉(zhuǎn)發(fā)芯片，具體用于在接收到所述FPGA發(fā)送的觸發(fā)信號后，將接收到的小于字節(jié)閾值的多路傳感器數(shù)據(jù)的數(shù)據(jù)包立即發(fā)送到所述智能終端。
6.根據(jù)權(quán)利要求5所述的數(shù)據(jù)收發(fā)系統(tǒng)，其特征在于， 所述USB數(shù)據(jù)轉(zhuǎn)發(fā)芯片中預(yù)先配置用于設(shè)定全速模式下的字節(jié)閾值的全速模式控制文件； 所述USB數(shù)據(jù)轉(zhuǎn)發(fā)芯片，還用于當(dāng)接收到的數(shù)據(jù)包達(dá)到字節(jié)閾值時(shí)，自動(dòng)發(fā)送字節(jié)閾值的數(shù)據(jù)包到所述智能終端。
7.一種數(shù)據(jù)收發(fā)方法，其特征在于，所述方法包括: 多路數(shù)據(jù)采集單元采集多路傳感器數(shù)據(jù)并進(jìn)行無線發(fā)送，每路數(shù)據(jù)采集單元包含用于采集數(shù)據(jù)的傳感器和用于將傳感器數(shù)據(jù)無線發(fā)送的無線模塊； 數(shù)據(jù)收發(fā)單元無線接收所述多路傳感器數(shù)據(jù)，同時(shí)處理所述多路傳感器數(shù)據(jù)，并將處理后的多路傳感器數(shù)據(jù)高速實(shí)時(shí)地輸出； 智能終端接收處理后的多路傳感器數(shù)據(jù)。
8.根據(jù)權(quán)利要求7所述的方法，其特征在于，所述數(shù)據(jù)收發(fā)單元無線接收所述多路傳感器數(shù)據(jù)，同時(shí)處理所述多路傳感器數(shù)據(jù)，并將處理后的多路傳感器數(shù)據(jù)高速實(shí)時(shí)地輸出；包括: 利用多個(gè)無線收發(fā)模塊對應(yīng)地?zé)o線接收所述多路數(shù)據(jù)采集單元傳送的多路傳感器數(shù)據(jù)，并發(fā)送給收發(fā)控制模塊； 利用所述收發(fā)控制模塊同時(shí)處理所述多路傳感器數(shù)據(jù)，將處理后的多路傳感器數(shù)據(jù)發(fā)送給數(shù)據(jù)轉(zhuǎn)發(fā)模塊，并控制所述數(shù)據(jù)轉(zhuǎn)發(fā)模塊進(jìn)行發(fā)送； 利用所述數(shù)據(jù)轉(zhuǎn)發(fā)模塊在所述收發(fā)控制模塊的控制下，將所述處理后的多路傳感器數(shù)據(jù)高速實(shí)時(shí)地發(fā)送至所述智能終端。
9.根據(jù)權(quán)利要求7或8所述的方法，其特征在于，所述無線模塊為藍(lán)牙模塊，所述無線收發(fā)模塊為具有藍(lán)牙功能的微控制單元MCU。
10.根據(jù)權(quán)利要求9所述的方法，其特征在于，所述收發(fā)控制模塊為現(xiàn)場可編程邏輯門陣列FPGA ;所述數(shù)據(jù)轉(zhuǎn)發(fā)模塊為USB數(shù)據(jù)轉(zhuǎn)發(fā)芯片，所述方法還包括: 預(yù)先在所述USB數(shù)據(jù)轉(zhuǎn)發(fā)芯片中配置全速模式控制文件，該全速模式控制文件用于設(shè)定全速模式下的字節(jié)閾值； 所述FPGA向所述USB數(shù)據(jù)轉(zhuǎn)發(fā)芯片發(fā)送小于字節(jié)閾值的多路傳感器數(shù)據(jù)的數(shù)據(jù)包，并在所述數(shù)據(jù)包發(fā)送完畢后向所述USB數(shù)據(jù)轉(zhuǎn)發(fā)芯片發(fā)送觸發(fā)信號； 所述USB數(shù)據(jù)轉(zhuǎn)發(fā)芯片在接收到所述FPGA發(fā)送的觸發(fā)信號后，將接收到的小于字節(jié)閾值的多路傳感器數(shù)據(jù)的數(shù)據(jù)包立即發(fā)送到所述智能終端；或者，當(dāng)接收到的數(shù)據(jù)包達(dá)到字節(jié)閾值時(shí)，自動(dòng)發(fā)送字節(jié)閾值的數(shù)據(jù)包到所述智能終端。
【文檔編號】H04B1/38GK104426566SQ201310368129
【公開日】2015年3月18日 申請日期:2013年8月21日 優(yōu)先權(quán)日:2013年8月21日
【發(fā)明者】陳燕 申請人:上海朗虹信息科技有限公司