轉(zhuǎn)接盒的制作方法
【專利摘要】一種轉(zhuǎn)接盒，其包括第一插頭及第二插頭，該第一插頭可分離地插接于電子裝置的第一接口，該第二插頭可分離地插接于負載的第二接口；該負載用于通過第二接口輸出第一信號。該第一插頭與第二插頭的類型不同；該第一插頭與第二插頭電性連接，當?shù)谝徊孱^與第一接口插接并且第二插頭與第二接口插接時，該第二插頭將所述第二接口輸出的第一信號傳送至第一插頭，使得第一插頭輸出所述第一信號至第一接口。
【專利說明】轉(zhuǎn)接盒

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種轉(zhuǎn)接盒。

【背景技術(shù)】
[0002] 轉(zhuǎn)接盒通常包括第一插頭、格式轉(zhuǎn)換模塊及第二插頭，格式轉(zhuǎn)換模塊連接于第一 插頭與第二插頭之間。其中，第一插頭適合于傳輸?shù)谝活A(yù)定格式的信號，第二插頭適合于傳 輸?shù)诙A(yù)定格式的信號。
[0003] 第一插頭用于接收第一預(yù)定格式的第一信號。格式轉(zhuǎn)換模塊用于將第一預(yù)定格式 的第一信號轉(zhuǎn)換成第二預(yù)定格式的第一信號，從而使得第二插頭輸出第二預(yù)定格式的第一 信號。然而，格式轉(zhuǎn)換模塊在執(zhí)行上述信號格式轉(zhuǎn)換的過程中，會導致第一信號失真。


【發(fā)明內(nèi)容】

[0004] 鑒于此，有必要提供一種能避免信號失真的轉(zhuǎn)接盒。
[0005] -種轉(zhuǎn)接盒，其包括第一插頭及第二插頭，該第一插頭可分離地插接于電子裝置 的第一接口，該第二插頭可分離地插接于負載的第二接口；該負載用于通過第二接口輸出 第一信號。該第一插頭與第二插頭的類型不同；該第一插頭與第二插頭電性連接，當?shù)谝徊?頭與第一接口插接并且第二插頭與第二接口插接時，該第二插頭將所述第二接口輸出的第 一信號傳送至第一插頭，使得第一插頭輸出所述第一信號至第一接口。
[0006] 上述轉(zhuǎn)接盒，通過將第一插頭與第二插頭電性連接，當?shù)谝徊孱^與第一接口插接 并且第二插頭與第二接口插接時，該第二插頭將所述第二接口輸出的第一信號傳送至第一 插頭，使得第一插頭輸出所述第一信號至第一接口，也即第一插頭和第二插頭均能傳輸?shù)?二接口輸出的第一信號。相對于現(xiàn)有技術(shù)，由于不需要進行信號格式轉(zhuǎn)換，有效地避免了信 號失真。

【專利附圖】

【附圖說明】
[0007] 圖1為電子裝置與多個負載連接的示意圖。
[0008] 圖2為圖1所示電子裝置之一較佳實施方式的功能模塊圖，該電子裝置包括第一 切換開關(guān)及第二切換開關(guān)。
[0009] 圖3為圖2所示第一切換開關(guān)之一較佳實施方式的內(nèi)部結(jié)構(gòu)圖。
[0010] 圖4為圖2所示第二切換開關(guān)之一較佳實施方式的內(nèi)部結(jié)構(gòu)圖。
[0011] 圖5為轉(zhuǎn)接盒與電子裝置及負載連接之示意圖。
[0012] 圖6為圖5所示轉(zhuǎn)接盒之內(nèi)部結(jié)構(gòu)圖。
[0013] 主要元件符號說明

【權(quán)利要求】
1. 一種轉(zhuǎn)接盒，其包括第一插頭及第二插頭，該第一插頭可分離的插接于電子裝置的 第一接口，該第二插頭可分離的插接于負載的第二接口；該負載用于通過第二接口輸出第 一信號；其特征在于：該第一插頭與第二插頭的類型不同；該第一插頭與第二插頭電性連 接，當?shù)谝徊孱^與第一接口插接并且第二插頭與第二接口插接時，該第二插頭將所述第二 接口輸出的第一信號傳送至第一插頭，使得第一插頭輸出所述第一信號至第一接口。
2. 如權(quán)利要求1所述的轉(zhuǎn)接盒，其特征在于：該轉(zhuǎn)接盒還包括用于存儲預(yù)定代碼的存 儲器，該存儲器通過第一插頭及第一接口連接電子裝置的處理單元；該存儲器中存儲的預(yù) 定代碼通過第一接口及第一插頭被處理單元讀取，所述讀取到的預(yù)定代碼代表第二接口輸 出的第一信號的格式； 或者該存儲器與處理單元連接；該存儲器中存儲的預(yù)定代碼被處理單元讀取，所述讀 取到的預(yù)定代碼代表第二接口輸出的第一信號的格式。
3. 如權(quán)利要求1所述的轉(zhuǎn)接盒，其特征在于：該轉(zhuǎn)接盒包括第一分壓電阻， 該第一分壓電阻的第一端接地；該第一分壓電阻的第二端與電子裝置的處理單元連 接；當?shù)谝徊孱^與第一接口插接時，該第一分壓電阻的第二端與電子裝置內(nèi)置的第二分壓 電阻的第一端連接，該第二分壓電阻的第二端與電子裝置內(nèi)置的電壓源連接； 該第一分壓電阻兩端的電壓被處理單元偵測以產(chǎn)生偵測電壓，所述偵測電壓代表第二 接口輸出的第一信號的格式。
4. 如權(quán)利要求1所述的轉(zhuǎn)接盒，其特征在于：該第一插頭為DP插頭，第二插頭為HDMI 插頭；該DP插頭包括ML-LaneO正端、第一接地端、ML-LaneO負端、ML-Lanel正端、第二接 地端、ML-Lanel負端、ML_Lane2正端、第三接地端、ML_Lane2負端、ML_Lane3正端、第四接 地端、ML_Lane3負端、configl端、config2端、AUX CH正端、第五接地端、AUX CH負端、熱 插拔偵測端、Return端及DP PWR端； 該HDMI插頭包括TMDS2+端、第一接地端、TMDS2-端、TMDS1+端、第二接地端、 TMDS1 -端、TMDS0+端、第三接地端、TMDS0-端、HRXCP端、第四接地端、HRXCN端、CEC端、DDC/ CEC 端、SCL 端、NC 端、SDA 端、Hot Plug Detect 端及 HDMI PWR 端； TMDS2+端與ML-LaneO正端電性連接，HDMI插頭的第一接地端與DP插頭的第一接地端 電性連接，TMDS2-端與ML-LaneO負端電性連接，TMDS1+端與ML-Lanel正端電性連接，HDMI 插頭的第二接地端與DP插頭的第二接地端電性連接，TMDS1-端與ML-Lanel負端電性連 接，TMDS0+端與ML-Lane2正端電性連接，HDMI插頭的第三接地端與DP插頭的第三接地端 電性連接，TMDS0-端與ML-Lane2負端電性連接，HRXCP端與ML-Lane3正端電性連接，HDMI 插頭的第四接地端與DP插頭的第四接地端電性連接，HRXCN端與ML-Lane3負端電性連接， CEC端與configl端電性連接，DDC/CEC端與config2端電性連接，SCL端與AUX CH正端電 性連接，NC端與DP插頭的第五接地端電性連接，SDA端與AUX CH負端電性連接，Hot Plug Detect端與熱插拔偵測端電性連接，HDMI PWR端與DP PWR端電性連接；該第二插頭將第二 接口輸出的HDMI格式的第一信號傳送至第一插頭，使得第一插頭輸出HDMI格式的第一信 號至第一接口。
5. 如權(quán)利要求1所述的轉(zhuǎn)接盒，其特征在于：該第一插頭為DP插頭，第二插頭為DVI插 頭；該DP插頭包括ML-LaneO正端、第一接地端、ML-LaneO負端、ML-Lanel正端、第二接地 端、ML-Lanel負端、ML_Lane2正端、第三接地端、ML_Lane2負端、ML_Lane3正端、第四接地 端、ML_Lane3負端、configl端、config2端、AUX CH正端、第五接地端、AUX CH負端、熱插 拔偵測端、Return端及DP PWR端； 該DVI插頭包括TMDS2+端、第一接地端、TMDS2-端、TMDS1+端、第二接地端、TMDS1-端、 TMDS0+端、第三接地端、TMDS0-端、TMDS clock+端、第四接地端、TMDS clock-端、DDC clock 端、DDC data 端、Hot plug detect 端及 DVI PWR 端； TMDS2+端與ML-LaneO正端電性連接，DVI插頭的第一接地端與DP插頭的第一接地端 電性連接，TMDS2-端與ML-LaneO負端電性連接，TMDS1+端與ML-Lanel正端電性連接，DVI 插頭的第二接地端與DP插頭的第二接地端電性連接，TMDS1-端與ML-Lane 1負端電性連接， TMDS0+端與ML-Lane2正端電性連接，DVI插頭的第三接地端與DP插頭的第三接地端電性 連接，TMDS0-端與ML-Lane2負端電性連接，TMDS clock-端與ML-Lane3正端電性連接，DVI 插頭的第四接地端與DP插頭的第四接地端電性連接，TMDS clock-端與ML-Lane3負端電 性連接，DDC clock端與AUX CH正端電性連接，DDC data端與AUX CH負端電性連接，Hot plug detect端與熱插拔偵測端電性連接，DVI PWR端與DP PWR端電性連接；該第二插頭將 第二接口輸出的DVI格式的第一信號傳送至第一插頭，使得第一插頭輸出DVI格式的第一 信號至第一接口。
6. 如權(quán)利要求1所述的轉(zhuǎn)接盒，其特征在于：該第一插頭為DP插頭，第二插頭為USB插 頭；該DP插頭包括ML-LaneO正端、第一接地端、ML-LaneO負端、ML-Lanel正端、第二接地 端、ML-Lanel負端、ML_Lane2正端、第三接地端、ML_Lane2負端、ML_Lane3正端、第四接地 端、ML_Lane3負端、configl端、config2端、AUX CH正端、第五接地端、AUX CH負端、熱插 拔偵測端、Return端及DP PWR端； 該 USB 插頭包括 VBUS 端、D-端、D+ 端、GND 端、STDA_SSRX-端、STDA_SSRX+ 端、GND_ DRAIN端、STDA_SSTX-端及STDA_SSTX+端；D+端與ML-LaneO正端電性連接，GND端與第一 接地端電性連接，D-端與ML-LaneO負端電性連接，STDA_SSRX+端與ML-Lanel正端電性連 接，GND_DRAIN端與第二接地端電性連接，STDA_SSRX-端與ML-Lanel負端電性連接，STDA_ SSTX+端與ML-Lane2正端電性連接，STDA_SSTX-端與ML-Lane2負端電性連接；該第二插頭 將第二接口輸出的USB格式的第一信號傳送至第一插頭，使得第一插頭輸出USB格式的第 一信號至第一接口。
7. 如權(quán)利要求6所述的轉(zhuǎn)接盒，其特征在于：該轉(zhuǎn)接盒還包括用于存儲預(yù)定代碼的存 儲器，該處理單元內(nèi)置有代碼與信號格式對應(yīng)表，第一插頭的AUX CH正端、AUX CH負端分 別與第一接口的AUX CH正引腳、AUX CH負引腳連接，該存儲器與第一插頭的AUX CH正端、 AUX CH負端連接，處理單元與第一接口的AUX CH正引腳、AUX CH負引腳連接，該處理單元 用于通過第一接口的AUX CH正引腳、AUX CH負引腳及第一插頭的AUX CH正端、AUX CH負 端讀取存儲器中存儲的預(yù)定代碼，并根據(jù)所述讀取到的預(yù)定代碼在代碼與信號格式對應(yīng)表 中查詢與所述讀取到的預(yù)定代碼對應(yīng)的信號格式，該查詢到的信號格式即為第二接口輸出 的第一信號的格式。
8. 如權(quán)利要求1所述的轉(zhuǎn)接盒，其特征在于：該第一插頭為DP插頭，第二插頭為LAN插 頭；該DP插頭包括ML-LaneO正端、第一接地端、ML-LaneO負端、ML-Lanel正端、第二接地 端、ML-Lanel負端、ML_Lane2正端、第三接地端、ML_Lane2負端、ML_Lane3正端、第四接地 端、ML_Lane3負端、configl端、config2端、AUX CH正端、第五接地端、AUX CH負端、熱插 拔偵測端、Return端及DP PWR端； 該LAN插頭包括數(shù)據(jù)發(fā)送正端、數(shù)據(jù)發(fā)送負端、數(shù)據(jù)接收正端及數(shù)據(jù)接收負端，該數(shù)據(jù) 發(fā)送正端；該數(shù)據(jù)發(fā)送正端與ML-LaneO正端電性連接，該數(shù)據(jù)發(fā)送負端與ML-LaneO負端電 性連接；該數(shù)據(jù)接收正端與ML-Lanel正端電性連接，該數(shù)據(jù)接收負端與ML-Lanel負端電性 連接；該第二插頭將第二接口輸出的LAN格式的第一信號傳送至第一插頭，使得第一插頭 輸出LAN格式的第一信號至第一接口。
9. 如權(quán)利要求8所述的轉(zhuǎn)接盒，其特征在于：該轉(zhuǎn)接盒還包括用于存儲預(yù)定代碼的存 儲器，該處理單元內(nèi)置有代碼與信號格式對應(yīng)表；第一插頭的AUX CH正端、AUX CH負端分 別與第一接口的AUX CH正引腳、AUX CH負引腳連接，該存儲器與第一插頭的AUX CH正端、 AUX CH負端連接，處理單元與第一接口的AUX CH正引腳、AUX CH負引腳連接，該處理單元 用于通過第一接口的AUX CH正引腳、AUX CH負引腳及第一插頭的AUX CH正端、AUX CH負 端讀取存儲器中存儲的預(yù)定代碼，并根據(jù)所述讀取到的預(yù)定代碼在代碼與信號格式對應(yīng)表 中查詢與所述讀取到的預(yù)定代碼對應(yīng)的信號格式，該查詢到的信號格式即為第二接口輸出 的第一信號的格式。
10. 如權(quán)利要求1所述的轉(zhuǎn)接盒，其特征在于：該第一插頭為DP插頭，第二插頭為 Esata插頭；該DP插頭包括ML-LaneO正端、第一接地端、ML-LaneO負端、ML-Lanel正端、第 二接地端、ML-Lanel負端、ML_Lane2正端、第三接地端、ML_Lane2負端、ML_Lane3正端、第 四接地端、ML_Lane3負端、configl端、config2端、AUX CH正端、第五接地端、AUX CH負端、 熱插拔偵測端、Return端及DP PWR端； 該Esata插頭包括DR+端、第一接地端、DR-端、DT+端、第二接地端、DT-端及第三接地 端；DR+端與ML-LaneO正端電性連接，Esata插頭的第一接地端與DP插頭的第一接地端電 性連接，DR-端與ML-LaneO負端電性連接，DT+端與ML-Lane 1正端電性連接，Esata插頭的 第二接地端與DP插頭的第二接地端電性連接，DT-端與ML-Lanel負端電性連接，Esata插 頭的第三接地端與DP插頭的第三接地端電性連接；該第二插頭將第二接口輸出的Esata格 式的第一信號傳送至第一插頭，使得第一插頭輸出Esata格式的第一信號至第一接口。
11. 如權(quán)利要求10所述的轉(zhuǎn)接盒，其特征在于：該轉(zhuǎn)接盒還包括用于存儲預(yù)定代碼的 存儲器，該處理單元內(nèi)置有代碼與信號格式對應(yīng)表，第一插頭的AUX CH正端、AUX CH負端分 別與第一接口的AUX CH正引腳、AUX CH負引腳連接，該存儲器與第一插頭的AUX CH正端、 AUX CH負端連接，處理單元與第一接口的AUX CH正引腳、AUX CH負引腳連接，該處理單元 用于通過第一接口的AUX CH正引腳、AUX CH負引腳及第一插頭的AUX CH正端、AUX CH負 端讀取存儲器中存儲的預(yù)定代碼，并根據(jù)所述讀取到的預(yù)定代碼在代碼與信號格式對應(yīng)表 中查詢與所述讀取到的預(yù)定代碼對應(yīng)的信號格式，該查詢到的信號格式即為第二接口輸出 的第一信號的格式。
12. 如權(quán)利要求1所述的轉(zhuǎn)接盒，其特征在于：該第一插頭為DP插頭，第二插頭為IEEE 1394插頭；該DP插頭包括ML-LaneO正端、第一接地端、ML-LaneO負端、ML-Lanel正端、第 二接地端、ML-Lanel負端、ML_Lane2正端、第三接地端、ML_Lane2負端、ML_Lane3正端、第 四接地端、ML_Lane3負端、configl端、config2端、AUX CH正端、第五接地端、AUX CH負端、 熱插拔偵測端、Return端及DP PWR端； 該 IEEE 1394 插頭包括 TPB*51 端、VG Cable ground 2 端、TPB 62 端、TPA*33 端、 TPA 44 端及 VP Cable power 1 端；該 TPB*51 端與 ML-LaneO 正端電性連接，該 VG Cable ground 2端與第一接地端電性連接，該TPB 62端與ML-LaneO負端電性連接，該TPA*33端 與ML-Lanel正端電性連接，該TPA 44端與ML-Lanel負端電性連接，該VP Cable power 1 端與DP PWR端電性連接；該第二插頭將第二接口輸出的IEEE 1394格式的第一信號傳送至 第一插頭，使得第一插頭輸出IEEE 1394格式的第一信號至第一接口。
13.如權(quán)利要求1所述的轉(zhuǎn)接盒，其特征在于：該第一插頭與第二插頭直接電性連接。
【文檔編號】H04N21/426GK104349188SQ201310321708
【公開日】2015年2月11日 申請日期:2013年7月29日 優(yōu)先權(quán)日:2013年7月29日
【發(fā)明者】林靜忠 申請人:鴻富錦精密工業(yè)（深圳）有限公司, 鴻海精密工業(yè)股份有限公司