專利名稱：一種數(shù)字化信號的處理方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種數(shù)字化信號的處理方法及裝置，屬于信號處理分析技術(shù)領(lǐng)域。
背景技術(shù)：
在數(shù)字化信息處理中，我們經(jīng)常會用到各種各樣的算法，比如常見的各類加密解密算法，比如傅立葉變換算法(FFT\DFT)等等，在不同的應(yīng)用場合和領(lǐng)域，采用適當(dāng)?shù)臄?shù)據(jù)算法，可以實(shí)現(xiàn)各種不同的目標(biāo)。目前對數(shù)字化信號的處理多采用浮點(diǎn)運(yùn)算的方法處理，但是因?yàn)橛嬎銠C(jī)只能存儲整數(shù)，對于海量的數(shù)字化信號處理，一般的浮點(diǎn)運(yùn)算可能很慢且會有誤差，無法滿足高要求的數(shù)字化信號的處理和分析，且DSP無法發(fā)揮其最大的功效；而且對于一些比較重要的數(shù)據(jù)也無法在前處理過程中加密。

發(fā)明內(nèi)容
本發(fā)明設(shè)計開發(fā)了一種數(shù)字化信號的處理方法及基于DSP的數(shù)字化信號處理裝置。本發(fā)明的中的方法將數(shù)字化信號全部以定點(diǎn)運(yùn)算處理并加密，提高了數(shù)字化信號處理的效率、準(zhǔn)確性和安全性。本發(fā)明提供的技術(shù)方案為:一種數(shù)字化信號的處理方法，其特征在于，包括:步驟1、前置系統(tǒng)接收原始數(shù)字化信號并將其通過傳輸系統(tǒng)傳輸?shù)紻SP ；步驟2、在所述DSP上，對于接收到的所述原始數(shù)字化信號數(shù)據(jù)，進(jìn)行初步統(tǒng)計，確定包含所述原始數(shù)字化信號中的所有單個元素的基本集合；所述基本集合中的每個單個元素按其在所述基本集合中的順序一一映射一從m開始的順序的自然數(shù)，建立一基本數(shù)據(jù)集合，其中所述基本數(shù)據(jù)集合中的自然數(shù)的進(jìn)位方式為十進(jìn)制；步驟3、所述原始數(shù)字化信號中的η個元素，對應(yīng)其在所述基本數(shù)據(jù)集合中的數(shù)值，按其在所述原始數(shù)字化信號中的順序生成一由η個自然數(shù)組成的O階遺序；步驟4、所述O階遺序中的第I個數(shù)以在所述基本數(shù)據(jù)集合的最后一位或第一位開始排序，得到實(shí)際位序，所述實(shí)際位序加上m-Ι得到順序位序，將所述第I個數(shù)放在所述基本數(shù)據(jù)集合的最后一位并將所述基本數(shù)據(jù)集合中與所述第I個數(shù)相同的數(shù)消除，生成第一基本數(shù)據(jù)集合，并消除O階遺序中的所述第I個數(shù)且將所述第I個數(shù)的順序位序放在所述O階遺序的第一位；所述O階遺序中第2個數(shù)，按照所述第一基本數(shù)據(jù)集合的順序按上述方法排序生成第二基本數(shù)據(jù)集合，并將按照第一基本數(shù)據(jù)集合的順序且按上述方法生成的所述第2個數(shù)的順序位序放在所述O階遺序的第二位且消除所述第2個數(shù)，依次類推，所述O階遺序中的第η個數(shù)以第n-Ι基本數(shù)據(jù)集合的順序且按上述方法排序生成第η基本數(shù)據(jù)集合，并將按照第n-Ι基本數(shù)據(jù)集合的順序且按上述方法生成的所述第η個數(shù)的順序位序放在所述O階遺序的第η位且消除所述第η個數(shù)，每個所述原始數(shù)字化信號的元素的順序位序組成了I階遺序；步驟5、按照同樣的方式，對于I階遺序的數(shù)據(jù)進(jìn)行處理，所述可得到2階遺序，同樣的，可得到η階遺序，其中每任意階遺序中的第一個數(shù)的處理都是以所述基本數(shù)據(jù)集合開始；步驟6、所述DSP將所述產(chǎn)生的η階遺序輸出到后續(xù)處理系統(tǒng)處，直接作為結(jié)果或輔助數(shù)據(jù)，進(jìn)行后續(xù)處理。一種基于DSP的數(shù)字化信號的處理裝置，其特征在于，包括:至少一個DSP芯片，其連接所述前置系統(tǒng)和第一同步動態(tài)隨機(jī)存儲器；所述前置系統(tǒng)包括:FPGA、第二同步動態(tài)隨機(jī)存儲器、第三同步動態(tài)隨機(jī)存儲器、FLASH 存儲器、A/D 轉(zhuǎn)換器、ARM 芯片、電源、USB HOST、JTAG、DM9000、RS232 和 RS485，所述FPGA連接所述DSP芯片、ARM芯片、電源、第二同步動態(tài)隨機(jī)存儲器和A/D轉(zhuǎn)換器，所述ARM芯片連接所述USB HOST、JTAG、DM9000、RS232、RS485、FLASH存儲器第三同步動態(tài)隨機(jī)存儲器和后續(xù)處理系統(tǒng)。本發(fā)明的有益效果:本發(fā)明所述的數(shù)字化信號的處理方法全部采用定點(diǎn)運(yùn)算增加了數(shù)字化信號處理的準(zhǔn)確性，提高了數(shù)字化信號處理的速度，最大限度發(fā)揮出了 DSP-尤其是定點(diǎn)DSP的處理能力，從而了也提高了和DSP連用的其它芯片或硬件的工作效率。由于方法本身采取的排序、查找及遞歸均屬于最基本的算法，具備嚴(yán)格穩(wěn)定的時間復(fù)雜度，在一些嚴(yán)格要求與時間相關(guān)的應(yīng)用場合具有極大的意義。同時本發(fā)明所述的字化信號的處理方法本身對數(shù)字化信號有加密的功效，在一些場合下可以替代混淆器使用，完全防止了某些利用語言統(tǒng)計規(guī)律進(jìn)行破解的方法，同時其嚴(yán)格精確的時間復(fù)雜度相關(guān)性，可完全防止暴力破解法，防止了一些重要的信號或數(shù)據(jù)被破解而泄露的危險。


圖1為本發(fā)明所述的一種數(shù)字化信號的處理方法的流程示意圖。圖2為本發(fā)明所述的一種基于DSP的數(shù)字化信號的處理裝置結(jié)構(gòu)圖。
具體實(shí)施例方式下面結(jié)合附圖對本發(fā)明做進(jìn)一步的詳細(xì)說明，以令本領(lǐng)域技術(shù)人員參照說明書文字能夠據(jù)以實(shí)施。實(shí)施例1如圖1所示，本發(fā)明提供一種數(shù)字化信號的方法，包括:步驟1、前置系統(tǒng)接收原始數(shù)字化信號“ebdaacaehfbihcebiiid”并將其通過傳輸系統(tǒng)傳輸?shù)紻SP ；步驟2、在DSP上，原始數(shù)字化信號為“ebdaacaehfbihcebiiid”，其基本集合{a，b，c，d，e，f，g，h，I，j}，基本集合轉(zhuǎn)換為的基本數(shù)據(jù)集合為{0，1，2，3，4，5，6，7，8，9}；步驟3、原始數(shù)字化信號對應(yīng)基本數(shù)據(jù)集合映射為“41300204751872418883”的O階遺序；步驟4、開始對O階遺序的數(shù)據(jù)進(jìn)行處理，對于初始基本數(shù)據(jù)集合{0，1,2,3,4,5,6,7,8,9},第一個要處理的數(shù)字4在初始基本集合中實(shí)際位序?yàn)?，這個按反向處理-從后向前數(shù)，實(shí)際位序加上0-1得到順序位序?yàn)?，將5放在O階遺序的第一位，并將O階遺序中的第一個數(shù)消除，然后把4放在基本數(shù)據(jù)集合之后，則為01234567894，去掉之前重復(fù)的，第一基本數(shù)據(jù)集合為0123567894 ;第二個要處理的數(shù)字為1，在第一基本數(shù)據(jù)集合中從其最后一位開始的實(shí)際位序?yàn)榈?，則對應(yīng)可轉(zhuǎn)換的順序位序?yàn)?，將8放在O階遺序的第二位并消除O階遺序中的第2數(shù)，然后把I放在第一基本數(shù)據(jù)集合之后，則為01235678941，去掉之前重復(fù)的，第二基本數(shù)據(jù)集合為0235678941 ;逐次處理完畢，得到的I階遺序數(shù)據(jù)為58790914796836544007 ；步驟5、對I階反向遺序數(shù)據(jù)58790914796836544007，以0123456789為初始到的基本數(shù)據(jù)集合進(jìn)行同樣的處理，可以得到2階遺序數(shù)據(jù):42339197437682860807 ;依次類推，可以得到任意η階遺序數(shù)據(jù)；步驟6、DSP將所述產(chǎn)生的η階遺序輸出到后續(xù)處理系統(tǒng)處，直接作為結(jié)果或輔助數(shù)據(jù)，進(jìn)行后續(xù)處理。對任意η階遺序數(shù)據(jù)(η > O)，進(jìn)行逆操作，可得到η_1階遺序數(shù)據(jù)，直到得到O階遺序數(shù)據(jù)，然后進(jìn)行簡單的靜態(tài)映射替換，即可還原出原始的信號數(shù)據(jù)。由處理過程可知，在處理每個數(shù)據(jù)時，都需要先進(jìn)行基本集合的確定，然后是查找運(yùn)算，每次處理都是一一對應(yīng)的映射處理，但每次的映射都完全不同，且操作可逆，每次操作運(yùn)算均具有相對穩(wěn)定的時間復(fù)雜度，而且根據(jù)統(tǒng)計學(xué)，如果采用正反向混合處理，對于任何大數(shù)據(jù)，此操作均具備混淆功能，根據(jù)以上幾點(diǎn)，此算法在加密解密領(lǐng)域具備非常重要的特點(diǎn)，具有很大的應(yīng)用前景。對于三角函數(shù)(比如正弦或余弦)或方波、三角形波等各種類型的信號數(shù)據(jù)，如果對其數(shù)據(jù)進(jìn)行遺序處理(單純的正向或反向)，則其各階遺序數(shù)據(jù)的統(tǒng)計規(guī)律非常明顯，在擬合、濾波、測頻、去噪等應(yīng)用場合可以作為輔助方法來使用。實(shí)施例2如圖2所示，至少一個DSP芯片，其連接所述前置系統(tǒng)和第一同步動態(tài)隨機(jī)存儲器；前置系統(tǒng)包括:FPGA、第二同步動態(tài)隨機(jī)存儲器、第三同步動態(tài)隨機(jī)存儲器、FLASH存儲器、A/D 轉(zhuǎn)換器、ARM 芯片、電源、USB HOST、JTAG、DM9000、RS232 和 RS485，所述 FPGA 連接所述DSP芯片、ARM芯片、電源、第二同步動態(tài)隨機(jī)存儲器和A/D轉(zhuǎn)換器，所述ARM芯片連接所述USB HOST、JTAG、DM9000、RS232、RS485、FLASH存儲器和第三同步動態(tài)隨機(jī)存儲器。ARM負(fù)責(zé)處理整個系統(tǒng)的輸入輸出及流程管理調(diào)度，包括初始配置的設(shè)置；FPGA主要負(fù)責(zé)處理具體遺序處理任務(wù)的調(diào)度以及DSP與ARM之間的數(shù)據(jù)通信；DSP可以有單個或多個，一般根據(jù)應(yīng)用領(lǐng)域數(shù)據(jù)量的大小及處理遺序的階數(shù)來確定，DSP的主要任務(wù)即進(jìn)行遺序處理，包括I階到η階遺序的處理，對于加密解密的應(yīng)用，遺序處理即加密操作，遺序的反向逆運(yùn)算即解密操作；裝置的輸入輸出包括USB、RS232、RS485、JTAG、以太網(wǎng)接口及專用數(shù)據(jù)接收的A/D處理模塊；對于一些特殊場合的高速大規(guī)模數(shù)字化信號的輸入，提供了直接與FPGA連接的A/D處理模塊以接收數(shù)據(jù)；裝置可進(jìn)行實(shí)時數(shù)據(jù)的同步或異步處理以接收數(shù)據(jù)并輸出數(shù)據(jù)，也可對靜態(tài)或動態(tài)數(shù)據(jù)進(jìn)行輸入存儲、處理存儲，在任意時間進(jìn)行輸出。盡管本發(fā)明的實(shí)施方案已公開如上，但其并不僅僅限于說明書和實(shí)施方式中所列運(yùn)用，它完全可以被適用于各種適合本發(fā)明的領(lǐng)域，對于熟悉本領(lǐng)域的人員而言，可容易地實(shí)現(xiàn)另外的修改，因此在不背離權(quán)利要求及等同范圍所限定的一般概念下，本發(fā)明并不限于特定的細(xì)節(jié)和這里示出與描述的圖例。
權(quán)利要求
1.一種數(shù)字化信號的處理方法，其特征在于，包括: 步驟1、前置系統(tǒng)接收原始數(shù)字化信號并將其通過傳輸系統(tǒng)傳輸?shù)紻SP ； 步驟2、在所述DSP上，對于接收到的所述原始數(shù)字化信號數(shù)據(jù)，進(jìn)行初步統(tǒng)計，確定包含所述原始數(shù)字化信號中的所有單個元素的基本集合；所述基本集合中的每個單個元素按其在所述基本集合中的順序一一映射一從m開始的順序的自然數(shù)，建立一基本數(shù)據(jù)集合，其中所述基本數(shù)據(jù)集合中的自然數(shù)的進(jìn)位方式為十進(jìn)制； 步驟3、所述原始數(shù)字化信號中的η個元素，對應(yīng)其在所述基本數(shù)據(jù)集合中的數(shù)值，按其在所述原始數(shù)字化信號中的順序生成一由η個自然數(shù)組成的O階遺序； 步驟4、所述O階遺序中的第I個數(shù)以在所述基本數(shù)據(jù)集合的最后一位或第一位開始排序，得到實(shí)際位序，所述實(shí)際位序加上m-Ι得到順序位序，將所述第I個數(shù)放在所述基本數(shù)據(jù)集合的最后一位并將所述基本數(shù)據(jù)集合中與所述第I個數(shù)相同的數(shù)消除，生成第一基本數(shù)據(jù)集合，并消除O階遺序中的所述第I個數(shù)且將所述第I個數(shù)的順序位序放在所述O階遺序的第一位；所述O階遺序中第2個數(shù)，按照所述第一基本數(shù)據(jù)集合的順序按上述方法排序生成第二基本數(shù)據(jù)集合，并將按照第一基本數(shù)據(jù)集合的順序且按上述方法生成的所述第2個數(shù)的順序位序放在所述O階遺序的第二位且消除所述第2個數(shù)，依次類推，所述O階遺序中的第η個數(shù)以第n-Ι基本數(shù)據(jù)集合的順序且按上述方法排序生成第η基本數(shù)據(jù)集合，并將按照第n-Ι基本數(shù)據(jù)集合的順序且按上述方法生成的所述第η個數(shù)的順序位序放在所述O階遺序的第η位且消除所述第η個數(shù)，每個所述原始數(shù)字化信號的元素的順序位序組成了I階遺序； 步驟5、按照同樣的方式，對于I階遺序的數(shù)據(jù)進(jìn)行處理，所述可得到2階遺序，同樣的，可得到η階遺序，其中每任意階遺序中的第一個數(shù)的處理都是以所述基本數(shù)據(jù)集合開始；步驟6、所述DSP將所述產(chǎn)生的η階遺序輸出到后續(xù)處理系統(tǒng)處，直接作為結(jié)果或輔助數(shù)據(jù)，進(jìn)行后續(xù)處理。
2.一種基于DSP的數(shù)字化信號的處理裝置，其特征在于，包括: 至少一個DSP芯片，其連接所述前置系統(tǒng)和第一同步動態(tài)隨機(jī)存儲器； 所述前置系統(tǒng)包括:FPGA、第二同步動態(tài)隨機(jī)存儲器、第三同步動態(tài)隨機(jī)存儲器、FLASH存儲器、A/D 轉(zhuǎn)換器、ARM 芯片、電源、USB HOST、JTAG、DM9000、RS232 和 RS485，所述 FPGA 連接所述DSP芯片、ARM芯片、電源、第二同步動態(tài)隨機(jī)存儲器和A/D轉(zhuǎn)換器，所述ARM芯片連接所述USB HOST、JTAG、DM9000、RS232、RS485、FLASH存儲器第三同步動態(tài)隨機(jī)存儲器和后續(xù)處理系統(tǒng)。
全文摘要
本發(fā)明公開了一種數(shù)字化信號的處理方法及裝置，其核心方法為映射、排序、查找和遞歸。主要用于數(shù)字化信號分析處理、概率分析、統(tǒng)計特征的提取和隱藏、數(shù)據(jù)加密解密、趨勢分析與判斷等等方面。本發(fā)明所述的數(shù)字化信號的處理方法采用定點(diǎn)運(yùn)算，配合定點(diǎn)DSP進(jìn)行處理，可極大提高數(shù)字化信號處理的速度，最大限度發(fā)揮出了DSP的處理能力，使得在使用DSP的CPU系統(tǒng)中DSP和其它芯片或硬件之間整體性能得到較大提高。同時本發(fā)明所述的字化信號的處理方法本身對數(shù)字化信號有加密的功效，在一些場合下可以替代混淆器使用，完全防止了某些利用語言統(tǒng)計規(guī)律進(jìn)行破解的方法，防止了一些重要的信號或數(shù)據(jù)被破解而泄露的危險。
文檔編號H04L9/06GK103095448SQ20131002309
公開日2013年5月8日 申請日期2013年1月22日 優(yōu)先權(quán)日2013年1月22日
發(fā)明者崔小崗, 王一凡, 李宏強(qiáng) 申請人:廣西寶恒電子科技有限公司