光接收器的制造方法
【專(zhuān)利摘要】本發(fā)明涉及一種用于處理光接收信號(hào)(122a、122b、122c和122d)的光接收器(100)，所述光接收器(100)包括固定硬件電路(135)，用于實(shí)施信號(hào)處理部分以使用處理參數(shù)(152)處理所述光接收信號(hào)(122a、122b、122c和122d)；用于自適應(yīng)地更新所述處理參數(shù)(152)的處理器(151)；以及將所述信號(hào)處理部分和所述處理器(151)集成到一個(gè)芯片中的封裝(131)。
【專(zhuān)利說(shuō)明】光接收器

【背景技術(shù)】
[0001]本發(fā)明涉及一種光接收器，具體而言是具有固定硬件電路的光接收器和在封裝中實(shí)施的處理器，以及涉及一種具有光相干接收器的光傳輸系統(tǒng)。
[0002]在相干光傳輸中，具有數(shù)字信號(hào)處理(DSP)的數(shù)字相干接收器是實(shí)現(xiàn)偏振解復(fù)用、解調(diào)和損害補(bǔ)償?shù)年P(guān)鍵使能技術(shù)。在高速光傳輸中，DSP作為專(zhuān)用集成電路(ASIC)在硬件中實(shí)施，因?yàn)榭删幊虜?shù)字信號(hào)處理器無(wú)法滿足處理速度的要求。
[0003]ASIC開(kāi)發(fā)中的一個(gè)限制因素為開(kāi)發(fā)周期較長(zhǎng)，開(kāi)發(fā)周期覆蓋了算法設(shè)計(jì)，即浮點(diǎn)模擬、固定點(diǎn)模擬，以及對(duì)芯片設(shè)計(jì)、芯片硅鑄造、芯片調(diào)試的離線/實(shí)時(shí)驗(yàn)證等。此外，算法中的每處修改需要在全過(guò)程上再次運(yùn)行。這增加了一次性工程費(fèi)用(NRE)成本并容易產(chǎn)生新產(chǎn)品發(fā)布的時(shí)延問(wèn)題?，F(xiàn)有技術(shù)的缺點(diǎn)在于缺乏靈活性，即，對(duì)于DSP算法的每次更新，必須再次設(shè)計(jì)并敲定芯片。這導(dǎo)致了較高的成本以及時(shí)延，并使得相干接收器相對(duì)于設(shè)計(jì)變化不夠靈活。
[0004]使用可編程FPGA的另一個(gè)方法的容量有限，無(wú)法支持100G相干接收器應(yīng)用中的數(shù)據(jù)吞吐量需求。例如，具有8比特和2Sa/s的112Gbps OTN光信號(hào)的待處理容量為1.79Tbps。賽靈思和阿爾特拉提供的FPGA設(shè)備的I/O容量有限。此外，F(xiàn)PGA中的邏輯元件無(wú)法支持復(fù)雜的功能。例如，一個(gè)來(lái)自2010 ECOC Tu.5.A.2中的NEC的原型使用具有FPGA的16個(gè)卡，由于較大的大小和較高的成本，這些卡既不能用于原型也不能用于商業(yè)化。


【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的在于提供一種光接收器的概念，所述光接收器靈活地適應(yīng)設(shè)計(jì)變化，具體而言，靈活地適應(yīng)算法更新，并且其處理能力類(lèi)似于ASIC實(shí)施。
[0006]此目的可以通過(guò)獨(dú)立權(quán)利要求的特征來(lái)實(shí)現(xiàn)。進(jìn)一步的實(shí)施形式在從屬權(quán)利要求、具體說(shuō)明和附圖中顯而易見(jiàn)。
[0007]為了詳細(xì)描述本發(fā)明，將使用以下術(shù)語(yǔ)、縮寫(xiě)和符號(hào):
[0008]ASIC:專(zhuān)用集成電路；
[0009]DSP:數(shù)字信號(hào)處理；
[0010]FPGA:現(xiàn)場(chǎng)可編程門(mén)陣列；
[0011]FDEQ:頻域均衡器；
[0012]TDEQ:時(shí)域均衡器；
[0013]CR:載波恢復(fù)；
[0014]TR:定時(shí)恢復(fù)；
[0015]ADC:模數(shù)轉(zhuǎn)換器；
[0016]CD:色散；
[0017]PMD:偏振模色散；
[0018]FFT:快速傅立葉變換；
[0019]AGC:自動(dòng)增益控制；
[0020]VCO:壓控振蕩器；
[0021]FIR:有限脈沖響應(yīng)；
[0022]Tx:發(fā)送(方向)；
[0023]Rx:接收(方向)；
[0024]PDM:偏分復(fù)用；
[0025]BPSK: 二進(jìn)制相移鍵控；
[0026]QPSK:正交相移鍵控；
[0027]DBPSK:差分二進(jìn)制相移鍵控；
[0028]DQPSK:差分正交相移鍵控；
[0029]QAM:正交幅度調(diào)制；
[0030]CMA:恒模算法；
[0031]LMS:最小均方。
[0032]根據(jù)第一方面，本發(fā)明涉及一種用于處理光接收信號(hào)的光接收器，所述光接收器包括固定硬件電路，用于實(shí)施信號(hào)處理部分以使用處理參數(shù)處理所述光接收信號(hào)；用于自適應(yīng)地更新所述處理參數(shù)的處理器；以及將所述信號(hào)處理部分和所述處理器集成到一個(gè)芯片中的封裝。
[0033]通過(guò)所述處理參數(shù)實(shí)現(xiàn)所述光接收器的靈活性，所述處理參數(shù)可由所述處理器進(jìn)行自適應(yīng)更新?？筛滤龉饨邮掌饔糜谥С中绿匦曰蛩惴?，從而所述光接收器將來(lái)可安全地處理不同算法和特性。然而，所述光接收器作為封裝實(shí)施，所述封裝將所述信號(hào)處理部分和所述處理器集成在一個(gè)芯片中，因此所述光接收器是靈活的，同時(shí)實(shí)現(xiàn)與ASIC實(shí)施相當(dāng)?shù)男阅芩俾省?br> [0034]本發(fā)明中的所述處理參數(shù)不是可通過(guò)預(yù)定配置實(shí)現(xiàn)的固定配置。事實(shí)上，所述處理參數(shù)可通過(guò)所述DSP算法更新，并且需要所述處理參數(shù)處理實(shí)時(shí)輸入數(shù)據(jù)以獲得更新后的值，因?yàn)樾诺罈l件隨著時(shí)間和應(yīng)用而改變。因而，通過(guò)使用所述處理參數(shù)可以很容易地處理隨著時(shí)間和應(yīng)用而改變的信道條件。一種實(shí)時(shí)變化是由環(huán)境(例如隨著振動(dòng)而變化的光纖中的PMD效應(yīng)或變化的DSP FIR濾波器的系數(shù))導(dǎo)致的實(shí)時(shí)變化。另一種變化是網(wǎng)絡(luò)配置，當(dāng)增加或丟棄相鄰波長(zhǎng)中的一些流量時(shí)，所述網(wǎng)絡(luò)配置被改變，這可在現(xiàn)有工作波長(zhǎng)上引起嚴(yán)重的串?dāng)_或損害。例如，1G NRZ對(duì)50GHz間隔的PDM-QPSK的非線性串?dāng)_將導(dǎo)致嚴(yán)重的損失。波長(zhǎng)B中的這種變化不會(huì)在波長(zhǎng)A的固定ASIC中監(jiān)控到，因?yàn)楣釪EMUX已經(jīng)在所述光接收器之前分隔了光信息。但是，當(dāng)網(wǎng)絡(luò)管理得知變化，可配置新算法以通過(guò)可編程處理器處理該情形。因此，通過(guò)使用通過(guò)所述處理器進(jìn)行自適應(yīng)更新的所述處理參數(shù)，可帶來(lái)不同種類(lèi)的變化，并且無(wú)需設(shè)計(jì)新硬件。
[0035]在根據(jù)第一方面的光接收器的第一可能實(shí)施形式中，所述固定硬件電路實(shí)施為專(zhuān)用集成電路。
[0036]當(dāng)所述固定硬件電路實(shí)施為ASIC時(shí)，與軟件實(shí)施方案相比，處理速度較高。
[0037]在根據(jù)第一方面的所述光接收器的第二可能實(shí)施形式中，或根據(jù)第一方面的第一實(shí)施形式的光接收器的第二可能實(shí)施形式中，所述處理器實(shí)施為多核數(shù)字信號(hào)處理器。
[0038]將所述處理器實(shí)施為多核DSP允許利用靈活性以改變硬件配置或更新算法，所述算法用于更新所述硬件電路的信號(hào)處理的處理參數(shù)。
[0039]在根據(jù)第一方面的所述光接收器的第三可能實(shí)施形式中，或根據(jù)第一方面的前述任一實(shí)施形式的所述光接收器的第三可能實(shí)施形式中，所述固定硬件電路用于實(shí)施色散補(bǔ)償單元，所述處理參數(shù)包括所述色散補(bǔ)償單元的補(bǔ)償系數(shù)。
[0040]在根據(jù)第一方面的第三實(shí)施形式的所述光接收器的第四可能實(shí)施形式中，所述色散補(bǔ)償單元實(shí)施為頻域均衡器。
[0041]在根據(jù)第一方面的所述光接收器的第五可能實(shí)施形式中，或根據(jù)第一方面的前述任一實(shí)施形式的所述光接收器的第五可能實(shí)施形式中，所述固定硬件電路用于實(shí)施偏振模色散補(bǔ)償單元，所述處理參數(shù)包括所述偏振模色散補(bǔ)償單元的補(bǔ)償系數(shù)。
[0042]在根據(jù)第一方面的第五實(shí)施形式的所述光接收器的第六可能實(shí)施形式中，所述偏振模色散補(bǔ)償單元包括頻域均衡器。
[0043]在根據(jù)第一方面的第五實(shí)施形式的所述光接收器的第七可能實(shí)施形式中，所述偏振模色散補(bǔ)償單元包括時(shí)域均衡器。
[0044]在根據(jù)第一方面的所述光接收器的第八可能實(shí)施形式中，或根據(jù)第一方面的前述任一實(shí)施形式的所述光接收器的第八可能實(shí)施形式中，所述固定硬件電路以高于所述處理器的數(shù)據(jù)速率操作。
[0045]在根據(jù)第一方面的所述光接收器的第九可能實(shí)施形式中，或根據(jù)第一方面的前述任一實(shí)施形式的所述光接收器的第九可能實(shí)施形式中，所述固定硬件電路用于以所述光接收信號(hào)的符號(hào)速率處理所述光接收信號(hào)；并且其中所述處理器用于以所述光接收信號(hào)的所述符號(hào)速率的分?jǐn)?shù)部分更新所述處理參數(shù)。
[0046]在根據(jù)第一方面的所述光接收器的第十可能實(shí)施形式中，或根據(jù)第一方面的前述任一實(shí)施形式的所述光接收器的第十可能實(shí)施形式中，所述固定硬件電路和所述處理器通過(guò)不同的時(shí)鐘信號(hào)操作。
[0047]在根據(jù)第一方面的所述光接收器的第十一可能實(shí)施形式中，或根據(jù)第一方面的前述任一實(shí)施形式的所述光接收器的第十一可能實(shí)施形式中，所述處理器包括程序接口，用于更新計(jì)算機(jī)程序以適應(yīng)不同的應(yīng)用或性能需求，所述計(jì)算機(jī)程序?qū)嵤┧鎏幚韰?shù)的適配。
[0048]在根據(jù)第一方面的所述光接收器的第十二可能實(shí)施形式中，或根據(jù)第一方面的前述任一實(shí)施形式的所述光接收器的第十二可能實(shí)施形式中，所述固定硬件電路和所述處理器在不同的芯片上實(shí)施，具體而言是在單個(gè)封裝內(nèi)相互上下掛接的芯片上實(shí)施。
[0049]在根據(jù)第一方面的所述光接收器的第十三可能實(shí)施形式中，或根據(jù)第一方面的前述任一實(shí)施形式的所述光接收器的第十三可能實(shí)施形式中，所述光接收器進(jìn)一步包括所述固定硬件電路和所述處理器之間的更新接口，用于向所述固定硬件電路提供所述處理參數(shù)。
[0050]根據(jù)第二方面，本發(fā)明涉及一種可通過(guò)根據(jù)第一方面或根據(jù)第一方面的前述任一實(shí)施形式的所述光接收器的所述處理器的程序接口加載的計(jì)算機(jī)程序，所述計(jì)算機(jī)程序?qū)嵤┧鎏幚韰?shù)的適配。
[0051]根據(jù)第三方面，本發(fā)明涉及一種具有根據(jù)第一方面的第十三實(shí)施形式的光接收器的光傳輸系統(tǒng)，所述光接收器是使用芯片堆棧將所述固定硬件電路和所述處理器集成到所述封裝中的光相干接收器，其中所述處理參數(shù)通過(guò)所述更新接口重新配置。

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0052]本發(fā)明的進(jìn)一步實(shí)施例將參照以下附圖進(jìn)行描述，附圖中:
[0053]圖1所示為根據(jù)實(shí)施形式的光接收器的方框圖；
[0054]圖2所示為根據(jù)實(shí)施形式的光接收器的方框圖；
[0055]圖3所示為根據(jù)實(shí)施形式的光接收器的方框圖；以及
[0056]圖4所示為根據(jù)實(shí)施形式的光接收器的方框圖。

【具體實(shí)施方式】
[0057]圖1所示為根據(jù)實(shí)施形式的光接收器100 (具體為相干光接收器)的方框圖。光接收器300包括RX模擬部分101和RX數(shù)字部分103，其中RX模擬部分101包括光路徑105和電路徑107。光路徑105包括本地振蕩器109和90°混合電橋115。電路徑107包括四個(gè)光學(xué)前端119、四個(gè)自動(dòng)增益控制塊121和四個(gè)模數(shù)轉(zhuǎn)換器129a、129b、129c和129d。RX數(shù)字部分103包括集成了固定硬件電路135和處理器151的半導(dǎo)體封裝131。固定硬件電路135實(shí)施信號(hào)處理部分，用于通過(guò)使用處理參數(shù)152處理光接收信號(hào)122a、122b、122c和122d。處理器151用于自適應(yīng)地更新處理參數(shù)152。固定硬件電路135處理的光接收信號(hào)122a、122b、122c和122d是通過(guò)光接收器100接收的光信號(hào)112的數(shù)字表現(xiàn)形式。光接收信號(hào)包括接收的光信號(hào)112的各個(gè)偏振X、Y的同相分量X1、YI和正交分量XQ、YQ。
[0058]由于數(shù)字信號(hào)映射到兩個(gè)偏振中，那么90°混合電橋115用于將輸入信號(hào)(即接收的光信號(hào)112)與本地振蕩器(LO) 109信號(hào)110相混合,這種混合導(dǎo)致生成四個(gè)光輸出信號(hào)116a、116b、116c和116d,每個(gè)偏振具有兩個(gè)輸出信號(hào)，其中輸出信號(hào)116a和116b表不X偏振部分，輸出信號(hào)116c和116d表不y偏振部分。光輸出信號(hào)116a、116b、116c和116d通過(guò)包括(單個(gè)PIN或均衡)光電二極管和跨阻抗放大器(TIA)的光學(xué)前端(OFE) 119轉(zhuǎn)換為電信號(hào)。
[0059]由于信號(hào)功率可隨時(shí)間改變,那么快自動(dòng)增益控制塊(AGC) 121補(bǔ)償信號(hào)功率變化。存在四個(gè)AGC塊121，其中AGC塊121的第一部分123由X偏振的表示為VXAe。的一個(gè)控制信號(hào)控制，AGC塊121的第二部分125由Y偏振的表示為VYAe。的一個(gè)控制信號(hào)控制。AGC塊121的輸出信號(hào)120a、120b、120c和120d通過(guò)使用對(duì)應(yīng)的模數(shù)轉(zhuǎn)換器(ADC) 129a、129b、129c和129d進(jìn)行量化，這些模數(shù)轉(zhuǎn)換器獲取四個(gè)量化的數(shù)字?jǐn)?shù)據(jù)流XI 122a、XQ 122b, YI122c和YQ 122d，這些數(shù)字?jǐn)?shù)據(jù)流表示RX數(shù)字部分103的光接收信號(hào)。
[0060]四個(gè)量化的數(shù)字?jǐn)?shù)據(jù)流XI 122a、XQ 122b,YI 122c和YQ 122d在半導(dǎo)體封裝131的固定硬件電路135的(數(shù)字)信號(hào)處理部分處理。半導(dǎo)體封裝131將固定硬件電路135和處理器151集成在一個(gè)芯片中。在固定硬件電路135中進(jìn)行信號(hào)處理，例如傅立葉處理、色散和偏振模色散補(bǔ)償以及逆傅立葉處理。處理器151用于自適應(yīng)地更新處理參數(shù)152，處理參數(shù)152可以是一組⑶補(bǔ)償系數(shù)或一組PMD補(bǔ)償系數(shù)。在實(shí)施形式中，處理器151執(zhí)行CD估計(jì)以基于估計(jì)的CD更新CD補(bǔ)償系數(shù)。在實(shí)施形式中，處理器151執(zhí)行PMD估計(jì)以基于估計(jì)的PMD更新PMD補(bǔ)償系數(shù)。在實(shí)施形式中，處理器151執(zhí)行定時(shí)恢復(fù)、幀同步以及載波頻率和相位估計(jì)。
[0061]圖2所示為根據(jù)實(shí)施形式的光接收器200 (具體為相干光接收器)，以及固定硬件電路235和處理器251的方框圖。封裝231用于將固定硬件電路235和處理器251集成到一個(gè)芯片中。固定硬件電路235可對(duì)應(yīng)參照?qǐng)D1所述的固定硬件電路135，處理器251可對(duì)應(yīng)參照?qǐng)D1所述的處理器151，封裝231可對(duì)應(yīng)參照?qǐng)D1所述的封裝131。光接收器200進(jìn)一步包括四個(gè)模數(shù)轉(zhuǎn)換器229a、229b、229c和229d，它們可對(duì)應(yīng)參照?qǐng)D1所述的四個(gè)模數(shù)轉(zhuǎn)換器129a、129b、129c和129d。AGC塊的輸出信號(hào)220a、220b、220c和220d(未在圖2中描述)通過(guò)使用對(duì)應(yīng)的模數(shù)轉(zhuǎn)換器229a、229b、229c和229d進(jìn)行量化，這些模數(shù)轉(zhuǎn)換器獲取四個(gè)量化的數(shù)字?jǐn)?shù)據(jù)流222a、222b、222c和222d，這些數(shù)字?jǐn)?shù)據(jù)流是偏移和增益調(diào)整單元231的輸入。
[0062]圖2呈現(xiàn)了基礎(chǔ)硬件塊。在偏移和增益調(diào)整單元231中進(jìn)行偏移和增益校正后，使用兩個(gè)快速傅立葉變換(FFT)均衡單元233a和233b為頻域中的色散均衡獲取的四個(gè)信號(hào)224a、224b、224c和224d，第一 FFT均衡單元233a用于均衡包括前兩個(gè)信號(hào)224a和224b的X偏振，第二 FFT均衡單元233b用于均衡包括后兩個(gè)信號(hào)224c和224d的Y偏振。FFT均衡單元233a、233b均可使用補(bǔ)償參數(shù)進(jìn)行均衡處理，補(bǔ)償參數(shù)即處理參數(shù)252。處理器251自適應(yīng)地更新處理參數(shù)252并將它們提供給FFT均衡單元233a、233b。第一 FFT塊233a提供相對(duì)于X偏振的⑶均衡信號(hào)226a，第二 FFT塊233b提供相對(duì)于Y偏振的⑶均衡信號(hào)226b。頻率偏移在頻率恢復(fù)塊235中移除，頻率恢復(fù)塊235接收相對(duì)于X偏振的CD均衡信號(hào)226a并接收相對(duì)于Y偏振的CD均衡信號(hào)226b。
[0063]使用以蝶形結(jié)構(gòu)布置的有限脈沖響應(yīng)(FIR)濾波器237在時(shí)域中進(jìn)行偏振跟蹤、PMD補(bǔ)償和殘余⑶補(bǔ)償。FIR濾波器237接收頻率恢復(fù)塊235的輸出并提供輸出信號(hào)230，輸出信號(hào)230是載波恢復(fù)單元239的輸入。PMD補(bǔ)償和殘余CD補(bǔ)償使用補(bǔ)償參數(shù)進(jìn)行補(bǔ)償，補(bǔ)償參數(shù)即處理參數(shù)252。處理器251自適應(yīng)地更新處理參數(shù)252并將它們提供給FIR濾波器237。
[0064]殘余頻率偏移和載波相位恢復(fù)在載波恢復(fù)單元239中進(jìn)行。當(dāng)差分解碼在發(fā)射器側(cè)應(yīng)用時(shí)，在解碼和幀檢測(cè)單元241中使用差分解碼器，解碼和幀檢測(cè)單元241接收載波恢復(fù)單元239的輸出信號(hào)232。
[0065]在處理器251中實(shí)施的定時(shí)估計(jì)單元243接收FIR濾波器237的輸出信號(hào)230、第一 FFT塊233a的第一控制信號(hào)238a和第二 FFT塊233b的第二控制信號(hào)238b，并將定時(shí)信號(hào)236提供給壓控振蕩器(VCO) 245，VC0245為四個(gè)模數(shù)轉(zhuǎn)換器229a、229b、229c和229d提供時(shí)鐘信號(hào)234。
[0066]圖3所示為根據(jù)實(shí)施形式的光接收器300(具體為相干光接收器)的方框圖。圖3為數(shù)字相干接收器的潛在演進(jìn)示出了光接收器的靈活架構(gòu)，以便用于高速光傳輸。圖3示出了光接收器300的數(shù)字部分，其可對(duì)應(yīng)參照?qǐng)D1所述的RX數(shù)字部分103或參照?qǐng)D2所述的半導(dǎo)體封裝231，因此光接收器300也可稱(chēng)為相干數(shù)字接收器300。相干數(shù)字接收器300包括四個(gè)模塊，即用于補(bǔ)償色散的頻域均衡器(FDEQ) 333a和333b、用于解復(fù)用正交偏振信號(hào)并補(bǔ)償偏振模色散的時(shí)域均衡器(TDEQ) 337、用于捕獲及跟蹤符號(hào)定時(shí)的定時(shí)恢復(fù)(TR)單元343以及用于補(bǔ)償Tx激光器和Rx激光器之間的頻率偏移和相位偏移的載波恢復(fù)(CR)單元339a、339b。頻域均衡器(FDEQ) 333a、333b包括兩部分:第一部分333a，用于均衡光接收信號(hào)的X偏振分量322a ;第二部分333b,用于均衡光接收信號(hào)的Y偏振分量322b。光接收信號(hào)322a、322b表示為一個(gè)數(shù)字信號(hào)，該數(shù)字信號(hào)可對(duì)應(yīng)參照?qǐng)D2所述的從四個(gè)ADC229a、229b、229c和229d輸出的四個(gè)量化數(shù)字?jǐn)?shù)據(jù)流222a、222b、222c和222d，或可對(duì)應(yīng)參照?qǐng)D1所述的從RX模擬部分101輸出的四個(gè)量化數(shù)字?jǐn)?shù)據(jù)流XI 122a、XQ 122b、YI 122c和 YQ 122d。
[0067]光接收信號(hào)322a、322b通過(guò)頻域均衡器333a、333b和時(shí)域均衡器337，并由載波頻率和相位估計(jì)單元351c進(jìn)行校正。隨后，校正后的光接收信號(hào)通過(guò)決策階段360和數(shù)據(jù)分發(fā)階段362。
[0068]時(shí)域均衡器337和頻域均衡器333a、333b逐符號(hào)進(jìn)行操作。這意味著取樣的光接收信號(hào)322a、322b的每個(gè)符號(hào)由這些操作進(jìn)行處理。時(shí)域均衡器337和頻域均衡器333a、333b均由固定硬件電路335實(shí)施，固定硬件電路335可為ASIC。另一方面，時(shí)域均衡器抽頭更新351a、351b、定時(shí)恢復(fù)343以及載波恢復(fù)更新351c以較低的速率操作，因此由處理器351 (例如多核數(shù)字信號(hào)處理器)實(shí)施。此外，時(shí)域均衡器337和頻域均衡器333a、333b是兼容PDM-⑶BPSK、PDM-⑶QPSK和PDM-16QAM的兩個(gè)模塊。時(shí)域均衡器337和頻域均衡器333a、333b是數(shù)字信號(hào)處理的固定部分，因此在固定硬件電路335中實(shí)施。靈活的數(shù)字信號(hào)處理部分(即FIR濾波器351a、351b的抽頭更新)、頻域均衡器351d的抽頭計(jì)算、定時(shí)恢復(fù)343的部分以及載波恢復(fù)更新351c由處理器351實(shí)施。處理器351和固定硬件電路335均集成在組成半導(dǎo)體封裝的一個(gè)芯片中。
[0069]FIR濾波器的抽頭更新部分351a、351b使用更新接口 352c更新時(shí)域均衡器337的FIR濾波器Wxx，、Wxy、Wyx,和Wyy的抽頭。抽頭更新可由LMS算法或CMA算法執(zhí)行。頻域均衡器的抽頭計(jì)算由色散估計(jì)單元351d執(zhí)行，抽頭計(jì)算使用更新接口 352a更新頻域均衡器333a、333b的抽頭。載波頻率和相位估計(jì)單元351c執(zhí)行的頻率和相位校正使用更新接口352b校正接收的光信號(hào)的頻率和相位。
[0070]光接收器300實(shí)施混合ASIC/多DSP架構(gòu)設(shè)計(jì)，其在ASIC335中實(shí)現(xiàn)了固定部分并在可編程多核DSP351中實(shí)現(xiàn)了靈活部分。兩個(gè)部分335、351之間存在數(shù)據(jù)交換接口，SP更新接口 352a、352b和352c以及用于在處理器351中加載和/或更新計(jì)算機(jī)程序的處理器351的程序接口(未示出)。在實(shí)施形式中，兩個(gè)部分351和335的時(shí)鐘速度不同。在實(shí)施形式中，在不影響ASIC335中固定部分的設(shè)計(jì)的情況下，多核DSP中的靈活DSP升級(jí)到新版本。程序接口用于更新可編程多核DSP351中的算法。在實(shí)施形式中，芯片堆棧技術(shù)用于在不同芯片中實(shí)施固定部分335和靈活部分351。
[0071]圖4所示為根據(jù)實(shí)施形式的光接收器400 (具體為相干光接收器)的方框圖。圖4為數(shù)字相干接收器的潛在演進(jìn)示出了光接收器的靈活架構(gòu)，以便用于高速光傳輸。圖4示出了光接收器400的數(shù)字部分，其可對(duì)應(yīng)參照?qǐng)D1所述的RX數(shù)字部分103或參照?qǐng)D2所述的半導(dǎo)體封裝231，從而光接收器400也可稱(chēng)為相干數(shù)字接收器400。相干數(shù)字接收器400包括四個(gè)模塊，即用于補(bǔ)償色散的第一頻域均衡器433、用于補(bǔ)償偏振模色散的第二頻域均衡器437、用于捕獲及跟蹤符號(hào)定時(shí)的定時(shí)恢復(fù)單元443以及用于補(bǔ)償Tx激光器和Rx激光器之間的頻率偏移和相位偏移的載波恢復(fù)單元439a、439b。第一頻域均衡器433均衡光接收信號(hào)的X偏振分量422a，該光接收信號(hào)在被作為頻率樣品提供給第一頻域均衡器433之前穿過(guò)數(shù)據(jù)分發(fā)和FFT單元47 la。第一頻域均衡器433均衡光接收信號(hào)的Y偏振分量422b，該光接收信號(hào)在被作為頻率樣品提供給第一頻域均衡器433之前穿過(guò)數(shù)據(jù)分發(fā)和FFT單元471b。光接收信號(hào)422a、422b表示為數(shù)字信號(hào)，該數(shù)字信號(hào)可對(duì)應(yīng)參照?qǐng)D2所述的從四個(gè)ADC 229a、229b、229c、229d輸出的四個(gè)量化數(shù)字?jǐn)?shù)據(jù)流222a、222b、222c和222d，或可對(duì)應(yīng)參照?qǐng)D1所述的從RX模擬部分101輸出的四個(gè)量化數(shù)字?jǐn)?shù)據(jù)流XI 122a、XQ 122b,YI 122c和 YQ 122d。
[0072]光接收信號(hào)422a、422b穿過(guò)數(shù)據(jù)分發(fā)和FFT單元471a和471b、第一頻域均衡器433和第二頻域均衡器437，進(jìn)一步穿過(guò)相對(duì)于X偏振473a和Y偏振473b部分的IFFT和數(shù)據(jù)分發(fā)單元，并由載波頻率和相位估計(jì)單元451c進(jìn)行校正。隨后，校正后的光接收信號(hào)通過(guò)決策階段460和數(shù)據(jù)分發(fā)階段462。
[0073]第一和第二頻域均衡器433、437逐符號(hào)進(jìn)行操作。這意味著取樣的光接收信號(hào)422aa、422b的每個(gè)符號(hào)由這些操作進(jìn)行處理。頻域均衡器433、437均由固定硬件電路435實(shí)施，固定硬件電路435可為ASIC。另一方面，頻域均衡器433、437的系數(shù)更新451d、定時(shí)恢復(fù)443以及載波頻率和相位估計(jì)451c以較低的速率操作，因此由處理器451 (例如多核數(shù)字信號(hào)處理器)實(shí)施。此外，頻域均衡器433、437是兼容PDM-(D) BPSK、PDM-(D)QPSK和PDM-16QAM的兩個(gè)模塊。頻域均衡器433、437是數(shù)字信號(hào)處理的固定部分，因此在固定硬件電路435中實(shí)施。靈活的數(shù)字信號(hào)處理部分(即頻域均衡器433、437的系數(shù)更新451d)、定時(shí)恢復(fù)443的部分以及載波頻率和相位估計(jì)451c由處理器451實(shí)施。處理器451和固定硬件電路435均集成在組成半導(dǎo)體封裝的一個(gè)芯片中。
[0074]頻域均衡器433、437的系數(shù)更新部分451d使用更新接口 452c更新頻域均衡器433、437的系數(shù)。系數(shù)更新可通過(guò)LMS算法或CMA算法執(zhí)行。載波頻率和相位估計(jì)單元451c執(zhí)行的頻率和相位校正439a、439b使用更新接口 452b校正接收的光信號(hào)的頻率和相位。
[0075]光接收器400實(shí)施混合ASIC/多DSP架構(gòu)設(shè)計(jì)，其在ASIC435中實(shí)現(xiàn)了固定部分并在可編程多核DSP451中實(shí)現(xiàn)了靈活部分。兩個(gè)部分435、451之間存在數(shù)據(jù)交換接口，SP更新接口 452b、452c以及用于在處理器451中加載和/或更新計(jì)算機(jī)程序的處理器451的程序接口(未示出)。在實(shí)施形式中，兩個(gè)部分451和435的時(shí)鐘速度不同。在實(shí)施形式中，在不影響ASIC435中固定部分的設(shè)計(jì)的情況下，多核DSP中的靈活DSP升級(jí)到新版本。程序接口用于更新可編程多核DSP451中的算法。在實(shí)施形式中，芯片堆棧技術(shù)用于在不同芯片中實(shí)施固定部分435和靈活部分451。
[0076]通過(guò)上述內(nèi)容，所屬領(lǐng)域的技術(shù)人員將清楚地了解本發(fā)明提供了各種設(shè)備、方法、系統(tǒng)以及記錄媒體上的計(jì)算機(jī)程序等等。
[0077]本發(fā)明還支持包含計(jì)算機(jī)可執(zhí)行代碼或計(jì)算機(jī)可執(zhí)行指令的計(jì)算機(jī)程序產(chǎn)品，這些計(jì)算機(jī)可執(zhí)行代碼或計(jì)算機(jī)可執(zhí)行指令在執(zhí)行時(shí)使得至少一臺(tái)計(jì)算機(jī)執(zhí)行本文所述的執(zhí)行及計(jì)算步驟。
[0078]本發(fā)明還支持用于執(zhí)行本文所述的執(zhí)行及計(jì)算步驟的系統(tǒng)。
[0079]通過(guò)以上啟示，對(duì)于本領(lǐng)域技術(shù)人員來(lái)說(shuō)，許多替代產(chǎn)品、修改及變體是顯而易見(jiàn)的。當(dāng)然，所屬領(lǐng)域的技術(shù)人員容易意識(shí)到除本文所述的應(yīng)用之外，還存在本發(fā)明的眾多其他應(yīng)用。雖然已參考一個(gè)或多個(gè)特定實(shí)施例描述了本發(fā)明，但所屬領(lǐng)域的技術(shù)人員將認(rèn)識(shí)到在不偏離本發(fā)明的范圍的前提下，仍可對(duì)本發(fā)明作出許多改變。因此，應(yīng)理解，只要是在所附權(quán)利要求書(shū)及其等效文句的范圍內(nèi)，可以用不同于本文具體描述的方式來(lái)實(shí)踐本發(fā)明。
【權(quán)利要求】
1.一種用于處理光接收信號(hào)(122a、122b、122c、122d)的光接收器(100)，其特征在于，所述光接收器(100)包括: 固定硬件電路(135)，其實(shí)施信號(hào)處理部分以使用處理參數(shù)(152)處理所述光接收信號(hào)(122a、122b、122c、122d)； 處理器(151)，用于自適應(yīng)地更新所述處理參數(shù)(152);以及 封裝(131)，其將所述信號(hào)處理部分和所述處理器(151)集成在一個(gè)芯片中。
2.根據(jù)權(quán)利要求1所述的光接收器(100)，其特征在于，所述固定硬件電路(135)實(shí)施為專(zhuān)用集成電路ASIC (335)。
3.根據(jù)權(quán)利要求1或權(quán)利要求2所述的光接收器(100)，其特征在于，所述處理器(151)實(shí)施為多核數(shù)字信號(hào)處理器DSP (351)。
4.根據(jù)前述權(quán)利要求中的任一項(xiàng)所述的光接收器(100)，其特征在于，所述固定硬件電路(135)用于實(shí)施色散補(bǔ)償單元(233a、233b)，所述處理參數(shù)(152)包括所述色散補(bǔ)償單元(233a、233b)的補(bǔ)償系數(shù)。
5.根據(jù)權(quán)利要求4所述的光接收器(100)，其特征在于，所述色散補(bǔ)償單元(233a、233b)實(shí)施為頻域均衡器(333a、333b)。
6.根據(jù)前述權(quán)利要求中的任一項(xiàng)所述的光接收器(100)，其特征在于，所述固定硬件電路(135)用于實(shí)施偏振模色散補(bǔ)償單元(237)，所述處理參數(shù)(152)包括所述偏振模色散補(bǔ)償單元(237)的補(bǔ)償系數(shù)。
7.根據(jù)權(quán)利要求6所述的光接收器(100)，其特征在于，所述偏振模色散補(bǔ)償單元(237)包括頻域均衡器(437)。
8.根據(jù)權(quán)利要求6所述的光接收器(100)，其特征在于，所述偏振模色散補(bǔ)償單元(237)包括時(shí)域均衡器(337)。
9.根據(jù)前述權(quán)利要求中任一項(xiàng)所述的光接收器(100)，其特征在于，所述固定硬件電路(135)以高于所述處理器(151)的數(shù)據(jù)速率操作。
10.根據(jù)前述權(quán)利要求中任一項(xiàng)所述的光接收器(100)，其特征在于，所述固定硬件電路(135)用于以所述光接收信號(hào)(122a、122b、122c、122d)的符號(hào)速率處理所述光接收信號(hào)(122a、122b、122c、122d);并且所述處理器(151)用于以所述光接收信號(hào)(122a、122b、122c、122d)的所述符號(hào)速率的分?jǐn)?shù)部分更新所述處理參數(shù)(152)。
11.根據(jù)前述權(quán)利要求中任一項(xiàng)所述的光接收器(100)，其特征在于，所述固定硬件電路(135)和所述處理器(151)通過(guò)不同的時(shí)鐘信號(hào)操作。
12.根據(jù)前述權(quán)利要求中任一項(xiàng)所述的光接收器(100)，其特征在于，所述處理器(151)包括程序接口，用于更新計(jì)算機(jī)程序以適應(yīng)不同的應(yīng)用或性能需求，所述計(jì)算機(jī)程序?qū)嵤┧鎏幚韰?shù)(152)的適配。
13.根據(jù)前述權(quán)利要求中任一項(xiàng)所述的光接收器(100)，其特征在于，所述固定硬件電路(135)和所述處理器(151)在不同的芯片上實(shí)施，具體而言是在單個(gè)封裝(131)內(nèi)相互上下掛接的芯片上實(shí)施。
14.根據(jù)前述權(quán)利要求中任一項(xiàng)所述的光接收器(100)，其特征在于，所述光接收器包括所述固定硬件電路(135)和所述處理器(151)之間的更新接口(352a、352b和352c)，用于向所述固定硬件電路(135)提供所述處理參數(shù)(152)。
15.一種可通過(guò)根據(jù)權(quán)利要求1至14中的任一項(xiàng)所述的光接收器(100)的所述處理器(151)的程序接口加載的計(jì)算機(jī)程序，其特征在于，所述計(jì)算機(jī)程序?qū)嵤┧鎏幚韰?shù)(152)的適配。
16.—種根據(jù)權(quán)利要求14所述的具有光接收器(100)的光傳輸系統(tǒng),所述光接收器(100)是使用芯片堆棧將所述固定硬件電路(135)和所述處理器(151)集成到所述封裝(131)中的光相干接收器，其中所述處理參數(shù)(152)通過(guò)所述更新接口(352a、352b和352c)重新配置。
【文檔編號(hào)】H04B10/61GK104247306SQ201280072485
【公開(kāi)日】2014年12月24日 申請(qǐng)日期:2012年8月28日 優(yōu)先權(quán)日:2012年8月28日
【發(fā)明者】解長(zhǎng)松, 陳銘 申請(qǐng)人:華為技術(shù)有限公司