專利名稱：一種基于arm開發(fā)的嵌入式調(diào)制解調(diào)器的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種調(diào)制解調(diào)系統(tǒng)，尤其涉及一種基于ARM開發(fā)的嵌入式調(diào)制解調(diào)器。
背景技術(shù)：
ARM是無(wú)線連接解決方案的核心，在手機(jī)市場(chǎng)中占據(jù)著90%以上的市場(chǎng)份額，并在藍(lán)牙市場(chǎng)中占領(lǐng)先地位。ARM的處理器和物理IP平臺(tái)(包括已針對(duì)具體鑄造工藝進(jìn)行優(yōu)化的邏輯IP、嵌入式內(nèi)存IP和接口 IP)組合共同提供實(shí)時(shí)性能、較小的Code size和高效的協(xié)議棧代碼。從Zigbee到LTE_A，ARM通過(guò)節(jié)能的處理器、系統(tǒng)IP、物理IP和開發(fā)工具提供符合標(biāo)準(zhǔn)處理要求的解決方案。由于無(wú)線調(diào)制解調(diào)器產(chǎn)品上市前，要做大量調(diào)試和測(cè)試工作，ARM跟蹤和調(diào)試解決方案在開發(fā)中起著非常重要的作用。ARM RealView開發(fā)套件通過(guò)較高的代碼密度獲得效率最高的代碼，是一套理想的開發(fā)工具。隨著很多調(diào)制解調(diào)器現(xiàn)在都采用Thumb-2指令集，選擇最新的ARM編譯器和調(diào)試工具變得日益重要。從嵌入在層I邏輯電路中替換狀態(tài)機(jī)的小型控制器到可以運(yùn)行LTE-A協(xié)議棧的高效控制器，ARM都有適合的解決方案。 發(fā)明內(nèi)容基于此，有必要提供一種基于ARM開發(fā)的嵌入式調(diào)制解調(diào)器。本實(shí)用新型的技術(shù)方案如下:一種基于ARM開發(fā)的嵌入式調(diào)制解調(diào)器，包括一由內(nèi)存存儲(chǔ)器、與所述內(nèi)存存儲(chǔ)器連接的靜態(tài)內(nèi)存控制器、一與所述靜態(tài)內(nèi)存控制器連接并處理整個(gè)ARM平臺(tái)數(shù)據(jù)的處理器，還包括:一控制所述ARM平臺(tái)的微控制器控制總線、一由所述靜態(tài)內(nèi)存控制器控制的計(jì)數(shù)器、一內(nèi)置在所述ARM平臺(tái)中，受所述微控制器控制總線控制的3G/4G基帶、與所述處理器連接的數(shù)模轉(zhuǎn)換器和模數(shù)轉(zhuǎn)換器以及與所述數(shù)模轉(zhuǎn)換器和模數(shù)轉(zhuǎn)換器連接并相互收發(fā)信號(hào)的調(diào)制解調(diào)器。進(jìn)一步的，所述內(nèi)存存儲(chǔ)器為一存儲(chǔ)靜態(tài)內(nèi)存數(shù)據(jù)和閃存數(shù)據(jù)的存儲(chǔ)器。進(jìn)一步的，所述靜態(tài)內(nèi)存控制器外置有一 SPI接口。進(jìn)一步的，所述3G/4G基帶為一 zigbee網(wǎng)絡(luò)和一 LTE-A網(wǎng)絡(luò)。本實(shí)用新型相對(duì)于現(xiàn)有技術(shù)，具有如下的優(yōu)點(diǎn)和有益效果:(I)采用ARM開發(fā)的控制器可以帶來(lái)效率方面收益，使用Thumb-2及快速中斷處理，意味著可以通過(guò)降低系統(tǒng)頻率來(lái)降低功耗，有助于降低成本；(2)通過(guò)使用先進(jìn)的控制器，可以降低功耗和減小芯片面積，通過(guò)合理選擇單元庫(kù)可以進(jìn)一步在功耗、性能和晶片面積方面有所改進(jìn)，用最低的漏電和最小面積的存儲(chǔ)和邏輯達(dá)到所需的性能。
圖1為本實(shí)用新型一實(shí)施例的基于ARM開發(fā)的嵌入式調(diào)制解調(diào)器的結(jié)構(gòu)框圖。
具體實(shí)施方式
一種基于ARM (Advanced RISC Machines ;高級(jí)指令計(jì)算機(jī))平臺(tái)的嵌入式調(diào)制解調(diào)系統(tǒng)，包括一由內(nèi)存存儲(chǔ)器、與所述內(nèi)存存儲(chǔ)器連接的靜態(tài)內(nèi)存控制器、一與所述靜態(tài)內(nèi)存控制器連接并處理整個(gè)ARM平臺(tái)數(shù)據(jù)的處理器，還包括:一控制所述ARM平臺(tái)的微控制器控制總線、一由所述靜態(tài)內(nèi)存控制器控制的計(jì)數(shù)器、一內(nèi)置在所述ARM平臺(tái)中，受所述微控制器控制總線控制的3G/4G基帶(指兼容3G和4G的基帶)、與所述處理器連接的數(shù)模轉(zhuǎn)換器和模數(shù)轉(zhuǎn)換器以及與所述數(shù)模轉(zhuǎn)換器和模數(shù)轉(zhuǎn)換器連接并相互收發(fā)信號(hào)的調(diào)制解調(diào)器。在一優(yōu)選實(shí)施例中，如圖1所示，該基于ARM開發(fā)的嵌入式調(diào)制解調(diào)器采用一是以高速 8051 內(nèi)核為基礎(chǔ) C8051F12 處理器，ADC (Analog-to-Digital Converter ;模數(shù)轉(zhuǎn)換器)和DAC (Digital-to-Analog Converter ;數(shù)模轉(zhuǎn)換器)分別是12位模數(shù)轉(zhuǎn)換器和12位數(shù)模轉(zhuǎn)換器，所述靜態(tài)內(nèi)存控制器包括為一 128 kB閃存以及內(nèi)部電壓參考可高達(dá)100ksps的可程序資料產(chǎn)出能力的ROM和RAM，所述調(diào)制解調(diào)器采用Si2457 ISO調(diào)制解調(diào)器，其能提供UART (Universal Asynchronous Receiver/Transmitter,通用異步接收/發(fā)送裝置)界面、整合式ROM和RAM內(nèi)存、數(shù)字信號(hào)處理器和AT (Attention ;提醒)命令支持，所述C8051F120與ISO調(diào)制解調(diào)器的結(jié)合能提供的彈性、整合度以及混合信號(hào)性能，其通過(guò)12位的模數(shù)轉(zhuǎn)換器和12位的數(shù)模轉(zhuǎn)換器的通信連接以及配合使用，使得系統(tǒng)在設(shè)計(jì)遠(yuǎn)程管理和監(jiān)控應(yīng)用、動(dòng)態(tài)庫(kù)存管理、保全系統(tǒng)和冗余式連結(jié)資料路徑冗余連接途徑能更方便使用。此調(diào)制解調(diào)系統(tǒng)還包含西林科實(shí)驗(yàn)室的TCP/IP配置向?qū)?，它能產(chǎn)生支持目錄結(jié)構(gòu)和程序架構(gòu)以及描述所選擇之協(xié)議組態(tài)的特殊鏈接庫(kù)，大幅簡(jiǎn)化協(xié)議堆棧目的碼的匯入過(guò)程，該系統(tǒng)還通過(guò)設(shè)計(jì)人員可描述應(yīng)用軟件的每個(gè)產(chǎn)生步驟，進(jìn)而加快嵌入式調(diào)制解調(diào)器的設(shè)計(jì)。該系統(tǒng)還采用CMX Micronet協(xié)議堆棧，這套可靠的協(xié)議堆棧適合嵌入式調(diào)制解調(diào)器應(yīng)用。所述的3G/4G基帶為一 ZIGBEE/LTE或LTE-A邏輯基帶，LTE (Long TermEvolution;長(zhǎng)期演進(jìn))和 LTE-A (Long Term Evolution-Advanced;長(zhǎng)期演進(jìn))能快速控制以提供很高的數(shù)據(jù)傳輸速度·和調(diào)制解調(diào)器處理器。采用如Cortex_R4和ARM1156T2的高效處理器可用于降低頻率并支持使用低泄漏電池和更低的系統(tǒng)電壓。通過(guò)使用先進(jìn)的控制器，可以降低功耗和減小芯片面積。通過(guò)合理選擇單元庫(kù)可以進(jìn)一步在功耗、性能和晶片面積方面有所改進(jìn)，用最低的漏電和最小面積的存儲(chǔ)和邏輯達(dá)到所需的性能。諸如Cortex-MO、Cortex-M3和ARM968E的小型處理器可以滿足更靈活處理層I需求而不會(huì)增加芯片成本。為了保持系統(tǒng)的低頻，可以通過(guò)Coresight來(lái)使用和調(diào)試多個(gè)控制器。此外，該系統(tǒng)還米用一 AMBA 總線(Advanced Microcontroller BusArchitecture ;高級(jí)微控制器總線架構(gòu))，其提供了一種特殊的機(jī)制，可將處理器集成在其它IP芯片核新和外設(shè)中，2.0版AMBA標(biāo)準(zhǔn)定義了三組總線:AMBA高性能總線、AMBA系統(tǒng)總線和AMBA外設(shè)總線。AMBA高性能總線用來(lái)研發(fā)寬帶寬處理器芯核的片上總線，還有應(yīng)用于高性能、高時(shí)鐘頻率的系統(tǒng)模塊，它構(gòu)成了高性能的系統(tǒng)骨干總線。它主要支持的特性是:數(shù)據(jù)突發(fā)傳輸，數(shù)據(jù)分割傳輸，流水線方式，以及一個(gè)周期內(nèi)完成總線主設(shè)備對(duì)總線控制權(quán)的交接、單時(shí)鐘沿操作和內(nèi)部無(wú)三態(tài)實(shí)現(xiàn)，其為一種更寬的數(shù)據(jù)總線寬度，通過(guò)使用對(duì)arm模塊的共同主干進(jìn)行定義，這有助于設(shè)計(jì)的重復(fù)使用。上述實(shí)施例僅為本實(shí)用新型較佳的實(shí)施方式，但本實(shí)用新型的實(shí)施方式不受上述實(shí)施例的限制，其他任何未背離本實(shí)用新型的精神實(shí)質(zhì)與原理下所作的改變、修飾、替代、組合、簡(jiǎn)化，均 應(yīng)為等效的置換方式，都包含在本實(shí)用新型的保護(hù)范圍之內(nèi)。
權(quán)利要求1.一種基于ARM開發(fā)的嵌入式調(diào)制解調(diào)器，包括一由內(nèi)存存儲(chǔ)器、與所述內(nèi)存存儲(chǔ)器連接的靜態(tài)內(nèi)存控制器、一與所述靜態(tài)內(nèi)存控制器連接并處理整個(gè)ARM平臺(tái)數(shù)據(jù)的處理器，其特征在于還包括:一控制所述ARM平臺(tái)的微控制器控制總線、一由所述靜態(tài)內(nèi)存控制器控制的計(jì)數(shù)器、一內(nèi)置在所述ARM平臺(tái)中，受所述微控制器控制總線控制的3G/4G基帶、與所述處理器連接的數(shù)模轉(zhuǎn)換器和模數(shù)轉(zhuǎn)換器以及與所述數(shù)模轉(zhuǎn)換器和模數(shù)轉(zhuǎn)換器連接并相互收發(fā)信號(hào)的調(diào)制解調(diào)器。
2.根據(jù)權(quán)利要求1所述的一種基于ARM開發(fā)的嵌入式調(diào)制解調(diào)器，其特征在于:所述內(nèi)存存儲(chǔ)器為一存儲(chǔ)靜態(tài)內(nèi)存數(shù)據(jù)和閃存數(shù)據(jù)的存儲(chǔ)器。
3.根據(jù)權(quán)利要求1所述的一種基于ARM開發(fā)的嵌入式調(diào)制解調(diào)器，其特征在于:所述靜態(tài)內(nèi)存控制器外置有一 SPI接口。
4.根據(jù)權(quán)利要求1所述的一種基于ARM開發(fā)的嵌入式調(diào)制解調(diào)器，其特征在于:所述3G/4G基帶為一 zigbee網(wǎng)絡(luò)和一 LTE-A網(wǎng)絡(luò)。
專利摘要本實(shí)用新型涉及一種基于ARM開發(fā)的嵌入式調(diào)制解調(diào)器，包括一由內(nèi)存存儲(chǔ)器、與內(nèi)存存儲(chǔ)器連接的靜態(tài)內(nèi)存控制器、一與靜態(tài)內(nèi)存控制器連接并處理整個(gè)ARM平臺(tái)數(shù)據(jù)的處理器，還包括一控制ARM平臺(tái)的微控制器控制總線、一由靜態(tài)內(nèi)存控制器控制的計(jì)數(shù)器、一內(nèi)置在ARM平臺(tái)中，受微控制器控制總線控制的3G/4G基帶、與所述處理器連接的數(shù)模轉(zhuǎn)換器和模數(shù)轉(zhuǎn)換器以及與所述數(shù)模轉(zhuǎn)換器和模數(shù)轉(zhuǎn)換器連接并相互收發(fā)信號(hào)的調(diào)制解調(diào)器。本實(shí)用新型通過(guò)使用先進(jìn)的控制器，可以降低功耗和減小芯片面積，通過(guò)合理選擇單元庫(kù)可以進(jìn)一步在功耗、性能和晶片面積方面有所改進(jìn)，用最低的漏電和最小面積的存儲(chǔ)和邏輯達(dá)到所需的性能。
文檔編號(hào)H04M11/06GK203120012SQ20122074000
公開日2013年8月7日 申請(qǐng)日期2012年12月30日 優(yōu)先權(quán)日2012年12月30日
發(fā)明者陳林 申請(qǐng)人:龍門縣華信高新科技有限公司