專(zhuān)利名稱(chēng)：基于fpga的熱像電視信號(hào)編碼器的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種用FPGA實(shí)現(xiàn)的電視信號(hào)編碼器設(shè)備，該設(shè)備應(yīng)用于紅外熱成像機(jī)芯中，它屬于數(shù)字視頻編碼成像領(lǐng)域。
背景技術(shù)：
紅外熱成像具有抗干擾性好，作用距離遠(yuǎn)，透霧能力強(qiáng)可全天時(shí)全天候工作，廣泛應(yīng)用目標(biāo)監(jiān)控、工業(yè)測(cè)量、醫(yī)學(xué)和科學(xué)研究等方面。紅外視頻要想在電視監(jiān)視器中顯示，在該應(yīng)用中需要轉(zhuǎn)換成模擬復(fù)合視頻信號(hào)，也稱(chēng)CVBS(Composite Video Broadcast Signal,復(fù)合視頻信號(hào))，是目前彩色電視機(jī)最常用的視頻信號(hào)。根據(jù)信號(hào)格式不同分為PAUPhaseAlternating Line)制式和 NTSC (National Television Standards Committee,(美國(guó))國(guó)家電視標(biāo)準(zhǔn)委員會(huì))制式。目前中國(guó)使用的是PAL-D標(biāo)準(zhǔn)，在該標(biāo)準(zhǔn)中規(guī)定了行場(chǎng)同步、消隱等信號(hào)寬度。在有效圖像掃描行中，用信號(hào)的電平表示圖像的亮度信號(hào)Y，而將兩路色差信號(hào)U，V，用正交調(diào)制的方法，疊加到亮度上。該信號(hào)的數(shù)學(xué)表達(dá)式為Y+U*Cos(wt) 土V*Sin(wt)。紅外熱 成像讀出電路輸出為數(shù)字視頻信號(hào)，由數(shù)字信號(hào)轉(zhuǎn)換成CVBS信號(hào)需要一片專(zhuān)用的視頻編碼芯片，專(zhuān)用編碼芯片一般引腳眾多及外圍電路復(fù)雜，因此占用主處理芯片的10引腳多和需要較多的電路面積。另外專(zhuān)用編碼芯片的數(shù)字輸入端多為RGB24位或RGB565格式，而熱像數(shù)字信號(hào)可以達(dá)到14位，為了呈現(xiàn)更多的灰度等級(jí)一般編碼芯片不能滿足需求。
發(fā)明內(nèi)容因此，本實(shí)用新型的目的在于提供一種基于FPGA的熱像電視信號(hào)編碼器，用于將熱像探測(cè)器輸出的數(shù)字視頻信號(hào)轉(zhuǎn)換成模擬復(fù)合視頻信號(hào)，從而，實(shí)現(xiàn)熱像視頻可以直接在普通電視監(jiān)視器中顯示黑白圖像或增加偽彩色后顯示彩色圖像。本實(shí)用新型采用的技術(shù)方案為—種基于FPGA的熱像電視信號(hào)編碼器,其特征在于，由一片F(xiàn)PGA芯片和D\A芯片組成，其中FPGA實(shí)現(xiàn)的IP模塊包括偽彩模塊，將熱像探測(cè)器輸出的灰度圖像數(shù)據(jù)轉(zhuǎn)換成RGB信號(hào)。DCFIF0，用于接收熱像探測(cè)器的信號(hào)或偽彩RGB信號(hào)，進(jìn)行不同時(shí)鐘域的數(shù)據(jù)同
I K
少；色彩空間轉(zhuǎn)換模塊，連接所述DCFIF0，被接受到的經(jīng)過(guò)DCFIFO同步的熱像探測(cè)器的信號(hào)轉(zhuǎn)換成亮度信號(hào)和兩路色差信號(hào)；低通濾波器，連接所述色彩空間轉(zhuǎn)換模塊，把所述兩路色差信號(hào)進(jìn)行低通濾波；正交調(diào)制模塊，連接所述低通濾波器，對(duì)經(jīng)過(guò)濾的所述兩路色差信號(hào)進(jìn)行正交調(diào)制，生成調(diào)制信號(hào)；延遲器，連接所述色彩空間轉(zhuǎn)換模塊，延遲預(yù)定長(zhǎng)時(shí)間，以使所述亮度信號(hào)與同源的所述調(diào)制信號(hào)同步；疊加器，兩輸入端相應(yīng)連接所述正交調(diào)整模塊及延遲器，把所述調(diào)制信號(hào)疊加到同源的亮度信號(hào)上；時(shí)序控制多路選擇模塊，輸入腳連接所述DCFIF0、疊加器、正交調(diào)制模塊，進(jìn)行CVBS信號(hào)輸出；以及時(shí)鐘模塊，產(chǎn)生系統(tǒng)時(shí)鐘，并連接至所述DCFIF0、正交調(diào)制器和時(shí)序控制多路選擇模塊。依據(jù)本實(shí)用新型采用基于FPGA(Field — Programmable Gate Array,現(xiàn)場(chǎng)可編程門(mén)陣列)的電路實(shí)現(xiàn)，F(xiàn)PGA是一種超大規(guī)模集成電路，具有在電路可重配置能力和速度快的特點(diǎn)，因而設(shè)計(jì)靈活，移植性好，容易滿足視頻信號(hào)輸出的驅(qū)動(dòng)時(shí)序要求。通過(guò)DCFIFO(雙時(shí)鐘FIFO)進(jìn)行所得模擬信號(hào)的同步，同步到FPGA芯片上，然后再通過(guò)色彩轉(zhuǎn)換模塊把同步過(guò)來(lái)的熱像視頻信號(hào)轉(zhuǎn)換成占用極少帶寬的Y、U、V信號(hào)(按照視頻處理規(guī)范，分別對(duì)應(yīng)明亮度、影像色彩、飽和度)，后兩者是色差信號(hào)，進(jìn)行正交調(diào)制疊加到亮度上，然后把DCFIF0、疊加器、正交調(diào)制模塊，進(jìn)行CVBS信號(hào)輸出通過(guò)時(shí)序控制多路選擇模塊進(jìn)行多路選擇輸出，也就是CVBS輸出，其中多路選擇模塊連接時(shí)鐘模塊，產(chǎn)生所需要的時(shí)鐘時(shí)序。依據(jù)上述結(jié)構(gòu)，所使用的外部接口較少，且基于FPGA的集成電路運(yùn)行速度更快，電路面積小。采用基于IP核的如色彩空間轉(zhuǎn)換模塊，減少研發(fā)成本。上述基于FPGA的熱像電視信號(hào)編碼器，在所述DCFIFO前級(jí)設(shè)有偽彩功能模塊。上述基于FPGA的熱像電 視信號(hào)編碼器，所述正交調(diào)制模塊包括第一乘法器和第二乘法器，以及第一乘法器和第二乘法器輸出連接的加法器，其中第一乘法器連接所述色彩空間轉(zhuǎn)換模塊以接收的兩路色差信號(hào)中的影像色彩信號(hào)，同時(shí)，該第一乘法器的另一個(gè)輸入端連接一個(gè)多路復(fù)用器，以復(fù)用相位信號(hào)、正弦信號(hào)和反相位的正弦信號(hào)；第二乘法器則連接所述色彩空間轉(zhuǎn)換模塊以接收與所述影像色彩信號(hào)同源的飽和度信號(hào)，同時(shí)該第二乘法器還連接余弦信號(hào)產(chǎn)生器。

圖1為依據(jù)本實(shí)用新型的數(shù)字部分與模擬部分轉(zhuǎn)換電路。圖2為依據(jù)本實(shí)用新型的基于FPGA的熱像電視信號(hào)編碼器數(shù)字部分的結(jié)構(gòu)框圖。圖3為時(shí)序產(chǎn)生模塊結(jié)構(gòu)框圖。圖4為正余弦信號(hào)產(chǎn)生模塊結(jié)構(gòu)框圖。圖5為調(diào)制模塊結(jié)構(gòu)框圖。圖6為時(shí)序控制多路選擇模塊接線圖。
具體實(shí)施方式
參照說(shuō)明附圖1，依據(jù)本實(shí)用新型的一種熱像電視編碼器包括數(shù)字部分和模擬部分。其中模擬部分由10位數(shù)模轉(zhuǎn)換器(ADV7123)實(shí)現(xiàn)。數(shù)字部分采用現(xiàn)場(chǎng)可編程邏輯陣列(FPGA)來(lái)實(shí)現(xiàn)，由于數(shù)模轉(zhuǎn)換比較常規(guī)，一下重點(diǎn)說(shuō)明數(shù)字部分的結(jié)構(gòu)特點(diǎn)，在一個(gè)較佳的實(shí)施例中其包括一下電路模塊1.偽彩功能模塊[0028]偽彩色變換使用灰度級(jí)彩色變換方法，把圖像的各個(gè)灰度值按照一定的線性函數(shù)關(guān)系映射成顏色漸變的彩色，然后再將三個(gè)顏色分別輸出。根據(jù)色度學(xué)原理，任何一種顏色都可以由RGB三基色按不同的比例來(lái)合成。因此圖像的偽彩色處理先要設(shè)定紅、綠、藍(lán)三個(gè)基色的函數(shù)關(guān)系，使對(duì)應(yīng)的每一個(gè)函數(shù)都有相應(yīng)的RGB值。這種變換方式對(duì)不同的圖像和不同的區(qū)域因溫度的不同而顯示不同的色彩，并且能使紅外圖像層次分明、色彩清晰。本系統(tǒng)主要完成了彩虹編碼、熱金屬編碼、冰火編碼、以及經(jīng)典編碼等十種編碼方式。偽彩功能模塊是一種IP核，所謂IP核是一段具有特定電路功能的硬件描述語(yǔ)言程序，該程序與集成電路工藝無(wú)關(guān)，可以移植到不同的半導(dǎo)體工藝中去生產(chǎn)集成電路芯片。這里的偽彩功能模塊為硬核，直接轉(zhuǎn)移或者植入到FPGA電路中，根據(jù)相關(guān)IP核的說(shuō)明選擇匹配上述圖像實(shí)現(xiàn)所需要的電路連接。2. DCFIFO 緩沖模塊連接所述偽彩功能模塊，該模塊保證即時(shí)視頻流與信號(hào)調(diào)制不同時(shí)鐘域的數(shù)據(jù)同3.色彩空間轉(zhuǎn)換模塊為連接所述DCFIFO —種IP核，即圖2中所示的RGB to YUV模塊。YUV是被歐洲電視系統(tǒng)PAL所采用的一種顏色編碼方法，主要用于優(yōu)化彩色視頻信號(hào)的傳輸，使其向后兼容老式黑白電視。與RGB視頻信號(hào)傳輸相比，它最大的優(yōu)點(diǎn)在于只需占用極少的帶寬(RGB要求三個(gè)獨(dú)立的視頻信號(hào)同時(shí)傳輸)。中〃Y〃表示明亮度也就是灰階值；是個(gè)基帶信號(hào)。而"U〃和"V〃表示的則是色度作用是描述影像色彩及飽和度，用于指定像素的顏色。U和V不是基帶信號(hào)，它倆是被正交調(diào)制了的。因此需要將RGB轉(zhuǎn)換到Y(jié)UV，公式如下Y=O. 3R+0. 59G+0. 11Β;U = O. 565 (B - Y)V =0. 713 (R - Y)上面公式系數(shù)為小數(shù)，用FPGA實(shí)現(xiàn)時(shí)需要用到浮點(diǎn)運(yùn)算，浮點(diǎn)運(yùn)算占用資源較多。因此轉(zhuǎn)換到整數(shù)運(yùn)算公式變換為y=77*r/256+150*g/256+29*b/256u= (b_y) *579/1024V=(r-y)*730/1024將系數(shù)進(jìn)一步拆分77=64+8+4+1; 150=128+16+4+2; 29=16+8+4+1。則上面的計(jì)算可以轉(zhuǎn)換成移位操作。3、時(shí)序產(chǎn)生模塊即圖2中所不的Timing generate模塊,該模塊產(chǎn)生CVBS信號(hào)的各類(lèi)控制信號(hào),輸出連接DCFIF0、時(shí)序控制多路選擇模塊，并通過(guò)正余弦信號(hào)產(chǎn)生模塊連接正交調(diào)制器。CVBS信號(hào)在時(shí)間上分為“行同步時(shí)間” “場(chǎng)同步時(shí)間” “色同步時(shí)間” “有效視頻信號(hào)時(shí)間”。由于以上時(shí)間信號(hào)，都是按照固定的周期產(chǎn)生，所以該模塊由計(jì)數(shù)器來(lái)實(shí)現(xiàn)，如圖3所示。后有計(jì)數(shù)器輸出的值用組合邏輯產(chǎn)生各個(gè)信號(hào)期間的控制信號(hào)。例如在顯示圖像時(shí)間產(chǎn)生讀取DCFIFO緩沖區(qū)的數(shù)據(jù)讀使能信號(hào)。各信號(hào)與pixctr和hlctr的關(guān)系如下表
權(quán)利要求1.一種基于FPGA的熱像電視信號(hào)編碼器，其特征在于，由一片F(xiàn)PGA芯片和D/A芯片組成，其中FPGA實(shí)現(xiàn)的IP模塊包括 DCFIFO，用于接收熱像探測(cè)器的信號(hào)，進(jìn)行不同時(shí)鐘域的數(shù)據(jù)同步； 色彩空間轉(zhuǎn)換模塊，連接所述DCFIFO，被接受到的經(jīng)過(guò)DCFIFO同步的熱像探測(cè)器的信號(hào)轉(zhuǎn)換成亮度信號(hào)和兩路色差信號(hào)； FIR低通濾波器，連接所述色彩空間轉(zhuǎn)換模塊，把所述兩路色差信號(hào)進(jìn)行低通濾波； 正交調(diào)制模塊，連接所述低通濾波器，對(duì)經(jīng)過(guò)濾的所述兩路色差信號(hào)進(jìn)行正交調(diào)制，生成調(diào)制信號(hào)； 延遲器，連接所述色彩空間轉(zhuǎn)換模塊，延遲預(yù)定長(zhǎng)時(shí)間，以使所述亮度信號(hào)與同源的所述調(diào)制信號(hào)同步； 疊加器，兩輸入端相應(yīng)連接所述正交調(diào)整模塊及延遲器，把所述調(diào)制信號(hào)疊加到同源的亮度信號(hào)上； 時(shí)序控制多路選擇模塊，輸入腳連接所述DCFIFO、疊加器、正交調(diào)制模塊，進(jìn)行CVBS信號(hào)輸出；以及 時(shí)鐘模塊，產(chǎn)生系統(tǒng)時(shí)鐘，并連接至所述DCFIFO、正交調(diào)制器和時(shí)序控制多路選擇模塊。
2.根據(jù)權(quán)利要求1所述的基于FPGA的熱像電視信號(hào)編碼器，其特征在于，在所述DCFIFO前級(jí)設(shè)有偽彩功能模塊。
3.根據(jù)權(quán)利要求1所述的基于FPGA的熱像電視信號(hào)編碼器，其特征在于，所述正交調(diào)制模塊包括第一乘法器和第二乘法器，以及第一乘法器和第二乘法器輸出連接的加法器，其中第一乘法器連接所述色彩空間轉(zhuǎn)換模塊以接收的兩路色差信號(hào)中的影像色彩信號(hào)，同時(shí)，該第一乘法器的另一個(gè)輸入端連接一個(gè)多路復(fù)用器，以復(fù)用相位信號(hào)、正弦信號(hào)和反相位的正弦信號(hào)；第二乘法器則連接所述色彩空間轉(zhuǎn)換模塊以接收與所述影像色彩信號(hào)同源的飽和度信號(hào)，同時(shí)該第二乘法器還連接余弦信號(hào)產(chǎn)生器。
專(zhuān)利摘要本實(shí)用新型公開(kāi)了一種基于FPGA的熱像電視信號(hào)編碼器，包括一片F(xiàn)PGA芯片和一片數(shù)模轉(zhuǎn)換芯片及相應(yīng)外圍電路組成。其中FPGA內(nèi)部IP模塊包括DCFIFO；色彩空間轉(zhuǎn)換模塊；FIR低通濾波器；正交調(diào)制模塊；延遲器；疊加器，兩輸入端相應(yīng)連接所述正交調(diào)制模塊及延遲器，把所述調(diào)制信號(hào)疊加到同源的亮度信號(hào)上；時(shí)序控制多路選擇模塊，輸入腳連接所述DCFIFO、疊加器、正交調(diào)制模塊，進(jìn)行CVBS信號(hào)輸出；以及時(shí)鐘模塊，產(chǎn)生系統(tǒng)時(shí)鐘，并連接至所述DCFIFO、正交調(diào)制器和時(shí)序控制多路選擇模塊。本實(shí)用新型實(shí)現(xiàn)熱像視頻可以直接在普通電視監(jiān)視器中顯示黑白圖像或增加偽彩色后顯示彩色圖像。
文檔編號(hào)H04N9/44GK202872987SQ20122044762
公開(kāi)日2013年4月10日 申請(qǐng)日期2012年9月5日 優(yōu)先權(quán)日2012年9月5日
發(fā)明者李鵬, ?；圩?申請(qǐng)人:山東神戎電子股份有限公司