專利名稱：以太網(wǎng)至profibus-dp的主從式協(xié)議轉(zhuǎn)換網(wǎng)關(guān)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型屬于單向協(xié)議轉(zhuǎn)換網(wǎng)關(guān)領(lǐng)域，尤其涉及一種以太網(wǎng)至PR0FIBUS-DP的主從式協(xié)議轉(zhuǎn)換網(wǎng)關(guān)。
背景技術(shù)：
由于大量不兼容網(wǎng)絡(luò)的客觀存在，網(wǎng)絡(luò)間協(xié)議的轉(zhuǎn)換成為不可避免的問題，也是目前通信領(lǐng)域中的熱點(diǎn)問題。目前大部分研究集中在商用以太網(wǎng)間或計(jì)算機(jī)網(wǎng)絡(luò)間的協(xié)議轉(zhuǎn)換上，而針對(duì)以太網(wǎng)與現(xiàn)場(chǎng)總線之間協(xié)議轉(zhuǎn)換的研究還少見報(bào)道。由于大部分以太網(wǎng)與現(xiàn)場(chǎng)總線各層協(xié)議的定義均不相同，因此只能采用協(xié)議轉(zhuǎn)換網(wǎng)關(guān)來實(shí)現(xiàn)它們之間的互聯(lián)。目前國內(nèi)外研究的協(xié)議轉(zhuǎn)換網(wǎng)關(guān)一般都屬于雙向網(wǎng)關(guān)，而針對(duì)用于以太網(wǎng)與現(xiàn)場(chǎng)總線之間的協(xié)議轉(zhuǎn)換網(wǎng)關(guān)的研究主要集中在CAN (Controller Area Network，控制器局域網(wǎng)絡(luò))總線與以太網(wǎng)的協(xié)議轉(zhuǎn)換上，CAN總線為非主從式總線結(jié)構(gòu)。由于主從式現(xiàn)場(chǎng)總線定義的協(xié)議數(shù)據(jù)格式較多，而且網(wǎng)絡(luò)組態(tài)時(shí)要遵循嚴(yán)格的規(guī)范，因此用于以太網(wǎng)與主從式現(xiàn)場(chǎng)總線的協(xié)議轉(zhuǎn)換網(wǎng)關(guān)更為復(fù)雜，目前對(duì)主從式現(xiàn)場(chǎng)總線和以太網(wǎng)之間的協(xié)議轉(zhuǎn)換的研究幾乎沒有。

實(shí)用新型內(nèi)容針對(duì)現(xiàn)有技術(shù)存在的不足，本實(shí)用新型提供了一種結(jié)構(gòu)簡單、實(shí)時(shí)性高、信息集成成本低的以太網(wǎng)至PR0FIBUS-DP的主從式協(xié)議轉(zhuǎn)換網(wǎng)關(guān)。為解決上述技術(shù)問題，本實(shí)用新型采用如下技術(shù)方案以太網(wǎng)至PR0FIBUS-DP的主從式協(xié)議轉(zhuǎn)換網(wǎng)關(guān)，包括PR0FIBUS-DP通信接口電路、以太網(wǎng)接口電路和數(shù)據(jù)轉(zhuǎn)發(fā)電路，其中PR0FIBUS-DP通信接口電路包括CPU單元I、復(fù)位電路2、譯碼電路3、設(shè)站址電路4、地址鎖存器5、片外隨機(jī)存儲(chǔ)器6和DP通信單元7，復(fù)位電路2與CPU單元I相連，CPU單元I、地址鎖存器5、片外隨機(jī)存儲(chǔ)器6、DP通信單元7分別與地址總線、數(shù)據(jù)總線相連，譯碼電路3的一端連接地址總線，另一端連接設(shè)站址電路4，設(shè)站址電路4還與數(shù)據(jù)總線相連；以太網(wǎng)接口電路包括以太網(wǎng)MAC控制器8、以太網(wǎng)物理層接口電路9、第一外圍電路10、第二外圍電路11，以太網(wǎng)物理層接口電路9、第一外圍電路10均與以太網(wǎng)MAC控制器8相連，第二外圍電路11與以太網(wǎng)物理層接口電路9相連；PR0FIBUS-DP通信接口電路通過CPU單元I與數(shù)據(jù)轉(zhuǎn)發(fā)電路相連，以太網(wǎng)接口電路通過以太網(wǎng)MAC控制器8與數(shù)據(jù)轉(zhuǎn)發(fā)電路相連。上述DP通信單元7由驅(qū)動(dòng)器、光耦、協(xié)議芯片順次連接組成，DP通信單元7通過驅(qū)動(dòng)器與Profibus-DP總線連接，通過協(xié)議芯片與地址總線、數(shù)據(jù)總線相連接；所采用的驅(qū)動(dòng)器為RS-485驅(qū)動(dòng)器，協(xié)議芯片為SPC3型號(hào)的接口芯片。上述CPU單元I為89C52型號(hào)的單片機(jī)，以太網(wǎng)MAC控制器8為S3C4510B型號(hào)處理器，數(shù)據(jù)轉(zhuǎn)發(fā)電路為IDI7134型號(hào)的雙口 RAM芯片。[0013]上述第一外圍電路10包括RS-232接口、晶振、Flash存儲(chǔ)器電路、DRAM接口電路和SDRAM接口電路，RS-232接口、晶振、Flash存儲(chǔ)器電路、DRAM接口電路和SDRAM接口電路均與以太網(wǎng)MAC控制器8相連；上述第二外圍電路11為晶振。與現(xiàn)有技術(shù)相比，本實(shí)用新型具有以下優(yōu)點(diǎn)和有益效果本實(shí)用新型可實(shí)現(xiàn)現(xiàn)場(chǎng)總線與以太網(wǎng)之間設(shè)備級(jí)的信息交互，與在上位機(jī)中實(shí)現(xiàn)的信息集成模式相比，本實(shí)用新型的信息集成方式不僅簡便靈活，，而且具有實(shí)時(shí)性高、成本低廉的優(yōu)點(diǎn)，克服了 PR0FIBUS-DP總線支持的通信帶寬較窄的瓶頸，可以滿足控制系統(tǒng)對(duì)更大系統(tǒng)規(guī)模的需求。

圖I是本實(shí)用新型的PR0FIBUS-DP通信接口電路示意圖；圖2是本實(shí)用新型的以太網(wǎng)接口電路的一種具體實(shí)施的示意圖； 圖3是本實(shí)用新型的PR0FIBUS-DP通信接口電路、以太網(wǎng)接口電路和數(shù)據(jù)轉(zhuǎn)發(fā)電路的連接不意圖；圖中CPU單元I、復(fù)位電路2、譯碼電路3、設(shè)站址電路4、地址鎖存器5、片外隨機(jī)存儲(chǔ)器6和DP通信單元7、以太網(wǎng)MAC控制器8、以太網(wǎng)物理層接口電路9、第一外圍電路10、第二外圍電路11。
具體實(shí)施方式
以下結(jié)合附圖和具體實(shí)施對(duì)本實(shí)用新型作進(jìn)一步說明。本實(shí)用新型提出的以太網(wǎng)至PR0FIBUS-DP的主從式協(xié)議轉(zhuǎn)換網(wǎng)關(guān)，由PR0FIBUS-DP通信接口電路、以太網(wǎng)接口電路和數(shù)據(jù)轉(zhuǎn)發(fā)電路構(gòu)成，PR0FIBUS-DP通信接口電路、數(shù)據(jù)轉(zhuǎn)發(fā)電路、以太網(wǎng)接口電路依次相連，另外，PR0FIBUS-DP通信接口電路還與PR0FIBUS-DP總線相連，以太網(wǎng)接口電路還與以太網(wǎng)相連，本具體實(shí)施中數(shù)據(jù)轉(zhuǎn)發(fā)電路采用IDT7134型號(hào)的雙口 RAM芯片。PR0FIBUS-DP通信接口電路負(fù)責(zé)收發(fā)和處理來自PR0FIBUS-DP主站和數(shù)據(jù)轉(zhuǎn)發(fā)電路的數(shù)據(jù)。圖I所示為PR0FIBUS-DP通信接口電路示意圖，如圖，PR0FIBUS-DP通信接口電路由CPU單元I、復(fù)位電路2、譯碼電路3、設(shè)站址電路4、地址鎖存器5、片外隨機(jī)存儲(chǔ)器6和DP通信單元7組成，復(fù)位電路2與CPU單元I相連，CPU單元I、地址鎖存器5、片外隨機(jī)存儲(chǔ)器6、DP通信單元7分別與地址總線、數(shù)據(jù)總線相連，譯碼電路3的一端連接地址總線，另一端連接設(shè)站址電路4，設(shè)站址電路4還與數(shù)據(jù)總線相連。DP通信單元7由驅(qū)動(dòng)器、光耦、協(xié)議芯片順次連接組成，DP通信單元7通過驅(qū)動(dòng)器連入PR0FIBUS-DP現(xiàn)場(chǎng)總線，通過協(xié)議芯片與地址總線、數(shù)據(jù)總線相連接。本具體實(shí)施中，CPU單元I采用89C52型號(hào)的單片機(jī)，DP通信單元7中的驅(qū)動(dòng)器采用RS-485驅(qū)動(dòng)器，協(xié)議芯片采用SPC3型號(hào)的接口芯片。以太網(wǎng)接口電路負(fù)責(zé)收發(fā)和處理來自以太網(wǎng)設(shè)備和數(shù)據(jù)轉(zhuǎn)發(fā)電路的數(shù)據(jù)。圖2所示為以太網(wǎng)接口電路示意圖，如圖，以太網(wǎng)接口電路由以太網(wǎng)MAC控制器8、以太網(wǎng)物理層接口電路9、第一外圍電路10、第二外圍電路11組成，以太網(wǎng)物理層接口電路9、第一外圍電路10均與以太網(wǎng)MAC控制器8相連，第二外圍電路11與以太網(wǎng)物理層接口電路(9)相連，以太網(wǎng)接口電路通過以太網(wǎng)物理層接口電路9聯(lián)入以太網(wǎng)。本具體實(shí)施中，以太網(wǎng)MAC控制器8采用S3C4510B型號(hào)的嵌入式處理器(ARM7內(nèi)核)；以太網(wǎng)物理層接口電路9的核心為RTL8201芯片；第一外圍電路10包括RS-232接口、IOMHz晶振、Flash存儲(chǔ)器電路、DRAM接口電路和SDRAM接口電路，RS-232接口、晶振、Flash存儲(chǔ)器電路、DRAM接口電路和SDRAM接口電路均與以太網(wǎng)MAC控制器8相連；第二外圍電路11為25MHz晶振。數(shù)據(jù)轉(zhuǎn)發(fā)電路負(fù)責(zé)將接收的PR0FIBUS-DP主站數(shù)據(jù)發(fā)送到以太網(wǎng)通信棧的應(yīng)用層，或者將接收的來自以太網(wǎng)設(shè)備的數(shù)據(jù)發(fā)送到PR0FIBUS-DP用戶接口。圖3所示為PR0FIBUS-DP通信接口電路、以太網(wǎng)接口電路和數(shù)據(jù)轉(zhuǎn)發(fā)電路的連接示意圖，如圖，PR0FIBUS-DP通信接口電路通過CPU單元I與數(shù)據(jù)轉(zhuǎn)發(fā)電路相連，以太網(wǎng)接口電路通過以太網(wǎng)MAC控制器8與數(shù)據(jù)轉(zhuǎn)發(fā)電路相連。本實(shí)用新型的工作過程如下PR0FIBUS-DP現(xiàn)場(chǎng)總線設(shè)備的請(qǐng)求報(bào)文和設(shè)備地址以PR0FIBUS-DP現(xiàn)場(chǎng)總線數(shù)據(jù)幀形式發(fā)送訪問請(qǐng)求，用戶調(diào)用PR0FIBUS-DP現(xiàn)場(chǎng)總線的數(shù)據(jù)傳輸服務(wù)，將請(qǐng)求報(bào)文和設(shè)備地址以報(bào)文的形式發(fā)送給DP通信單元7，DP通信單元7接收到該報(bào)文后通過數(shù)據(jù)總線將 該報(bào)文轉(zhuǎn)發(fā)給CPU單元1，CPU單元I對(duì)接收到的報(bào)文進(jìn)行解包后將解包后的報(bào)文發(fā)送至數(shù)據(jù)轉(zhuǎn)發(fā)電路，數(shù)據(jù)轉(zhuǎn)發(fā)電路將報(bào)文處理后發(fā)送給以太網(wǎng)MAC控制器8，太網(wǎng)MAC控制器8在報(bào)文的前后分別添加符合IEEE 802. 3標(biāo)準(zhǔn)的報(bào)文頭和校驗(yàn)幀，以以太網(wǎng)幀的形式交付到以太網(wǎng)物理層接口電路9，然后發(fā)送到以太網(wǎng)設(shè)備。由于以太網(wǎng)采用共享式的結(jié)構(gòu)，因此所有的以太網(wǎng)設(shè)備都將接收來自PR0FIBUS-DP現(xiàn)場(chǎng)總線設(shè)備的請(qǐng)求報(bào)文，但只有符合請(qǐng)求報(bào)文中的目的地址的以太網(wǎng)設(shè)備響應(yīng)該請(qǐng)求報(bào)文，響應(yīng)數(shù)據(jù)將按以上順序的逆序發(fā)送到PR0FIBUS-DP現(xiàn)場(chǎng)總線設(shè)備。
權(quán)利要求1.以太網(wǎng)至PROFIBUS-DP的主從式協(xié)議轉(zhuǎn)換網(wǎng)關(guān)，其特征在于，包括 PROFIBUS-DP通信接口電路、以太網(wǎng)接口電路和數(shù)據(jù)轉(zhuǎn)發(fā)電路，其中 PROFIBUS-DP通信接口電路包括CPU單元(I)、復(fù)位電路(2)、譯碼電路(3)、設(shè)站址電路(4)、地址鎖存器(5)、片外隨機(jī)存儲(chǔ)器(6)和DP通信單元(7)，復(fù)位電路(2)與CPU單元(I)相連，CPU單元(I)、地址鎖存器(5)、片外隨機(jī)存儲(chǔ)器(6)、DP通信單元(7)分別與地址總線、數(shù)據(jù)總線相連，譯碼電路(3)的一端連接地址總線，另一端連接設(shè)站址電路(4)，設(shè)站址電路(4)還與數(shù)據(jù)總線相連； 以太網(wǎng)接口電路包括以太網(wǎng)MAC控制器(8)、以太網(wǎng)物理層接口電路(9)、第一外圍電路(10)、第二外圍電路(11)，以太網(wǎng)物理層接口電路(9)、第一外圍電路(10)均與以太網(wǎng)MAC控制器(8)相連，第二外圍電路(11)與以太網(wǎng)物理層接口電路(9)相連； PROFIBUS-DP通信接口電路通過CPU單元(I)與數(shù)據(jù)轉(zhuǎn)發(fā)電路相連，以太網(wǎng)接口電路通過以太網(wǎng)MAC控制器(8)與數(shù)據(jù)轉(zhuǎn)發(fā)電路相連。
2.根據(jù)權(quán)利要求I所述的以太網(wǎng)至PROFIBUS-DP的主從式協(xié)議轉(zhuǎn)換網(wǎng)關(guān)，其特征在于 所述的DP通信單元(7)由驅(qū)動(dòng)器、光耦、協(xié)議芯片順次連接組成，DP通信單元(7)通過協(xié)議芯片與地址總線、數(shù)據(jù)總線相連接。
3.根據(jù)權(quán)利要求2所述的以太網(wǎng)至PROFIBUS-DP的主從式協(xié)議轉(zhuǎn)換網(wǎng)關(guān)，其特征在于 所述的驅(qū)動(dòng)器為RS-485驅(qū)動(dòng)器，所述的協(xié)議芯片為SPC3型號(hào)接口芯片。
4.根據(jù)權(quán)利要求I所述的以太網(wǎng)至PROFIBUS-DP的主從式協(xié)議轉(zhuǎn)換網(wǎng)關(guān)，其特征在于 所述的CPU單元為89C52型號(hào)單片機(jī)。
5.根據(jù)權(quán)利要求I所述的以太網(wǎng)至PROFIBUS-DP的主從式協(xié)議轉(zhuǎn)換網(wǎng)關(guān)，其特征在于所述的以太網(wǎng)MAC控制器(8)為S3C4510B型號(hào)處理器。
6.根據(jù)權(quán)利要求I所述的以太網(wǎng)至PROFIBUS-DP的主從式協(xié)議轉(zhuǎn)換網(wǎng)關(guān)，其特征在于 所述的數(shù)據(jù)轉(zhuǎn)發(fā)電路為IDT7134型號(hào)的雙口 RAM芯片。
7.根據(jù)權(quán)利要求I所述的以太網(wǎng)至PROFIBUS-DP的主從式協(xié)議轉(zhuǎn)換網(wǎng)關(guān)，其特征在于 所述的第一外圍電路(10)包括RS-232接口、晶振、Flash存儲(chǔ)器電路、DRAM接口電路和SDRAM接口電路，RS-232接口、晶振、Flash存儲(chǔ)器電路、DRAM接口電路和SDRAM接口電路均與以太網(wǎng)MAC控制器(8)相連。
8.根據(jù)權(quán)利要求I所述的以太網(wǎng)至PROFIBUS-DP的主從式協(xié)議轉(zhuǎn)換網(wǎng)關(guān)，其特征在于 所述的第二外圍電路(11)為晶振。
專利摘要本實(shí)用新型公開了一種以太網(wǎng)至PROFIBUS-DP的主從式協(xié)議轉(zhuǎn)換網(wǎng)關(guān)，包括PROFIBUS-DP通信接口電路、以太網(wǎng)接口電路和數(shù)據(jù)轉(zhuǎn)發(fā)電路，PROFIBUS-DP通信接口電路和以太網(wǎng)接口電路均與數(shù)據(jù)轉(zhuǎn)發(fā)電路相連接，其中，PROFIBUS-DP通信接口電路用來收發(fā)和處理來自PROFIBUS-DP主站和數(shù)據(jù)轉(zhuǎn)發(fā)電路的數(shù)據(jù)；以太網(wǎng)接口電路用來收發(fā)和處理來自以太網(wǎng)設(shè)備和數(shù)據(jù)轉(zhuǎn)發(fā)電路的數(shù)據(jù)；數(shù)據(jù)轉(zhuǎn)發(fā)電路用來將接收的PROFIBUS-DP主站數(shù)據(jù)發(fā)送到以太網(wǎng)通信棧的應(yīng)用層，或者將接收的來自以太網(wǎng)設(shè)備的數(shù)據(jù)發(fā)送到PROFIBUS-DP用戶接口。本實(shí)用新型實(shí)現(xiàn)了現(xiàn)場(chǎng)總線與以太網(wǎng)之間設(shè)備級(jí)的信息交互，信息集成方式簡便靈活，且具有實(shí)時(shí)性高、成本低廉的優(yōu)點(diǎn)。
文檔編號(hào)H04L29/06GK202513948SQ20122015803
公開日2012年10月31日 申請(qǐng)日期2012年4月16日 優(yōu)先權(quán)日2012年4月16日
發(fā)明者孔政敏, 方彥軍, 李昕, 胥軍 申請(qǐng)人:武漢大學(xué)