專利名稱：一種信號并行交替采樣系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型一種信號采樣系統(tǒng)，尤其是涉及一種信號并行交替采樣系統(tǒng)。
背景技術(shù)：
隨著數(shù)字信號處理技術(shù)應(yīng)用范圍的不斷擴(kuò)大，所需要處理信號的頻帶寬度(簡稱帶寬)范圍也越來越大。從信號帶寬方面考慮，信號可以分為窄帶信號、寬帶信號和超寬帶信號三類。窄帶信號在大多數(shù)情況下用單個(gè)ADC轉(zhuǎn)換芯片進(jìn)行采樣便可達(dá)到高精度的目的；在滿足采樣定理的前提下，寬帶信號一般也可用單個(gè)高速率ADC轉(zhuǎn)換芯片進(jìn)行采樣，但一般精度較低，不能進(jìn)行高精度采樣，無法滿足大動(dòng)態(tài)范圍的使用要求，且電路的硬件成本較高；而對于超寬帶信號，在滿足采樣定理的前提下，現(xiàn)有條件一般很難用單個(gè)ADC轉(zhuǎn)換芯片進(jìn)行采樣。 因而，對于寬帶信號和超寬帶信號(信號帶寬在幾十兆至幾百兆甚至上千兆)來說，用單個(gè)ADC轉(zhuǎn)換芯片在滿足采樣定理和不滿足采樣定理的前提下，要實(shí)現(xiàn)信號的高精度采樣和重構(gòu)都是難于達(dá)到目的的。若利用數(shù)字信號處理的理論和方法，用多個(gè)低速率、高精度的ADC轉(zhuǎn)換芯片構(gòu)成一個(gè)多通道采樣系統(tǒng)，在一定條件下，可以實(shí)現(xiàn)信號的高精度采樣和信號的實(shí)時(shí)重構(gòu)。依據(jù)信號處理的基本理論，對于M個(gè)通道的采樣系統(tǒng)來說，系統(tǒng)要求每個(gè)ADC轉(zhuǎn)換芯片的最低無失真采樣頻率是采用單個(gè)ADC轉(zhuǎn)換芯片進(jìn)行采樣的1/M，隨著對ADC采樣速率要求的大幅度降低，使信號帶寬與采樣速率之間的矛盾得到了很大的改善。實(shí)際使用過程中，上述多通道采樣系統(tǒng)一方面在保持ADC采樣速率不變時(shí)，可以將系統(tǒng)允許輸入的最大信號帶寬提高為單個(gè)ADC轉(zhuǎn)換芯片采樣時(shí)的M倍；另一方面，在保持系統(tǒng)允許輸入的最大信號帶寬不變時(shí)，可以采用低速率、高精度的ADC轉(zhuǎn)換芯片對輸入信號進(jìn)行采樣,達(dá)到以M個(gè)低速率、高精度采樣序列重構(gòu)出信號的高速高精度采樣序列的目的，解決采樣速率與采樣精度之間的矛盾。并行交替采樣技術(shù)，即前端利用多片ADC轉(zhuǎn)換芯片并行逐次采樣，后端串行多路復(fù)用，可以有效解決采樣速率與信號帶寬以及采樣速率與采樣精度之間的矛盾。但是，由于其依賴于各通道間的精確配合，相對于單通道采樣，存在更多的系統(tǒng)誤差。再加之，目前并行交替采樣技術(shù)還不夠成熟和完善，因而實(shí)際使用時(shí)，存在電路復(fù)雜、采樣誤差較大、采樣精度難以保證等多種缺陷和不足。

實(shí)用新型內(nèi)容本實(shí)用新型所要解決的技術(shù)問題在于針對上述現(xiàn)有技術(shù)中的不足，提供一種信號并行交替采樣系統(tǒng)，其電路設(shè)計(jì)合理、使用操作簡便且使用效果好、采樣精度高，能解決現(xiàn)有多通道采樣系統(tǒng)存在的電路復(fù)雜、采樣誤差較大、采樣精度難以保證等缺陷和不足。為解決上述技術(shù)問題，本實(shí)用新型采用的技術(shù)方案是一種信號并行交替采樣系統(tǒng)，其特征在于包括多個(gè)A/D轉(zhuǎn)換芯片、多個(gè)分別對多個(gè)所述A/D轉(zhuǎn)換芯片的采樣時(shí)間進(jìn)行控制的延時(shí)控制模塊、多個(gè)分別對多個(gè)所述A/D轉(zhuǎn)換芯片所采樣信號進(jìn)行傅里葉變換處理的數(shù)據(jù)處理単元、分別與多個(gè)所述數(shù)據(jù)處理単元相接且將多個(gè)所述數(shù)據(jù)處理単元處理后的信號以數(shù)據(jù)陣列形式輸出的多路復(fù)用器、對多路復(fù)用器所輸出信號進(jìn)行分析并形成自適應(yīng)波束且將所形成自適應(yīng)波束中存在的所有混疊的頻譜分量取出的自適應(yīng)波束形成器和按頻率大小 對所取出的所有混疊的頻譜分量進(jìn)行排列以獲得重構(gòu)后采樣信號的數(shù)據(jù)處理器，多個(gè)所述延時(shí)控制模塊分別與多個(gè)所述A/D轉(zhuǎn)換芯片相接，多個(gè)所述A/D轉(zhuǎn)換芯片分別與多個(gè)所述數(shù)據(jù)處理単元相接，所述多路復(fù)用器與自適應(yīng)波束形成器相接，且自適應(yīng)波束形成器與數(shù)據(jù)處理器相接；多個(gè)所述延時(shí)控制模塊均由數(shù)據(jù)處理器進(jìn)行控制且多個(gè)所述延時(shí)控制模塊均與數(shù)據(jù)處理器相接。上述ー種信號并行交替采樣系統(tǒng)，其特征是還包括與數(shù)據(jù)處理器相接的顯示單元和參數(shù)輸入單元。上述ー種信號并行交替采樣系統(tǒng)，其特征是所述數(shù)據(jù)處理器為ARM微處理器。上述ー種信號并行交替采樣系統(tǒng)，其特征是所述A/D轉(zhuǎn)換芯片為芯片AD7723。上述ー種信號并行交替采樣系統(tǒng)，其特征是所述A/D轉(zhuǎn)換芯片為芯片AD9240。上述ー種信號并行交替采樣系統(tǒng)，其特征是還包括與數(shù)據(jù)處理器相接的計(jì)時(shí)電路。上述ー種信號并行交替采樣系統(tǒng)，其特征是還包括與自適應(yīng)波束形成器相接的數(shù)據(jù)存儲器。本實(shí)用新型與現(xiàn)有技術(shù)相比具有以下優(yōu)點(diǎn)I、電路設(shè)計(jì)合理、接線方便且投入成本低。2、使用操作簡便且使用效果好，實(shí)際使用吋，首先通過多個(gè)A/D轉(zhuǎn)換芯片對需采集的寬帶信號進(jìn)行逐次采樣，并通過多個(gè)延時(shí)控制模塊分別對多個(gè)A/D轉(zhuǎn)換芯片的采樣時(shí)間進(jìn)行控制；之后，通過多個(gè)數(shù)據(jù)處理単元對多個(gè)A/D轉(zhuǎn)換芯片所采樣信號分別進(jìn)行傅里葉變換以將所采樣信號由時(shí)域變換至頻域，再通過多路復(fù)用器將多個(gè)數(shù)據(jù)處理単元處理后的信號以數(shù)據(jù)陣列形式輸出；隨后，通過自適應(yīng)波束形成器多路復(fù)用器所輸出的陣列信號進(jìn)行分析并形成自適應(yīng)波束，且通過自適應(yīng)波束形成器取出所形成自適應(yīng)波束中存在的所有混疊的頻譜分量；最后，通過數(shù)據(jù)處理器對所取出的所有混疊的頻譜分量進(jìn)行重新排列后便獲得重構(gòu)后的采樣信號。實(shí)際使用時(shí)，本實(shí)用新型無需采樣間隔均勻，且系統(tǒng)誤差較小，采樣精度能夠得到有效保證，尤其適用于寬度信號和超寬帶信號的采樣過程。綜上所述，本實(shí)用新型電路設(shè)計(jì)合理、使用操作簡便且使用效果好、采樣精度高，能有效解決現(xiàn)有多通道采樣系統(tǒng)存在的電路復(fù)雜、采樣誤差較大、采樣精度難以保證等多種缺陷和不足。下面通過附圖和實(shí)施例，對本實(shí)用新型的技術(shù)方案做進(jìn)ー步的詳細(xì)描述。

圖I為本實(shí)用新型的電路原理框圖。附圖標(biāo)記說明1-A/D轉(zhuǎn)換芯片；2_延時(shí)控制模塊； 3-數(shù)據(jù)處理単元；4-多路復(fù)用器；5-自適應(yīng)波束形成器；6_數(shù)據(jù)處理器；7-顯示單元；8-參數(shù)輸入單元； 9-計(jì)時(shí)電路；[0023]10-數(shù)據(jù)存儲器。
具體實(shí)施方式
如圖I所示，本實(shí)用新型包括多個(gè)A/D轉(zhuǎn)換芯片I、多個(gè)分別對多個(gè)所述A/D轉(zhuǎn)換芯片I的采樣時(shí)間進(jìn)行控制的延時(shí)控制模塊2、多個(gè)分別對多個(gè)所述A/D轉(zhuǎn)換芯片I所采樣信號進(jìn)行傅里葉變換處理的數(shù)據(jù)處理単元3、分別與多個(gè)所述數(shù)據(jù)處理単元3相接且將多個(gè)所述數(shù)據(jù)處理単元3處理后的信號以數(shù)據(jù)陣列形式輸出的多路復(fù)用器4、對多路復(fù)用器4所輸出信號進(jìn)行分析并形成自適應(yīng)波束且將所形成自適應(yīng)波束中存在的所有混疊的頻譜分量取出的自適應(yīng)波束形成器5和按頻率大小對所取出的所有混疊的頻譜分量進(jìn)行排列以獲得重構(gòu)后采樣信號的數(shù)據(jù)處理器6，多個(gè)所述延時(shí)控制模塊2分別與多個(gè)所述A/D轉(zhuǎn)換芯片I相接，多個(gè)所述A/D轉(zhuǎn)換芯片I分別與多個(gè)所述數(shù)據(jù)處理単元3相接，所述多路復(fù)用器4與自適應(yīng)波束形成器5相接，且自適應(yīng)波束形成器5與數(shù)據(jù)處理器6相接。多個(gè)所述延時(shí)控制模塊2均由數(shù)據(jù)處理器6進(jìn)行控制且多個(gè)所述延時(shí)控制模塊2均與數(shù)據(jù)處理器6相接。
·[0025]本實(shí)施例中，本實(shí)用新型還包括與數(shù)據(jù)處理器6相接的顯示單元7和參數(shù)輸入單元8。本實(shí)施例中，所述數(shù)據(jù)處理器6為ARM微處理器。實(shí)際使用時(shí)，還可以采用其它類型的可編程處理器，同時(shí)所述數(shù)據(jù)處理器6也可以直接采用PC機(jī)。本實(shí)施例中，所述A/D轉(zhuǎn)換芯片I為芯片AD7723。實(shí)際使用時(shí)，所述A/D轉(zhuǎn)換芯片I也可以采用芯片AD9240或者其它型號的A/D轉(zhuǎn)換芯片。同時(shí)，本實(shí)用新型還包括與數(shù)據(jù)處理器6相接的計(jì)時(shí)電路9。本實(shí)施例中，本實(shí)用新型還包括與自適應(yīng)波束形成器5相接的數(shù)據(jù)存儲器10。以上所述，僅是本實(shí)用新型的較佳實(shí)施例，并非對本實(shí)用新型作任何限制，凡是根據(jù)本實(shí)用新型技術(shù)實(shí)質(zhì)對以上實(shí)施例所作的任何簡單修改、變更以及等效結(jié)構(gòu)變化，均仍屬于本實(shí)用新型技術(shù)方案的保護(hù)范圍內(nèi)。
權(quán)利要求1.一種信號并行交替采樣系統(tǒng)，其特征在于包括多個(gè)A/D轉(zhuǎn)換芯片(I)、多個(gè)分別對多個(gè)所述A/D轉(zhuǎn)換芯片(I)的采樣時(shí)間進(jìn)行控制的延時(shí)控制模塊(2)、多個(gè)分別對多個(gè)所述A/D轉(zhuǎn)換芯片(I)所采樣信號進(jìn)行傅里葉變換處理的數(shù)據(jù)處理單元(3)、分別與多個(gè)所述數(shù)據(jù)處理單元(3)相接且將多個(gè)所述數(shù)據(jù)處理單元(3)處理后的信號以數(shù)據(jù)陣列形式輸出的多路復(fù)用器(4)、對多路復(fù)用器(4)所輸出信號進(jìn)行分析并形成自適應(yīng)波束且將所形成自適應(yīng)波束中存在的所有混疊的頻譜分量取出的自適應(yīng)波束形成器(5)和按頻率大小對所取出的所有混疊的頻譜分量進(jìn)行排列以獲得重構(gòu)后采樣信號的數(shù)據(jù)處理器￠)，多個(gè)所述延時(shí)控制模塊(2)分別與多個(gè)所述A/D轉(zhuǎn)換芯片(I)相接，多個(gè)所述A/D轉(zhuǎn)換芯片(I)分別與多個(gè)所述數(shù)據(jù)處理單元(3)相接，所述多路復(fù)用器(4)與自適應(yīng)波束形成器(5)相接，且自適應(yīng)波束形成器(5)與數(shù)據(jù)處理器(6)相接；多個(gè)所述延時(shí)控制模塊(2)均由數(shù)據(jù)處理器(6)進(jìn)行控制且多個(gè)所述延時(shí)控制模塊(2)均與數(shù)據(jù)處理器(6)相接。
2.按照權(quán)利要求I所述的一種信號并行交替采樣系統(tǒng)，其特征在于還包括與數(shù)據(jù)處理器(6)相接的顯示單元(7)和參數(shù)輸入單元(8)。
3.按照權(quán)利要求I或2所述的一種信號并行交替采樣系統(tǒng)，其特征在于所述數(shù)據(jù)處理器(6)為ARM微處理器。
4.按照權(quán)利要求I或2所述的一種信號并行交替采樣系統(tǒng)，其特征在于所述A/D轉(zhuǎn)換芯片(I)為芯片AD7723。
5.按照權(quán)利要求I或2所述的一種信號并行交替采樣系統(tǒng)，其特征在于所述A/D轉(zhuǎn)換芯片(I)為芯片AD9240。
6.按照權(quán)利要求I或2所述的一種信號并行交替采樣系統(tǒng)，其特征在于還包括與數(shù)據(jù)處理器(6)相接的計(jì)時(shí)電路(9)。
7.按照權(quán)利要求I或2所述的一種信號并行交替采樣系統(tǒng)，其特征在于還包括與自適應(yīng)波束形成器(5)相接的數(shù)據(jù)存儲器(10)。
專利摘要本實(shí)用新型公開了一種信號并行交替采樣系統(tǒng)，包括多個(gè)A/D轉(zhuǎn)換芯片、多個(gè)分別對多個(gè)A/D轉(zhuǎn)換芯片的采樣時(shí)間進(jìn)行控制的延時(shí)控制模塊、多個(gè)分別對多個(gè)A/D轉(zhuǎn)換芯片所采樣信號進(jìn)行傅里葉變換處理的數(shù)據(jù)處理單元、將多個(gè)數(shù)據(jù)處理單元處理后的信號以數(shù)據(jù)陣列形式輸出的多路復(fù)用器、對多路復(fù)用器所輸出信號進(jìn)行分析并形成自適應(yīng)波束且將所形成自適應(yīng)波束中存在的所有混疊的頻譜分量取出的自適應(yīng)波束形成器和按頻率大小對所取出的所有混疊的頻譜分量進(jìn)行排列獲得重構(gòu)后采樣信號的數(shù)據(jù)處理器。本實(shí)用新型電路設(shè)計(jì)合理、使用操作簡便且使用效果好、采樣精度高，能解決現(xiàn)有多通道采樣系統(tǒng)存在的電路復(fù)雜、采樣誤差較大、采樣精度難以保證等問題。
文檔編號H04L25/03GK202424765SQ20122002581
公開日2012年9月5日 申請日期2012年1月19日 優(yōu)先權(quán)日2012年1月19日
發(fā)明者馬侖 申請人:長安大學(xué)