專利名稱：水下can組網數(shù)據采集節(jié)點的制作方法
技術領域：
本發(fā)明屬于海洋環(huán)境監(jiān)測技術領域，具體涉及一種基于CAN組網的海洋環(huán)境數(shù)據采集節(jié)點電路。
背景技術：
傳感器監(jiān)測是海洋環(huán)境監(jiān)測有效手段之一，隨著世界各國對海洋環(huán)境的保護的日益重視，基于CAN組網的傳感器監(jiān)測網絡逐漸在海洋領域得到應用。如何能夠實現(xiàn)將分布在不同海洋地理位置的監(jiān)測傳感器連接成一個可靠的監(jiān)測網絡的數(shù)據采集節(jié)點，從而有效的、實時的監(jiān)測海洋環(huán)境的變化情況，是當前海洋環(huán)境監(jiān)測的關鍵。在各種海洋數(shù)據采集節(jié)點中，如何提高數(shù)據傳輸?shù)目煽啃允悄壳把兄频闹攸c，海洋環(huán)境的研究以及日常海洋災害的預警，需要實時準確的獲取海洋環(huán)境數(shù)據，非常需要一種可靠、穩(wěn)定的環(huán)境監(jiān)測數(shù)據采集節(jié)點。CAN總線是一種支持分布式控制或實時控制的串行通信網絡。相對于傳統(tǒng)的RS-485總線，它的優(yōu)勢主要表現(xiàn)在其工作于多主方式，即網絡中的各個節(jié)點都可以根據總線訪問優(yōu)先權采用逐位仲裁的方式競爭向總線發(fā)送數(shù)據，并以對通信數(shù)據進行編碼的方式取代了站地址編碼的方式，大大提高了系統(tǒng)的可靠性和穩(wěn)定性，使用CAN組網的海洋環(huán)境數(shù)據采集節(jié)點可以大大提高數(shù)據傳輸?shù)目煽啃?，從而提高整個監(jiān)測系統(tǒng)的工作穩(wěn)定性，具有實際操作意義。

發(fā)明內容
本發(fā)明的目的在于提供一種基于CAN組網的海洋環(huán)境數(shù)據采集節(jié)點電路，以克服傳統(tǒng)RS-485組網的數(shù)據采集節(jié)點傳輸距離短、可靠性低等缺陷。本發(fā)明包括一個電源電路、一個置位/復位電路、兩個相同的傳感器通信電路、八個相同的模擬信號采集電路、兩個相同的組網電路、一個備份組網電路和一個主控電路。電源電路包括一級電源轉換芯片IC1、二級電源轉換芯片IC2、二極管D1、一個穩(wěn)壓二極管D2和一個TVS保護二極管D3、四個電解電容Cl、C2、C5和C6、三個瓷片電容C3、C4和C7、一個自恢復保險絲F1、一個電感LI。一級電源轉換芯片ICl的I腳與二極管Dl的陰極、瓷片電容C3的一端和電解電容Cl的陽極連接，二極管Dl的陽極與保險絲Fl的一端并聯(lián)后和TVS保護二極管的D3的陰極連接，保險絲的另一端作為12V電壓輸入端；一級電源轉換芯片ICl的3腳、5腳和地連接；一級電源轉換芯片ICl的2腳與穩(wěn)壓二極管D2陰極并聯(lián)后和電感LI的一端連接；一級電源轉換芯片ICl的4腳作為5V電壓輸出端，和電感LI的另一端以及電解電容C2和C5的陽極、瓷片電容C4的一端和二級電源轉換芯片IC2的I腳并聯(lián)；二級電源轉換芯片IC2的3腳為+3. 3V電壓輸出端，和電解電容C6的陽極以及瓷片電容C7的一端并聯(lián)；TVS保護二極管的D3的陽極、電解電容Cl、C2、C5和C6的陰極、瓷片電容C3、C4和C7的另一端、穩(wěn)壓二極管的陽極、二級電源轉換芯片IC2的2腳都接地。置位/復位電路包括電阻Rl和R2、瓷片電容C8、按鍵SI。其中電阻Rl的一端與電源電路的+3. 3V電壓輸出端連接；按鍵SI的一端和電阻R2的一端連接；瓷片電容C8的另一端和電阻R2的另一端接地；電阻Rl的另一端與瓷片電容CS的一端和按鍵SI的另一端連接并引出為置位/復位電路的RES輸出端。每一個傳感器通信電路由電平轉換芯片MAX和4個瓷片電容Capl、Cap2、Cap3和Cap4組成，電平轉換芯片MAX的5腳和瓷片電容Capl的一端相連，瓷片電容Capl的另一端和電平轉換芯片MAX的4腳相連；電平轉換芯片MAX的3腳和瓷片電容Cap4的一端相連，瓷片電容Cap4的另一端和電平轉換芯片MAX的I腳相連；電平轉換芯片MAX的16腳和瓷片電容Cap2的一端相連，瓷片電容Cap2的另一端和電平轉換芯片MAX的2腳相連；電平轉換芯片MAX的15腳和瓷片電容Cap3的一端并聯(lián)后接地，瓷片電容Cap3的另一端和電平轉換芯片MAX的6腳相連；電平轉換芯片MAX的16腳和電源電路的+3. 3V電壓輸出端相連。傳感器通信電路共有2路，每I路可以采集2個串行接口傳感器數(shù)據。每一個模擬信號米集電路由3個電阻Resl、Res2和Res3和一個瓷片電容Cap5組成，電阻Resl的一端和電阻Res2并聯(lián)后和電阻Res3的一端相連，電阻Res2的另一端和瓷片電容Cap5的一端相連,作為模擬信號米集電路的ADC輸出端,瓷片電容的Cap5的另一端和電阻Res3的另一端相連后接地。模擬信號采集電路共有8路，每路都輸出I個ADC輸出端。每一路組網電路由收發(fā)芯片CAN、瓷片電容Cap6、兩個電阻Res4和Res5組成，收發(fā)芯片CAN的7腳和電阻Res5的一端相連，電阻Res5的另一端和收發(fā)芯片CAN的6腳相連，收發(fā)芯片CAN的4腳和電阻Res4的一端相連，收發(fā)芯片CAN的3腳和瓷片電容Cap6的一端并聯(lián)后與電源電路的+3. 3V電壓輸出端相連,收發(fā)芯片CAN的2腳和瓷片電容Cap6的另一端并聯(lián)后接地；收發(fā)芯片CAN的8腳和地相連。組網電路共有2路，這2路組網電路可以互相備份。備份組網電路由以太網驅動芯片IC3、第一晶振XTAL1、以太網接口 Jl、16個電阻R3、R4、R5、R6、R7、R8、R9、R10、R11、R12、R13、R14、R15、R16、R17 和 R18U0 個瓷片電容 C9、C10、C12、C13、C14、C15、C16、C17、C18 和 C19、一個電解電容 Cll 組成。以太網接口 Jl 的 4腳和5腳、瓷片電容C9的一端、瓷片電容ClO的一端并聯(lián)后與電源電路的+3. 3V電壓輸出端連接；瓷片電容C9的另一端和瓷片電容ClO的另一端接地；以太網接口 Jl的9腳和電阻R3的一端連接，電阻R3的另一端和電阻R4的一端并聯(lián)后和電源電路+3. 3V電壓輸出端連接；電阻R4的另一端和以太網接口 Jl的12腳連接；以太網接口 Jl的13腳接地；以太網接口 Jl的I腳和電阻R6的一端并聯(lián)后和以太網驅動芯片IC3的17腳連接；以太網接口Jl的2腳和電阻R7的一端并聯(lián)后和以太網驅動芯片IC3的16腳連接；以太網接口 Jl的3腳和電阻R8的一端并聯(lián)后和以太網驅動芯片IC3的14腳連接；以太網接口 Jl的6腳和電阻R9的一端并聯(lián)后和以太網驅動芯片IC3的13腳連接；以太網接口 Jl的10腳和電阻R15的一端并聯(lián)后和以太網驅動芯片IC3的28腳連接；以太網接口 Jl的11腳和電阻R13的一端并聯(lián)后和以太網驅動芯片IC3的26腳連接；電阻R6、R7、R8、R9、R15和R13的另一端和電源電路的+3. 3V電壓輸出端連接；以太網驅動芯片IC3的7腳和電阻R5的一端連接，以太網驅動芯片IC3的20腳和電阻RlO的一端連接，以太網驅動芯片IC3的21腳和電阻Rll的一端連接，以太網驅動芯片IC3的27腳和電阻R14的一端連接，電阻R5、R10、R1UR14的另一端和電源電路的+3. 3V電壓輸出端連接；以太網驅動芯片IC3的24腳和電阻R12的一端連接，電阻R12的另一端和地連接；以太網驅動芯片IC3的18腳、22腳和23腳并聯(lián)后和瓷片電容C12、C13和C14的一端、電解電容Cll的陽極連接；電阻R12的另一端、瓷片電容C12、C13和C14的另一端、電解電容Cll的陰極都接地；以太網驅動芯片IC3的15腳、19腳、47腳、35腳和36腳都接地；以太網驅動芯片IC3的48腳和瓷片電容C19的一端連接，瓷片電容C19的另一端和地連接；以太網驅動芯片IC3的40腳和電阻R18的一端連接，電阻R18的另一端和地連接；以太網驅動芯片IC3的39腳和電阻R17的一端連接，電阻R17的另一端和電源電路的+3. 3V電壓輸出端連接；以太網驅動芯片IC3的37腳和瓷片電容C18的一端連接，瓷片電容C18的另一端和地連接；以太網驅動芯片IC3的32腳和瓷片電容C15的一端連接，瓷片電容C15的另一端和地連接；以太網驅動芯片IC3的34腳和電阻R16的一端連接，電阻R16的另一端和第一晶振XTALl的3腳連接，第一晶振XTALl的2腳接地，第一晶振XTALl的4腳和瓷片電容C16的一端并聯(lián)后和電源電路的+3. 3V電壓輸出端連接，瓷片電容C16的另一端和地連接；以太網驅動芯片IC3的29腳和置位/復位電路的RES輸出端連接。主控電路由主控芯片IC4、SD卡讀寫接口 J2、第二晶振XTAL2、兩個電阻R19和R20、9 個瓷片電容 C20、C21、C22、C23、C24、C25、C26、C27 和 C28 組成，主控芯片 IC4 的 6 腳和電源電路的+3. 3V電壓輸出端連接；主控芯片IC4的49腳、74腳、99腳、27腳、94腳和10腳接地；主控芯片IC4的12腳和瓷片電容C22的一端并聯(lián)后和第二晶振XTAL2的一端連接，13腳和瓷片電容C23的一端并聯(lián)后和第二晶振XTAL2的另一端連接，瓷片電容C22和C23的另一端都接地；主控芯片IC4的50腳、75腳、100腳、28腳和11腳并聯(lián)后和瓷片電容C27、C28、C20、C26、C21腳的一端并聯(lián)并和電源電路的+3. 3V電壓輸出端連接；主控芯片IC4的37腳和電阻R19的一端連接，電阻R19的另一端和地連接；主控芯片IC4的59腳和SD卡讀寫接口 J2的2腳連接，主控芯片IC4的58腳和電阻R20的一端并聯(lián)后和SD卡讀寫接口 J2的9腳連接，主控芯片IC4的30腳和SD卡讀寫接口 J2的5腳連接，主控芯片IC4的31腳和SD卡讀寫接口 J2的7腳連接，主控芯片IC4的32腳和SD卡讀寫接口 J2的3腳連接；SD卡讀寫接口 J2的4腳和電阻R20的另一端并聯(lián)后和電源電路的+3. 3V電壓輸出端連接；主控芯片IC4的14腳和置位/復位電路的RES輸出端連接。主控芯片IC4的69腳和第一傳感器通信電路的電平轉換芯片MAX的9腳連接，主控芯片IC4的68腳和第一傳感器通信電路的電平轉換芯片MAX的10腳連接，主控芯片IC4的87腳和第一傳感器通信電路的電平轉換芯片MAX的12腳連接，主控芯片IC4的86腳和第一傳感器通信電路的電平轉換芯片MAX的11腳連接；主控芯片IC4的79腳和第二傳感器通信電路的電平轉換芯片MAX的9腳連接，主控芯片IC4的78腳和第二傳感器通信電路的電平轉換芯片MAX的10腳連接，主控芯片IC4的80腳和第二傳感器通信電路的電平轉換芯片MAX的11腳連接，主控芯片IC4的83腳和第二傳感器通信電路的電平轉換芯片MAX的12腳連接。主控芯片IC4的82腳和第一組網電路的收發(fā)芯片CAN的I腳連接，主控芯片IC4的81腳和第一組網電路的電阻Res4連接，主控芯片IC4的92腳和第2組網電路的收發(fā)芯片CAN的I腳連接，主控芯片IC4的91腳和第2組網電路的電阻Res4連接。主控芯片IC4的17腳和第一模擬信號采集電路的ADC輸出端連接、18腳和第二模擬信號采集電路的ADC輸出端連接、33腳和第三模擬信號采集電路的ADC輸出端連接、34腳和第四模擬信號采集電路的ADC輸出端連接、26腳和第五模擬信號采集電路的ADC輸出端連接、29腳和第六模擬信號采集電路的ADC輸出端連接、35腳和第七模擬信號采集電路的ADC輸出端連接、36腳和第八模擬信號采集電路的ADC輸出端連接。主控芯片IC4的48腳和備份組網電路的以太網驅動芯片IC3的2腳連接，主控芯片IC4的51腳和備份組網電路的以太網驅動芯片IC3的3腳連接，主控芯片IC4的52腳和備份組網電路的以太網驅動芯片IC3的4腳連接，主控芯片IC4的56腳和備份組網電路的以太網驅動芯片IC3的43腳連接，主控芯片IC4的57腳和備份組網電路的以太網驅動芯片IC3的44腳連接，主控芯片IC4的47腳和備份組網電路的以太網驅動芯片IC3的41腳連接，主控芯片IC4的55腳和備份組網電路的以太網驅動芯片IC3的40腳連接，主控芯片IC4的16腳和備份組網電路的以太網驅動芯片IC3的31腳連接，主控芯片IC4的25腳和備份組網電路的以太網驅動芯片IC3的30腳連接，主控芯片IC4的24腳和備份組網電路的第一晶振XTALl的3腳連接。本發(fā)明中的電源轉換芯片IC1、IC2，以太網驅動芯片IC3，主控芯片IC4，電平轉換芯片MAX，收發(fā)芯片CAN，均采用成熟產品。一級電源轉換芯片ICl采用MICREL公司的LM2576-5V，二級電源轉換芯片IC2采用ISPl117-3. 3V，以太網驅動芯片IC3采用NationalSemiconductor公司的DP83848C，主控芯片IC4采用ST公司的STM32F107RCT6，電平轉換芯片Max采用Maxium公司的MAX3232，收發(fā)芯片CAN采用UTC公司的U7SN65HVD230D。本發(fā)明采用雙路CAN總線組網的技術構成的海洋環(huán)境參數(shù)采集節(jié)點電路，利用了CAN組網的高可靠性、高實時性等特點，并提供了備份以太網組網技術，一旦CAN組網失敗時可進行備份組網，大大提高了數(shù)據傳輸?shù)目煽啃浴鞲衅鞑杉娐肥褂肦S-232串行通信接口進行實時傳輸，使用主控芯片內部提供的高精度AD芯片，電路連接簡單。同時在電路設計使用上還考慮了大容量存儲芯片(SD卡)的讀寫接口用于實時存儲測量數(shù)據。與傳統(tǒng)技術相比，該技術不僅可以實現(xiàn)在海洋中進行實時環(huán)境數(shù)據測量，而且在技術指標上均優(yōu)于傳統(tǒng)RS485組網采集節(jié)點。


圖1為本發(fā)明的整體電路示意圖。圖2為圖1中的電源電路示意圖。圖3為圖1中的置位/復位電路示意圖。圖4為圖1中的備份組網電路示意圖。圖5為圖1中的傳感器數(shù)據通信電路示意圖。圖6為圖1中的模擬信號采集電路示意圖。圖7為圖1中的組網電路示意圖。圖8為圖1中的主控電路示意圖。
具體實施例方式本發(fā)明包括電源電路2、置位/復位電路4、兩組相同的傳感器通信電路3-1和3-2、兩組相同的組網電路7-1和7-2、備份組網電路5、八組相同的模擬信號采集電路6-1，6-2，6-3，6-4，6-5，6-6，6-7，6-8、主控電路 I。
如圖1所示，電源電路2給置位/復位電路4提供+3. 3V電源、給兩組相同的傳感器通信電路3-1，3-2提供+3. 3V電源、給兩組相同的組網電路7-1，7-2提供+3. 3V電源、給備份組網電路5提供+3. 3V電源、給主控電路I提供+3. 3V電源，置位/復位電路3給主控電路I和備份組網電路5提供RESET信號，八組相同的模擬信號采集電路6-1，6-2，6-3，6-4，6-5，6-6，6-7，6-8將8路測量數(shù)據傳送給主控電路I，兩路相同的傳感器通信電路3_1，3-2和傳感器通信，兩路相同的組網電路7-1，7-2和備份組網電路5和外界通信。如圖2所示，電源電路包括一級電源轉換芯片IC1、二級電源轉換芯片IC2、二極管D1、一個穩(wěn)壓二極管D2和一個TVS保護二極管D3、四個電解電容Cl、C2、C5和C6、三個瓷片電容C3、C4和C7、一個自恢復保險絲F1、一個電感LI。其中，一級電源轉換芯片ICl采用MICREL公司的LM2576-5V，二級電源轉換芯片IC2采用ISPl 117-3. 3V，一個自恢復保險絲Fl的熔斷電流為5A。電源轉換芯片ICl的I腳與二極管Dl的陰極連接，同時跨接電容C3和Cl到地；二極管Dl的陽極與保險絲Fl的一端連接，同時跨接D3到地；保險絲的另一端為12V電壓輸入端；IC1的3腳、5腳接地；IC1的2腳跨接二極管D2到地，同時跨接電感LI到4腳，4腳并聯(lián)3個電容C2、C4和C5到地并和二級電源轉換芯片IC2的I腳連接；IC2的2腳接地、3腳跨接電容C6和電容C7的到地，同時也引出為整個電源電路的+3. 3V輸出端。如圖3所示，置位/復位電路包括電阻Rl和R2、瓷片電容CS、按鍵SI。其中電阻Rl的一端與電源電路的+3. 3V電壓輸出端連接；按鍵SI的一端跨接電阻R2接地；電阻Rl的另一端跨接電容CS到地，同時和按鍵SI的另一端連接并引出為置位/復位電路的RES輸出端。如圖4所示，備份組網電路由以太網驅動芯片IC3、第一晶振XTALl、以太網接口Jl、16 個電阻 R3、R4、R5、R6、R7、R8、R9、RIO、Rll、R12、R13、R14、R15、R16、R17 和 R18U0個瓷片電容09、(10、(12、(13、(14、(15、(16、(17、(18和 C19、一個電解電容 Cll 組成。其中以太網驅動芯片IC3采用National Semiconductor公司的DP83848C，以太網接口 Jl采用RJ45接口。以太網接口 Jl的4腳和5腳并聯(lián)和電源電路的+3. 3V電壓輸出端連接并跨接電容C9和ClO接地，Jl的9腳跨接電阻R3到+3. 3V電壓，12腳跨接電阻R4到+3. 3V電壓，Jl的13腳接地Jl的I腳跨接電阻R6到+3. 3V并和以太網驅動芯片IC3的17腳連接Jl的2腳跨接電阻R7到+3. 3V并連接到IC3的16腳Jl的3腳跨接電阻R8到+3. 3V并和IC3的14腳連接Jl的6腳跨接電阻R9到+3. 3V并和IC3的13腳連接Jl的10腳跨接電阻R15到+3. 3V并和IC3的28腳連接Jl的11腳跨接電阻R13到+3. 3V并和IC3的26腳連接；IC3的7腳跨接R5到+3. 3V，IC3的20腳跨接RlO到+3. 3V，IC3的21腳跨接Rll到+3. 3V, IC3的27腳跨接電阻R14到+3. 3V, IC3的24腳跨接R12到地，IC3的18腳、22腳和23腳并聯(lián)后分別跨接C12、C13、C14和Cll到地；IC3的15腳、19腳、47腳、35腳和36腳都接地；IC3的48腳跨接電容C19到地；IC3的40腳跨接電阻R18和地連接；IC3的39腳跨接電阻R17到+3. 3V ；IC3的37腳跨接電容C18和地連接；IC3的32腳跨接電容C15和地連接；IC3的34腳跨接電阻R16和第一晶振XTALl的3腳連接，第一晶振XTALl的2腳接地，第一晶振XTALl的4腳跨接電容C16接地并和電源電路的+3. 3V電壓輸出端連接，IC3的29腳和置位/復位電路的RES輸出端連接。Jl的I腳、2腳、3腳和6腳連接雙絞線引出。如圖5所示，每一路傳感器通信電路由電平轉換芯片MAX和4個瓷片電容Capl、Cap2、Cap3和Cap4組成。其中，電平轉換芯片Max采用Maxium公司的MAX3232。電平轉換芯片MAX的5腳跨接電容Capl和MAX的4腳相連；電平轉換芯片MAX的3腳跨接電容Cap4和電平轉換芯片MAX的I腳相連；電平轉換芯片MAX的16腳跨接電容Cap2和電平轉換芯片MAX的2腳相連并和+3. 3V連接；電平轉換芯片MAX的15腳跨接Cap3和電平轉換芯片MAX的6腳相連并接地。電平轉換芯片MAX的8腳、7腳、13腳和14腳作為RS-232串行信號線引出。傳感器通信電路共有2路，每I路可以采集2個串行接口傳感器數(shù)據。如圖6所不,每一路模擬信號米集電路由3個電阻Resl、Res2和Res3和一個瓷片電容Cap5組成。電阻Resl的一端和電阻Res2并聯(lián)后跨接電阻Res3到地，電阻Res2的另一端跨接電容Cap5到地，同時作為模擬信號采集電路的ADC輸出端。八組相同的模擬信號采集電路的ADC輸出端分別連接到主控電路IC4的17腳、18腳、33腳、34腳、26腳、29腳、35腳和36腳。電阻Resl的另一端為模擬信號輸入端。模擬信號采集電路共有8路，每路都輸出I個ADC輸出供主控電路進行模擬/數(shù)字采樣。如圖7所示，每一路組網電路由收發(fā)芯片CAN、瓷片電容Cap6、兩個電阻Res4和Res5組成。其中收發(fā)芯片CAN采用UTC公司的U7SN65HVD230D。收發(fā)芯片CAN的7腳跨接電阻Res5和CAN的6腳相連，CAN的4腳和電阻Res4的一端相連，CAN的3腳和+3. 3V電源連接并跨接電容Cap6和CAN的2腳和地連接；CAN的8腳和地相連。CAN的7腳和6腳引出，用于CAN組網通信。組網電路共有2路，這2路組網電路可以互相備份。如圖8所示，主控電路由主控芯片IC4、SD卡讀寫接口 J2、第二晶振XTAL2、兩個電阻R19和R20、9個瓷片電容C20、C21、C22、C23、C24、C25、C26、C27和C28組成，其中主控芯片IC4采用ST公司的STM32F107RCT6，SD卡讀寫接口 J2使用MicroSD接口。IC4的6腳和+3. 3V電壓輸出端連接；IC4的49腳、74腳、99腳、27腳、94腳和10腳接地；IC4的12腳和跨接電容C22到地，13腳跨接電容C23到地，他們之間跨接第二晶振XTAL2 ；IC4的50腳、75腳、100腳、28腳和11腳并聯(lián)后跨接電容C27、C28、C20、C26、C21和電源電路的+3. 3V電壓輸出端連接；IC4的37腳跨接電阻R19和地連接；IC4的59腳和J2的2腳連接，IC4的58腳和J2的9腳連接并跨接R20到+3. 3V，IC4的30腳和J2的5腳連接，31腳和J2的7腳連接，IC4的32腳和J2的3腳連接；J2的4腳和+3. 3V連接；IC4的14腳和置位/復位電路的RES輸出端連接。IC4的69腳和第一傳感器通信電路的MAX的9腳連接，IC4的68腳和第一傳感器通信電路的MAX的10腳連接，IC4的87腳和第一傳感器通信電路的MAX的12腳連接，IC4的86腳和第一傳感器通信電路的MAX的11腳連接；IC4的79腳和第二傳感器通信電路的MAX的9腳連接，IC4的78腳和第二傳感器通信電路的MAX的10腳連接，IC4的80腳和第二傳感器通信電路的MAX的11腳連接，IC4的83腳和第二傳感器通信電路的MAX的12腳連接。IC4的82腳和第I組網電路的CAN的I腳連接，IC4的81腳和第I組網電路的電阻Res4連接，IC4的92腳和第2組網電路的CAN的I腳連接，IC4的91腳和第2組網電路的電阻Res4連接。IC4的48腳和備份組網電路的IC3的2腳連接，IC4的51腳和備份組網電路的IC3的3腳連接，IC4的52腳和備份組網電路的IC3的4腳連接，IC4的56腳和備份組網電路的IC3的43腳連接，IC4的57腳和備份組網電路的IC3的44腳連接，IC4的47腳和備份組網電路的IC3的41腳連接，IC4的55腳和備份組網電路的IC3的40腳連接，IC4的16腳和備份組網電路的IC3的31腳連接，IC4的25腳和備份組網電路的IC3的30腳連接，IC4的24腳和備份組網電路的第一晶振XTALl的3腳連接。IC4的97腳、98腳、I腳、2腳、3腳、4腳、5腳和38腳作為控制端口引出。本發(fā)明所涉及的系統(tǒng)可搭載到任一個具備搭載條件的水下裝備中，外接傳感器進行海洋環(huán)境測量，最深測量條件為水深4000M，最長測量時間為I年小時，可實測海洋溫度、鹽度、溶解氧等環(huán)境參數(shù)，為海底環(huán)境變化提供原始數(shù)據，為長期監(jiān)測海洋環(huán)境提供可能。本發(fā)明的具體指標如下
耦合通信數(shù)據接口 RS-232C;
耦合通信傳輸速率1200bps ；
水下供電電壓9_36V ；
水下供電方式電池供電；
傳感器接口 RS-232C ；
傳感器自存儲容量8G;
匯聚接收器數(shù)據接口 4路RS-232C。
權利要求
1.水下CAN組網數(shù)據采集節(jié)點，包括一個電源電路、一個置位/復位電路、兩個相同的傳感器通信電路、八個相同的模擬信號采集電路、兩個相同的組網電路、一個備份組網電路和一個主控電路，其特征在于 電源電路包括一級電源轉換芯片IC1、二級電源轉換芯片IC2、二極管D1、一個穩(wěn)壓二極管D2和一個TVS保護二極管D3、四個電解電容Cl、C2、C5和C6、三個瓷片電容C3、C4和C7、一個自恢復保險絲F1、一個電感LI ;一級電源轉換芯片ICl的I腳與二極管Dl的陰極、瓷片電容C3的一端和電解電容Cl的陽極連接，二極管Dl的陽極與保險絲Fl的一端并聯(lián)后和TVS保護二極管的D3的陰極連接，保險絲的另一端作為12V電壓輸入端；一級電源轉換芯片ICl的3腳、5腳和地連接；一級電源轉換芯片ICl的2腳與穩(wěn)壓二極管D2陰極并聯(lián)后和電感LI的一端連接；一級電源轉換芯片ICl的4腳作為5V電壓輸出端，和電感LI的另一端以及電解電容C2和電解電容C5的陽極、瓷片電容C4的一端和二級電源轉換芯片IC2的I腳并聯(lián)；二級電源轉換芯片IC2的3腳為+3. 3V電壓輸出端，和電解電容C6的陽極以及瓷片電容C7的一端并聯(lián)；TVS保護二極管的D3的陽極、電解電容C1、C2、C5和C6的陰極、瓷片電容C3、C4和C7的另一端、穩(wěn)壓二極管的陽極、二級電源轉換芯片IC2的2腳都接地； 置位/復位電路包括電阻Rl和R2、瓷片電容C8、按鍵SI ;其中電阻Rl的一端與電源電路的+3. 3V電壓輸出端連接；按鍵SI的一端和電阻R2的一端連接；瓷片電容C8的另一端和電阻R2的另一端接地；電阻Rl的另一端與瓷片電容CS的一端和按鍵SI的另一端連接并引出為置位/復位電路的RES輸出端； 每一個傳感器通信電路由電平轉換芯片MAX和4個瓷片電容Cap1、Cap2、Cap3和Cap4組成，電平轉換芯片MAX的5腳和瓷片電容Capl的一端相連,瓷片電容Capl的另一端和電平轉換芯片MAX的4腳相連；電平轉換芯片MAX的3腳和瓷片電容Cap4的一端相連，瓷片電容Cap4的另一端和電平轉換芯片MAX的I腳相連；電平轉換芯片MAX的16腳和瓷片電容Cap2的一端相連，瓷片電容Cap2的另一端和電平轉換芯片MAX的2腳相連；電平轉換芯片MAX的15腳和瓷片電容Cap3的一端并聯(lián)后接地，瓷片電容Cap3的另一端和電平轉換芯片MAX的6腳相連；電平轉換芯片MAX的16腳和電源電路的+3. 3V電壓輸出端相連；傳感器通信電路共有2路，每I路可以采集2個串行接口傳感器數(shù)據； 每一個模擬信號米集電路由3個電阻Resl、Res2和Res3和一個瓷片電容Cap5組成，電阻Resl的一端和電阻Res2并聯(lián)后和電阻Res3的一端相連，電阻Res2的另一端和瓷片電容Cap5的一端相連,作為模擬信號米集電路的ADC輸出端,瓷片電容的Cap5的另一端和電阻Res3的另一端相連后接地；模擬信號采集電路共有8路，每路都輸出I個ADC輸出端；每一路組網電路由收發(fā)芯片CAN、瓷片電容Cap6、兩個電阻Res4和Res5組成，收發(fā)芯片CAN的7腳和電阻Res5的一端相連，電阻Res5的另一端和收發(fā)芯片CAN的6腳相連,收發(fā)芯片CAN的4腳和電阻Res4的一端相連,收發(fā)芯片CAN的3腳和瓷片電容Cap6的一端并聯(lián)后與電源電路的+3. 3V電壓輸出端相連，收發(fā)芯片CAN的2腳和瓷片電容Cap6的另一端并聯(lián)后接地；收發(fā)芯片CAN的8腳和地相連；組網電路共有2路，這2路組網電路可以互相備份； 備份組網電路由以太網驅動芯片IC3、第一晶振XTAL1、以太網接口 Jl、16個電阻R3、R4、R5、R6、R7、R8、R9、R10、R11、R12、R13、R14、R15、R16、R17 和 R18U0 個瓷片電容 C9、C10、C12、C13、C14、C15、C16、C17、C18和C19、一個電解電容Cll組成；以太網接口 Jl的4腳和5腳、瓷片電容C9的一端、瓷片電容ClO的一端并聯(lián)后與電源電路的+3. 3V電壓輸出端連接；瓷片電容C9的另一端和瓷片電容ClO的另一端接地；以太網接口 Jl的9腳和電阻R3的一端連接，電阻R3的另一端和電阻R4的一端并聯(lián)后和電源電路+3. 3V電壓輸出端連接；電阻R4的另一端和以太網接口 Jl的12腳連接；以太網接口 Jl的13腳接地；以太網接口Jl的I腳和電阻R6的一端并聯(lián)后和以太網驅動芯片IC3的17腳連接；以太網接口 Jl的2腳和電阻R7的一端并聯(lián)后和以太網驅動芯片IC3的16腳連接；以太網接口 Jl的3腳和電阻R8的一端并聯(lián)后和以太網驅動芯片IC3的14腳連接；以太網接口 Jl的6腳和電阻R9的一端并聯(lián)后和以太網驅動芯片IC3的13腳連接；以太網接口 Jl的10腳和電阻R15的一端并聯(lián)后和以太網驅動芯片IC3的28腳連接；以太網接口 Jl的11腳和電阻R13的一端并聯(lián)后和以太網驅動芯片IC3的26腳連接；電阻R6、電阻R7、電阻R8、電阻R9、電阻R15和電阻R13的另一端和電源電路的+3. 3V電壓輸出端連接；以太網驅動芯片IC3的7腳和電阻R5的一端連接，以太網驅動芯片IC3的20腳和電阻RlO的一端連接，以太網驅動芯片IC3的21腳和電阻Rll的一端連接，以太網驅動芯片IC3的27腳和電阻R14的一端連接，電阻R5、電阻R10、電阻町1、電阻1 14的另一端和電源電路的+3. 3V電壓輸出端連接；以太網驅動芯片IC3的24腳和電阻R12的一端連接，電阻R12的另一端和地連接；以太網驅動芯片IC3的18腳、22腳和23腳并聯(lián)后和瓷片電容C12、瓷片電容C13和瓷片電容C14的一端、電解電容Cll的陽極連接；電阻R12的另一端、瓷片電容C12、瓷片電容C13和瓷片電容C14的另一端、電解電容Cll的陰極都接地；以太網驅動芯片IC3的15腳、19腳、47腳、35腳和36腳都接地；以太網驅動芯片IC3的48腳和瓷片電容C19的一端連接，瓷片電容C19的另一端和地連接；以太網驅動芯片IC3的40腳和電阻R18的一端連接，電阻R18的另一端和地連接；以太網驅動芯片IC3的39腳和電阻R17的一端連接，電阻R17的另一端和電源電路的+3. 3V電壓輸出端連接；以太網驅動芯片IC3的37腳和瓷片電容C18的一端連接，瓷片電容C18的另一端和地連接；以太網驅動芯片IC3的32腳和瓷片電容C15的一端連接，瓷片電容C15的另一端和地連接；以太網驅動芯片IC3的34腳和電阻R16的一端連接，電阻R16的另一端和第一晶振XTALl的3腳連接，第一晶振XTALl的2腳接地，第一晶振XTALl的4腳和瓷片電容C16的一端并聯(lián)后和電源電路的+3. 3V電壓輸出端連接，瓷片電容C16的另一端和地連接；以太網驅動芯片IC3的29腳和置位/復位電路的RES輸出端連接；主控電路由·主控芯片IC4、SD卡讀寫接口 J2、第二晶振XTAL2、兩個電阻R19和R20、9個瓷片電容C20、C21、C22、C23、C24、C25、C26、C27和C28組成，主控芯片IC4的6腳和電源電路的+3. 3V電壓輸出端連接；主控芯片IC4的49腳、74腳、99腳、27腳、94腳和10腳接地；主控芯片IC4的12腳和瓷片電容C22的一端并聯(lián)后和第二晶振XTAL2的一端連接，13腳和瓷片電容C23的一端并聯(lián)后和第二晶振XTAL2的另一端連接，瓷片電容C22和C23的另一端都接地；主控芯片IC4的50腳、75腳、100腳、28腳和11腳并聯(lián)后和瓷片電容C27、瓷片電容C28、瓷片電容C20、瓷片電容C26、瓷片電容C21腳的一端并聯(lián)并和電源電路的+3. 3V電壓輸出端連接；主控芯片IC4的37腳和電阻R19的一端連接，電阻R19的另一端和地連接；主控芯片IC4的59腳和SD卡讀寫接口 J2的2腳連接，主控芯片IC4的58腳和電阻R20的一端并聯(lián)后和SD卡讀寫接口 J2的9腳連接，主控芯片IC4的30腳和SD卡讀寫接口 J2的5腳連接，主控芯片IC4的31腳和SD卡讀寫接口 J2的7腳連接，主控芯片IC4的32腳和SD卡讀寫接口 J2的3腳連接；SD卡讀寫接口 J2的4腳和電阻R20的另一端并聯(lián)后和電源電路的+3. 3V電壓輸出端連接；主控芯片IC4的14腳和置位/復位電路的RES輸出端連接； 主控芯片IC4的69腳和第一傳感器通信電路的電平轉換芯片MAX的9腳連接，主控芯片IC4的68腳和第一傳感器通信電路的電平轉換芯片MAX的10腳連接，主控芯片IC4的87腳和第一傳感器通信電路的電平轉換芯片MAX的12腳連接，主控芯片IC4的86腳和第一傳感器通信電路的電平轉換芯片MAX的11腳連接；主控芯片IC4的79腳和第二傳感器通信電路的電平轉換芯片MAX的9腳連接，主控芯片IC4的78腳和第二傳感器通信電路的電平轉換芯片MAX的10腳連接，主控芯片IC4的80腳和第二傳感器通信電路的電平轉換芯片MAX的11腳連接，主控芯片IC4的83腳和第二傳感器通信電路的電平轉換芯片MAX的12腳連接； 主控芯片IC4的82腳和第一組網電路的收發(fā)芯片CAN的I腳連接，主控芯片IC4的81腳和第一組網電路的電阻Res4連接，主控芯片IC4的92腳和第2組網電路的收發(fā)芯片CAN的I腳連接，主控芯片IC4的91腳和第2組網電路的電阻Res4連接； 主控芯片IC4的17腳和第一模擬信號采集電路的ADC輸出端連接、18腳和第二模擬信號采集電路的ADC輸出端連接、33腳和第三模擬信號采集電路的ADC輸出端連接、34腳和第四模擬信號采集電路的ADC輸出端連接、26腳和第五模擬信號采集電路的ADC輸出端連接、29腳和第六模擬信號采集電路的ADC輸出端連接、35腳和第七模擬信號采集電路的ADC輸出端連接、36腳和第八模擬信號采集電路的ADC輸出端連接； 主控芯片IC4的48腳和備份組網電路的以太網驅動芯片IC3的2腳連接，主控芯片IC4的51腳和備份組網電路的以太網驅動芯片IC3的3腳連接，主控芯片IC4的52腳和備份組網電路的以太網驅動芯片IC3的4腳連接，主控芯片IC4的56腳和備份組網電路的以太網驅動芯片IC3的43腳連接，主控芯片IC4的57腳和備份組網電路的以太網驅動芯片IC3的44腳連接，主控芯片IC4的47腳和備份組網電路的以太網驅動芯片IC3的41腳連接，主控芯片IC4的55腳和備份組網電路的以太網驅動芯片IC3的40腳連接，主控芯片IC4的16腳和備份組網電路的以太網驅動芯片IC3的31腳連接，主控芯片IC4的25腳和備份組網電路的以太網驅動芯片IC3的30腳連接，主控芯片IC4的24腳和備份組網電路的第一晶振XTALl的3腳連接； 一級電源轉換芯片ICl采用MICREL公司的LM2576-5V，二級電源轉換芯片IC2采用ISPl117-3. 3V,以太網驅動芯片 IC3 采用 National Semiconductor 公司的 DP83848C，主控芯片IC4采用ST公司的STM32F107RCT6，電平轉換芯片Max采用Maxium公司的MAX3232，收發(fā)芯片CAN采用UTC公司的U7SN65HVD230D。
全文摘要
本發(fā)明涉及一種水下CAN組網數(shù)據采集節(jié)點。本發(fā)明包括一個電源電路、一個置位/復位電路、兩個相同的傳感器通信電路、八個相同的模擬信號采集電路、兩個相同的組網電路、一個備份組網電路和一個主控電路。本發(fā)明采用雙路CAN總線組網的技術構成的海洋環(huán)境參數(shù)采集節(jié)點電路，利用了CAN組網的高可靠性、高實時性等特點，并提供了備份以太網組網技術，一旦CAN組網失敗時可進行備份組網，大大提高了數(shù)據傳輸?shù)目煽啃浴?br> 文檔編號H04L12/707GK103065453SQ20121059219
公開日2013年4月24日 申請日期2012年12月29日 優(yōu)先權日2012年12月29日
發(fā)明者蔡文郁, 盛慶華, 張翼 申請人:杭州電子科技大學