Mvb總線調(diào)試方法和裝置制造方法
【專利摘要】本發(fā)明提供一種MVB總線調(diào)試方法和裝置。該調(diào)試裝置包括：處理單元，用于從總線上接收數(shù)據(jù)幀并進(jìn)行解碼，且將解碼后的數(shù)據(jù)幀中的主幀發(fā)送至控制單元；控制單元用于根據(jù)主幀識(shí)別接收端口或發(fā)送端口，并控制將數(shù)據(jù)幀中的從幀的解碼數(shù)據(jù)經(jīng)接口端口讀入通信存儲(chǔ)單元，或用于控制將通信存儲(chǔ)單元內(nèi)存儲(chǔ)的從幀在處理單元中進(jìn)行編碼，并通過發(fā)送端口發(fā)送至總線；通信存儲(chǔ)單元用于按照設(shè)定時(shí)間周期將存儲(chǔ)的從幀發(fā)送至RS485轉(zhuǎn)換單元；RS485轉(zhuǎn)換單元用于對(duì)接收到的從幀進(jìn)行轉(zhuǎn)換，并發(fā)送至VC++軟件顯示單元；VC++軟件顯示單元用于將轉(zhuǎn)換后的從幀進(jìn)行顯示。本發(fā)明可以全面實(shí)時(shí)調(diào)試MVB總線傳輸?shù)臄?shù)據(jù)，進(jìn)一步提高列車運(yùn)行可靠性及穩(wěn)定性。
【專利說明】MVB總線調(diào)試方法和裝置
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及MVB總線調(diào)試技術(shù)，尤其涉及一種MVB總線調(diào)試方法和裝置。
【背景技術(shù)】
[0002]隨著高速鐵路的迅速發(fā)展以及機(jī)車車輛的現(xiàn)代化發(fā)展趨勢(shì)，使得多功能車輛總線(Multifunction Vehicle Bus ;以下簡(jiǎn)稱MVB)逐漸成為新一代車輛的通信總線標(biāo)準(zhǔn)。MVB是將位于同一車輛，或固定連接的不同車輛中的標(biāo)準(zhǔn)設(shè)備連接到列車通信網(wǎng)絡(luò)上的車輛總線。MVB對(duì)總線的介質(zhì)訪問采用集中控制、周期性分配的主-從方式，由總線上唯一的總線管理器，即主設(shè)備，集中控制介質(zhì)的存取。
[0003]現(xiàn)有技術(shù)中各設(shè)備在MVB上接收的MVB數(shù)據(jù)通常經(jīng)由設(shè)備中的中央處理單元(Central Processing Unit ;以下簡(jiǎn)稱CPU)和現(xiàn)場(chǎng)可編程門陣列(FPGA)處理。但上述設(shè)備處理數(shù)據(jù)的方式，實(shí)時(shí)性低，穩(wěn)定性差，且不利于調(diào)試。

【發(fā)明內(nèi)容】

[0004]本發(fā)明提供一種MVB總線調(diào)試方法和裝置，以改善總線數(shù)據(jù)處理的實(shí)時(shí)性、穩(wěn)定性，以及可調(diào)試性。
[0005]本發(fā)明提供了一種MVB總線調(diào)試裝置，包括:
[0006]處理單元，用于從總線上接收數(shù)據(jù)幀并進(jìn)行解碼，且將解碼后的所述數(shù)據(jù)幀中的主幀發(fā)送至控制單元；
[0007]控制單元，用于根據(jù)所述主幀識(shí)別接收端口或發(fā)送端口，并控制所述處理單元，將所述數(shù)據(jù)幀中的從幀的解碼數(shù)據(jù)經(jīng)所述接口端口讀入通信存儲(chǔ)單元，或者，所述控制單元用于控制將所述通信存儲(chǔ)單元內(nèi)存儲(chǔ)的從幀在所述處理單元中進(jìn)行編碼，并通過所述發(fā)送端口發(fā)送至所述總線；
[0008]通信存儲(chǔ)單元，用于在所述控制單元的控制下，按照設(shè)定時(shí)間周期將存儲(chǔ)的從幀發(fā)送至RS485轉(zhuǎn)換單元；
[0009]RS485轉(zhuǎn)換單元，用于對(duì)接收到的從幀進(jìn)行轉(zhuǎn)換，并發(fā)送至VC++軟件顯示單元；
[0010]VC++軟件顯示單元，用于將轉(zhuǎn)換后的從幀進(jìn)行顯示。
[0011]本發(fā)明實(shí)施例還提供了一種MVB總線調(diào)試方法，包括:
[0012]處理單元從總線上接收數(shù)據(jù)幀并進(jìn)行解碼，且將解碼后的所述數(shù)據(jù)幀中的主幀發(fā)送至控制單元；
[0013]控制單元根據(jù)所述主幀識(shí)別接收端口或發(fā)送端口，并控制所述處理單元，將所述數(shù)據(jù)幀中的從幀的解碼數(shù)據(jù)經(jīng)所述接口端口讀入通信存儲(chǔ)單元，或者，所述控制單元控制將所述通信存儲(chǔ)單元內(nèi)存儲(chǔ)的從幀在所述處理單元中進(jìn)行編碼，并通過所述發(fā)送端口發(fā)送至所述總線；
[0014]所述通信存儲(chǔ)單元在所述控制單元的控制下，按照設(shè)定時(shí)間周期將存儲(chǔ)的從幀發(fā)送至RS485轉(zhuǎn)換單元；[0015]所述RS485轉(zhuǎn)換單元對(duì)接收到的從幀進(jìn)行轉(zhuǎn)換，并發(fā)送至VC++軟件顯示單元；
[0016]VC++軟件顯示單元將轉(zhuǎn)換后的從巾貞進(jìn)行顯示。
[0017]本發(fā)明各實(shí)施例的方案，采用CPU及MVBCSl芯片實(shí)現(xiàn)的MVB總線調(diào)試裝置，軟硬件設(shè)計(jì)穩(wěn)定可靠，比采用FPGA處理方式實(shí)時(shí)性更高、穩(wěn)定性更強(qiáng)?；赗S485和MVB接口的MVB總線調(diào)試方案，可以全面實(shí)時(shí)調(diào)試MVB總線傳輸?shù)臄?shù)據(jù)，進(jìn)一步提高列車運(yùn)行可靠性及穩(wěn)定性。
【專利附圖】

【附圖說明】
[0018]圖1為本發(fā)明實(shí)施例一提供的MVB總線調(diào)試裝置的結(jié)構(gòu)示意圖；
[0019]圖2為本發(fā)明實(shí)施例二提供的MVB總線調(diào)試裝置的結(jié)構(gòu)示意圖；
[0020]圖3為本發(fā)明實(shí)施例三提供的MVB總線調(diào)試裝置的結(jié)構(gòu)示意圖；
[0021]圖4為本發(fā)明實(shí)施例MVB總線調(diào)試裝置中數(shù)據(jù)幀傳輸?shù)倪壿嫚顟B(tài)圖；
[0022]圖5為本發(fā)明實(shí)施例四提供的MVB總線調(diào)試方法的流程圖。
【具體實(shí)施方式】
[0023]實(shí)施例一
[0024]圖1為本發(fā)明實(shí)施例一提供的MVB總線調(diào)試裝置的結(jié)構(gòu)示意圖，該MVB總線調(diào)試裝置用于對(duì)鐵路車輛中MVB總線進(jìn)行調(diào)試。MVB總線連接鐵路車輛中的各類MVB設(shè)備，MVB總線上連接的MVB設(shè)備按照性能可以分為O類飛類設(shè)備，其中，O類設(shè)備不具有數(shù)據(jù)通信能力，主要包括中繼器和總線耦合器等；1類設(shè)備具有過程數(shù)據(jù)傳輸性能和設(shè)備狀態(tài)響應(yīng)性能；2類飛類設(shè)備除了具有I類設(shè)備的性能外，還有具有傳遞消息數(shù)據(jù)的性能；此外，4類和5類設(shè)備還具有MVB總線管理能力。由于I類飛類設(shè)備具有傳輸過程數(shù)據(jù)的性能，因此，本發(fā)明提供的MVB總線調(diào)試裝置可以是設(shè)置在I類?5類設(shè)備中的一個(gè)功能模塊，該功能模塊由外殼以及內(nèi)部電路板組成，優(yōu)選采用MVBCSl芯片。
[0025]為方便理解，首先對(duì)MVB總線上傳輸?shù)臄?shù)據(jù)幀進(jìn)行簡(jiǎn)單介紹。MVB總線上傳輸?shù)男盘?hào)為數(shù)字信號(hào)，這些數(shù)字信號(hào)以幀為基本單位進(jìn)行傳輸。數(shù)據(jù)幀可以分為主幀和從幀。主幀中包括MVB總線的指令信息，從幀中包括MVB總線發(fā)送的具體數(shù)據(jù)信息。每個(gè)數(shù)據(jù)幀均包括幀頭和幀尾，除了幀頭和幀尾部分外，均為標(biāo)準(zhǔn)的曼徹斯特碼。主幀和從幀的幀頭具有不同的編碼，可根據(jù)主幀中的指令信息識(shí)別到后續(xù)的從幀應(yīng)從哪個(gè)端口收發(fā)，主幀相當(dāng)于完成了 MVB總線的上下行資調(diào)度。端口是設(shè)置在MVB設(shè)備上的，MVB設(shè)備自身可通過不同端口收發(fā)不同作用的數(shù)據(jù)。
[0026]基于上述的MVB總線架構(gòu),如圖1所示，本實(shí)施例提供的MVB總線調(diào)試裝置包括如下結(jié)構(gòu):處理單元11、控制單元12、通信存儲(chǔ)單元13、RS485轉(zhuǎn)換單元14和VC++軟件顯示單元15。其中，處理單元11用于從總線上接收數(shù)據(jù)幀并進(jìn)行解碼，且將解碼后的所述數(shù)據(jù)幀中的主幀發(fā)送至控制單元12，解碼的方式可以是對(duì)曼徹斯特信號(hào)進(jìn)行解碼，所以處理單元11可以為一曼徹斯特解碼器；控制單元12用于根據(jù)所述主幀識(shí)別接收端口或發(fā)送端口，并控制所述處理單元11，將所述數(shù)據(jù)幀中的從幀的解碼數(shù)據(jù)經(jīng)所述接口端口讀入通信存儲(chǔ)單元13，或者，所述控制單元12用于控制將所述通信存儲(chǔ)單元13內(nèi)存儲(chǔ)的從幀在所述處理單元11中進(jìn)行編碼，并通過所述發(fā)送端口發(fā)送至所述總線；所述通信存儲(chǔ)單元13用于在所述控制單元12的控制下，按照設(shè)定時(shí)間周期將存儲(chǔ)的從幀發(fā)送至RS485轉(zhuǎn)換單元14 ;所述RS485轉(zhuǎn)換單元14用于對(duì)接收到的從幀進(jìn)行轉(zhuǎn)換，并發(fā)送至VC++軟件顯示單元15 ;所述VC++軟件顯示單元15用于將轉(zhuǎn)換后的從幀進(jìn)行顯示。
[0027]在上述過程中，處理單元11從MVB總線上接收到數(shù)字信號(hào)，即接收到數(shù)據(jù)幀，對(duì)數(shù)據(jù)幀進(jìn)行解碼，并將主幀對(duì)應(yīng)的解碼數(shù)據(jù)發(fā)送至控制單元12，這些解碼數(shù)據(jù)為控制單元12能夠識(shí)別的邏輯數(shù)據(jù)。主幀中包括的指令信息可以為指示本設(shè)備接收數(shù)據(jù)的指令或指示本設(shè)備發(fā)送數(shù)據(jù)的指令，若指令信息為接收數(shù)據(jù)指令，則控制單元12能夠根據(jù)主幀對(duì)應(yīng)的解碼數(shù)據(jù)判斷出本設(shè)備對(duì)應(yīng)的接收端口，并控制處理單元11將從幀對(duì)應(yīng)的解碼數(shù)據(jù)從接收端口讀入通信存儲(chǔ)單元13。而后控制單元12控制通信存儲(chǔ)單元13在設(shè)定時(shí)間將存儲(chǔ)的解碼數(shù)據(jù)發(fā)送至RS485轉(zhuǎn)換單元14。RS485轉(zhuǎn)換單元14接收到解碼數(shù)據(jù)后，將這些解碼數(shù)據(jù)的數(shù)字信號(hào)傳輸至VC++軟件顯示單元15進(jìn)行顯示，以便技術(shù)人員進(jìn)行調(diào)試。
[0028]如果主幀中包括的指令信息指示本設(shè)備發(fā)送數(shù)據(jù)，則控制單元12可以根據(jù)主幀對(duì)應(yīng)的解碼數(shù)據(jù)判斷出本設(shè)備對(duì)應(yīng)的發(fā)送端口，并控制通信存儲(chǔ)單元13將其存儲(chǔ)的數(shù)據(jù)從發(fā)送端口發(fā)送至處理單元11，處理單元11對(duì)接收到的數(shù)據(jù)進(jìn)行編碼之后發(fā)送到MVB總線。
[0029]本實(shí)施例提供的基于RS485和MVB接口的MVB總線調(diào)試裝置可以為I類飛類設(shè)備中的一個(gè)功能模塊，其中的VC++軟件顯示單元可以設(shè)置于另一 PC機(jī)上，基于VC++軟件實(shí)現(xiàn)。該功能模塊所執(zhí)行的操作可以編程到MVBCSl (MVB-Controller ASIC MVBCS1)芯片上，由MVBCSl芯片完成將MVB總線上接收的數(shù)字信號(hào)通過RS485接口傳輸至VC++軟件顯示單元，提高了軟件顯示的實(shí)時(shí)性。
[0030]本實(shí)施例提供的基于RS485和MVB接口的MVB總線調(diào)試裝置，通過該裝置將從MVB總線上接收到的數(shù)字信號(hào)數(shù)據(jù)幀通過RS485接口傳輸至VC++軟件顯示單元，可靠得調(diào)試了MVB網(wǎng)絡(luò)的數(shù)據(jù)，在列車通信網(wǎng)絡(luò)現(xiàn)場(chǎng)存在較大干擾情況下，相交軟件實(shí)現(xiàn)的方式更具可靠性及穩(wěn)定性，并降低了設(shè)備成本。
[0031]實(shí)施例二
[0032]圖2為本發(fā)明實(shí)施例二提供的MVB總線調(diào)試裝置的結(jié)構(gòu)示意圖，本實(shí)施例以前述實(shí)施例為基礎(chǔ)，進(jìn)一步優(yōu)化了調(diào)試方案。
[0033]所述處理單元11具體是包括接口子單元111、判斷子單元112和解碼子單元113。所述接口子單元111與所述控制單元12、通信存儲(chǔ)單元13、判斷子單元112和所述解碼子單元113連接；所述判斷子單元112與所述解碼子單元113連接。其中，接口子單元111用于從所述總線接收數(shù)據(jù)幀；判斷子單元112用于判斷所述數(shù)據(jù)幀的幀頭是否正確；解碼子單元113用于當(dāng)判斷結(jié)果為正確時(shí)，對(duì)所述數(shù)據(jù)幀進(jìn)行解碼，具體可以是解碼幀頭以外的部分，并通過所述接口子單元111將所述數(shù)據(jù)幀中的主幀的解碼數(shù)據(jù)發(fā)送至控制單元12，且在所述控制單元12的控制下，將從幀的解碼數(shù)據(jù)經(jīng)所述接收端口讀入所述通信存儲(chǔ)單元13。上述方案通過對(duì)幀頭的判斷以過濾錯(cuò)誤的數(shù)據(jù)幀。
[0034]所述控制單元12具體可包括接收子單元121、比較子單元122和控制子單元123。所述接收子單元121與所述處理單元11和所述比較子單元122連接；所述比較子單元122與所述控制子單元123連接；所述控制子單元123與所述處理單元11連接。其中，接收子單元121用于接收所述處理單元11發(fā)送的主幀的解碼數(shù)據(jù)；比較子單元122用于將所述主幀的解碼數(shù)據(jù)與端口屬性進(jìn)行比較，以識(shí)別接收端口或發(fā)送端口 ；控制子單元123用于將識(shí)別到的接收端口置位，以控制所述處理單元11將從幀的解碼數(shù)據(jù)經(jīng)所述接口端口讀入通信存儲(chǔ)單元13，或者控制將所述通信存儲(chǔ)單元13內(nèi)存儲(chǔ)的從幀在所述處理單元11中進(jìn)行編碼，并通過所述發(fā)送端口發(fā)送至所述總線。
[0035]實(shí)施例三
[0036]圖3為本發(fā)明實(shí)施例三提供的MVB總線調(diào)試裝置的結(jié)構(gòu)示意圖，本實(shí)施例以上述實(shí)施例為基礎(chǔ)，該調(diào)試裝置中進(jìn)一步增設(shè)了臨時(shí)存儲(chǔ)單元16和校驗(yàn)單元17。所述校驗(yàn)單元17與所述控制單元12和所述臨時(shí)存儲(chǔ)單元16連接；所述臨時(shí)存儲(chǔ)單元16與所述控制單元12和所述通信存儲(chǔ)單元13連接。其中，控制子單元控制子單元123還用于控制所述處理單元11將所述數(shù)據(jù)幀中的從幀的解碼數(shù)據(jù)經(jīng)所述接口端口讀入臨時(shí)存儲(chǔ)單元16 ;所述控制單元12還用于控制校驗(yàn)單元17按照設(shè)定位長(zhǎng)對(duì)從幀的解碼數(shù)據(jù)進(jìn)行校驗(yàn)，且當(dāng)校驗(yàn)結(jié)果正確時(shí)，所述控制單元12還用于控制所述臨時(shí)存儲(chǔ)單元16將從幀的解碼數(shù)據(jù)讀入所述通信存儲(chǔ)單元13。
[0037]圖4所示為MVB總線調(diào)試裝置中數(shù)據(jù)幀傳輸?shù)倪壿嫚顟B(tài)圖，如圖4所示，MVB總線上傳輸?shù)臄?shù)據(jù)幀，其中，數(shù)據(jù)幀的幀尾為0.75BT+125nS的低電平。處理單元11可監(jiān)測(cè)MVB總線線路電平的下降沿作為每一幀的開始，接口子單元接口子單元111每接收到來自MVB總線的數(shù)據(jù)幀，判斷子單元判斷子單元112首先判斷幀頭數(shù)據(jù)是否正確，若正確，則解碼子單元解碼子單元113對(duì)該幀頭后面的數(shù)據(jù)幀進(jìn)行解碼，得到解碼數(shù)據(jù)，并將主幀對(duì)應(yīng)的解碼數(shù)據(jù)發(fā)送給控制單元12。主幀中包括MVB總線中主設(shè)備的指令信息，若指令信息指示本設(shè)備接收數(shù)據(jù)，則控制單元12中的比較子單元比較子單元122將解碼數(shù)據(jù)讀出，并與預(yù)先設(shè)置的本設(shè)備的各端口屬性進(jìn)行比較，若解碼數(shù)據(jù)與某一端口的屬性相同，則說明MVB總線的主設(shè)備指示由本設(shè)備的該端口來接收數(shù)據(jù)，則控制子單元123將該端口的“端口有效標(biāo)志”置位。端口有效置位后，控制子單元123控制解碼子單元解碼子單元113經(jīng)由接口子單元接口子單元111將解碼數(shù)據(jù)從接收端口讀入通信存儲(chǔ)單元13。更進(jìn)一步的:控制子單元123首先控制解碼子單元解碼子單元113將解碼數(shù)據(jù)寫到臨時(shí)存儲(chǔ)單元16內(nèi)，每經(jīng)過規(guī)定的位長(zhǎng)，控制校驗(yàn)單元17讀入一個(gè)8位的循環(huán)冗余碼校驗(yàn)(Cyclical RedundancyCheck ；以下簡(jiǎn)稱CRC)對(duì)寫到臨時(shí)存儲(chǔ)單元16內(nèi)的數(shù)據(jù)進(jìn)行校驗(yàn)，若數(shù)據(jù)出現(xiàn)錯(cuò)誤，則在對(duì)應(yīng)的接收端口置位“信號(hào)錯(cuò)誤”標(biāo)志，臨時(shí)存儲(chǔ)單元16內(nèi)的數(shù)據(jù)不存入通信存儲(chǔ)單元13內(nèi)；如果全部輸入均無CRC錯(cuò)誤，則將臨時(shí)存儲(chǔ)單元16內(nèi)存儲(chǔ)的解碼數(shù)據(jù)依次存入通信存儲(chǔ)單元13內(nèi)?？刂谱訂卧?23控制通信存儲(chǔ)單元13在設(shè)定時(shí)間將存儲(chǔ)的解碼數(shù)據(jù)發(fā)送至RS485轉(zhuǎn)換單元RS485轉(zhuǎn)換單元14，控制子單元123可以每隔一定周期控制通信存儲(chǔ)單元13在設(shè)定時(shí)間將存儲(chǔ)的解碼數(shù)據(jù)發(fā)送至RS485轉(zhuǎn)換單元RS485轉(zhuǎn)換單元14。RS485轉(zhuǎn)換單元RS485轉(zhuǎn)換單元14接收到解碼數(shù)據(jù)后，將這些數(shù)字信號(hào)轉(zhuǎn)換為RS485數(shù)據(jù)進(jìn)行輸出。
[0038]若主幀中為指示本設(shè)備發(fā)送數(shù)據(jù)的信息，則比較子單元122將主幀對(duì)應(yīng)的解碼數(shù)據(jù)與預(yù)先設(shè)置的本設(shè)備的各端口屬性進(jìn)行比較，若與某一端口的屬性相同，則說明MVB總線指示該端口來發(fā)送數(shù)據(jù)。則控制子單元123將該端口的“端口有效標(biāo)志”置位。端口有效置位后，控制子單元123控制通信存儲(chǔ)單元13，從該發(fā)送端口將存儲(chǔ)的數(shù)據(jù)讀入處理單元11。處理單元11進(jìn)行編碼，即首先加上一個(gè)從幀幀頭，然后將通信存儲(chǔ)單元13存儲(chǔ)的數(shù)據(jù)按8位位寬依次讀取，并將讀取的數(shù)據(jù)編成標(biāo)準(zhǔn)的曼徹斯特碼。數(shù)據(jù)讀取完畢后，處理單元11在數(shù)據(jù)末尾加一個(gè)從幀幀尾。在數(shù)據(jù)讀取過程中，每經(jīng)過設(shè)定位長(zhǎng)后，控制子單元123控制校驗(yàn)單元17附加一個(gè)8位的CRC校驗(yàn)碼，對(duì)處理單元11讀取的數(shù)據(jù)進(jìn)行校驗(yàn)。
[0039]實(shí)施例四
[0040]圖5為本發(fā)明實(shí)施例四提供的MVB總線調(diào)試方法的流程圖，本實(shí)施例的方案基于前述實(shí)施例提供的MVB總線調(diào)試裝置來實(shí)現(xiàn)，具體包括如下步驟:
[0041]步驟510、處理單元從總線上接收數(shù)據(jù)幀并進(jìn)行解碼，且將解碼后的所述數(shù)據(jù)幀中的主幀發(fā)送至控制單元；
[0042]步驟520、控制單元根據(jù)所述主幀識(shí)別接收端口或發(fā)送端口，并控制所述處理單元，將所述數(shù)據(jù)幀中的從幀的解碼數(shù)據(jù)經(jīng)所述接口端口讀入通信存儲(chǔ)單元，或者，所述控制單元控制將所述通信存儲(chǔ)單元內(nèi)存儲(chǔ)的從幀在所述處理單元中進(jìn)行編碼，并通過所述發(fā)送端口發(fā)送至所述總線；
[0043]步驟530、所述通信存儲(chǔ)單元在所述控制單元的控制下，按照設(shè)定時(shí)間周期將存儲(chǔ)的從幀發(fā)送至RS485轉(zhuǎn)換單元；
[0044]步驟540、所述RS485轉(zhuǎn)換單元對(duì)接收到的從幀進(jìn)行轉(zhuǎn)換，并發(fā)送至VC++軟件顯示單元；
[0045]步驟550、VC++軟件顯示單元將轉(zhuǎn)換后的從幀進(jìn)行顯示。
[0046]在上述技術(shù)方案中，處理單元從總線上接收數(shù)據(jù)幀并進(jìn)行解碼，且將解碼后的所述數(shù)據(jù)幀中的主幀發(fā)送至控制單元可具體包括:
[0047]所述處理單元中的接口子單元從所述總線接收數(shù)據(jù)幀；
[0048]所述處理單元中的判斷子單元判斷所述數(shù)據(jù)幀的幀頭是否正確；
[0049]當(dāng)判斷結(jié)果為正確時(shí)，所述處理單元中的解碼子單元對(duì)所述數(shù)據(jù)幀進(jìn)行解碼，并通過所述接口子單元將所述數(shù)據(jù)幀中的主幀的解碼數(shù)據(jù)發(fā)送至控制單元。
[0050]上述方案中的步驟，控制單元根據(jù)所述主幀識(shí)別接收端口或發(fā)送端口可具體包括:所述控制單元中的接收子單元接收所述處理單元發(fā)送的主幀的解碼數(shù)據(jù)；所述控制單元中的比較子單元將所述主幀的解碼數(shù)據(jù)與端口屬性進(jìn)行比較，以識(shí)別接收端口或發(fā)送端□。
[0051]則控制單元控制所述處理單元將所述數(shù)據(jù)幀中的從幀的解碼數(shù)據(jù)經(jīng)所述接口端口讀入通信存儲(chǔ)單元優(yōu)選包括:所述控制單元中的控制子單元將識(shí)別到的接收端口置位，以控制所述處理單元將從幀的解碼數(shù)據(jù)經(jīng)所述接口端口讀入通信存儲(chǔ)單元。
[0052]上述方案的基礎(chǔ)上，控制單元控制所述處理單元將所述數(shù)據(jù)幀中的從幀的解碼數(shù)據(jù)經(jīng)所述接口端口讀入通信存儲(chǔ)單元的操作可具體包括:
[0053]控制單元控制所述處理單元將所述數(shù)據(jù)幀中的從幀的解碼數(shù)據(jù)經(jīng)所述接口端口讀入臨時(shí)存儲(chǔ)單元；
[0054]所述控制單元控制校驗(yàn)單元按照設(shè)定位長(zhǎng)對(duì)從幀的解碼數(shù)據(jù)進(jìn)行校驗(yàn)；
[0055]當(dāng)校驗(yàn)結(jié)果正確時(shí)，所述控制單元控制所述臨時(shí)存儲(chǔ)單元將從幀的解碼數(shù)據(jù)讀入所述通信存儲(chǔ)單元。
[0056]本發(fā)明各實(shí)施例的方案，采用CPU及MVBCSl芯片實(shí)現(xiàn)的MVB總線調(diào)試裝置，軟硬件設(shè)計(jì)穩(wěn)定可靠，比采用FPGA處理方式實(shí)時(shí)性更高、穩(wěn)定性更強(qiáng)?；赗S485和MVB接口的MVB總線調(diào)試方案，可以全面實(shí)時(shí)調(diào)試MVB總線傳輸?shù)臄?shù)據(jù)，進(jìn)一步提高列車運(yùn)行可靠性及穩(wěn)定性。
[0057]本領(lǐng)域普通技術(shù)人員可以理解:實(shí)現(xiàn)上述各方法實(shí)施例的全部或部分步驟可以通過程序指令相關(guān)的硬件來完成。前述的程序可以存儲(chǔ)于一計(jì)算機(jī)可讀取存儲(chǔ)介質(zhì)中。該程序在執(zhí)行時(shí)，執(zhí)行包括上述各方法實(shí)施例的步驟；而前述的存儲(chǔ)介質(zhì)包括:R0M、RAM、磁碟或者光盤等各種可以存儲(chǔ)程序代碼的介質(zhì)。
[0058]最后應(yīng)說明的是:以上各實(shí)施例僅用以說明本發(fā)明的技術(shù)方案，而非對(duì)其限制；盡管參照前述各實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解:其依然可以對(duì)前述各實(shí)施例所記載的技術(shù)方案進(jìn)行修改，或者對(duì)其中部分或者全部技術(shù)特征進(jìn)行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實(shí)施例技術(shù)方案的范圍。
【權(quán)利要求】
1.一種MVB總線調(diào)試裝置，其特征在于，包括: 處理單元，用于從總線上接收數(shù)據(jù)幀并進(jìn)行解碼，且將解碼后的所述數(shù)據(jù)幀中的主幀發(fā)送至控制單元； 控制單元，用于根據(jù)所述主幀識(shí)別接收端口或發(fā)送端口，并控制所述處理單元，將所述數(shù)據(jù)幀中的從幀的解碼數(shù)據(jù)經(jīng)所述接口端口讀入通信存儲(chǔ)單元，或者，所述控制單元用于控制將所述通信存儲(chǔ)單元內(nèi)存儲(chǔ)的從幀在所述處理單元中進(jìn)行編碼，并通過所述發(fā)送端口發(fā)送至所述總線； 通信存儲(chǔ)單元，用于在所述控制單元的控制下，按照設(shè)定時(shí)間周期將存儲(chǔ)的從幀發(fā)送至RS485轉(zhuǎn)換單元； RS485轉(zhuǎn)換單元，用于對(duì)接收到的從幀進(jìn)行轉(zhuǎn)換，并發(fā)送至VC++軟件顯示單元； VC++軟件顯示單元，用于將轉(zhuǎn)換后的從幀進(jìn)行顯示。
2.根據(jù)權(quán)利要求1所述的MVB總線調(diào)試裝置，其特征在于，所述處理單元包括: 接口子單元，用于從所述總線接收數(shù)據(jù)幀； 判斷子單元，用于判斷所述數(shù)據(jù)幀的幀頭是否正確； 解碼子單元，用于當(dāng)判斷結(jié)果為正確時(shí)，對(duì)所述數(shù)據(jù)幀進(jìn)行解碼，并通過所述接口子單元將所述數(shù)據(jù)幀中的主幀的解碼數(shù)據(jù)發(fā)送至控制單元，且在所述控制單元的控制下，將從幀的解碼數(shù)據(jù)經(jīng)所述接收端口讀入所述通信存儲(chǔ)單元。
3.根據(jù)權(quán)利要求1或2所述的MVB總線調(diào)試裝置，其特征在于，所述控制單元包括:` 接收子單元，用于接收所述處理單元發(fā)送的主幀的解碼數(shù)據(jù)； 比較子單元，用于將所述主幀的解碼數(shù)據(jù)與端口屬性進(jìn)行比較，以識(shí)別接收端口或發(fā)送端口 ； 控制子單元，用于將識(shí)別到的接收端口置位，以控制所述處理單元將從幀的解碼數(shù)據(jù)經(jīng)所述接口端口讀入通信存儲(chǔ)單元，或者控制將所述通信存儲(chǔ)單元內(nèi)存儲(chǔ)的從幀在所述處理單元中進(jìn)行編碼，并通過所述發(fā)送端口發(fā)送至所述總線。
4.根據(jù)權(quán)利要求3所述的MVB總線調(diào)試裝置，其特征在于，還包括: 臨時(shí)存儲(chǔ)單元，控制子單元還用于控制所述處理單元將所述數(shù)據(jù)幀中的從幀的解碼數(shù)據(jù)經(jīng)所述接口端口讀入臨時(shí)存儲(chǔ)單元； 校驗(yàn)單元，所述控制子單元還用于控制校驗(yàn)單元按照設(shè)定位長(zhǎng)對(duì)從幀的解碼數(shù)據(jù)進(jìn)行校驗(yàn)，且當(dāng)校驗(yàn)結(jié)果正確時(shí)，所述控制單元還用于控制所述臨時(shí)存儲(chǔ)單元將從幀的解碼數(shù)據(jù)讀入所述通信存儲(chǔ)單元。
5.根據(jù)權(quán)利要求1或2所述的MVB總線調(diào)試裝置，其特征在于: 所述處理單元為曼徹斯特解碼器； 所述調(diào)試裝置為MVBCSl芯片。
6.一種MVB總線調(diào)試方法，其特征在于，包括: 處理單元從總線上接收數(shù)據(jù)幀并進(jìn)行解碼，且將解碼后的所述數(shù)據(jù)幀中的主幀發(fā)送至控制單兀； 控制單元根據(jù)所述主幀識(shí)別接收端口或發(fā)送端口，并控制所述處理單元，將所述數(shù)據(jù)幀中的從幀的解碼數(shù)據(jù)經(jīng)所述接口端口讀入通信存儲(chǔ)單元，或者，所述控制單元控制將所述通信存儲(chǔ)單元內(nèi)存儲(chǔ)的從幀在所述處理單元中進(jìn)行編碼，并通過所述發(fā)送端口發(fā)送至所述總線； 所述通信存儲(chǔ)單元在所述控制單元的控制下，按照設(shè)定時(shí)間周期將存儲(chǔ)的從幀發(fā)送至RS485轉(zhuǎn)換單元； 所述RS485轉(zhuǎn)換單元對(duì)接收到的從幀進(jìn)行轉(zhuǎn)換,并發(fā)送至VC++軟件顯示單元； VC++軟件顯示單元將轉(zhuǎn)換后的從幀進(jìn)行顯示。
7.根據(jù)權(quán)利要求6所述的MVB總線調(diào)試方法，其特征在于，處理單元從總線上接收數(shù)據(jù)幀并進(jìn)行解碼，且將解碼后的所述數(shù)據(jù)幀中的主幀發(fā)送至控制單元包括: 所述處理單元中的接口子單元從所述總線接收數(shù)據(jù)幀； 所述處理單元中的判斷子單元判斷所述數(shù)據(jù)幀的幀頭是否正確； 當(dāng)判斷結(jié)果為正確時(shí)，所述處理單元中的解碼子單元對(duì)所述數(shù)據(jù)幀進(jìn)行解碼，并通過所述接口子單元將所述數(shù)據(jù)幀中的主幀的解碼數(shù)據(jù)發(fā)送至控制單元。
8.根據(jù)權(quán)利要求6或7所述的MVB總線調(diào)試方法，其特征在于，控制單元根據(jù)所述主幀識(shí)別接收端口或發(fā)送端口包括: 所述控制單元中的接收子單元接收所述處理單元發(fā)送的主幀的解碼數(shù)據(jù)； 所述控制單元中的比較子單元將所述主幀的解碼數(shù)據(jù)與端口屬性進(jìn)行比較，以識(shí)別接收端口或發(fā)送端口。
9.根據(jù)權(quán)利要求8所述的MVB總線調(diào)試方法，其特征在于，控制單元控制所述處理單元將所述數(shù)據(jù)幀中的從幀的解碼數(shù)據(jù)經(jīng)所述接口端口讀入通信存儲(chǔ)單元包括: 所述控制單元中的控制子單元將識(shí)別到的接收端口置位，以控制所述處理單元將從幀的解碼數(shù)據(jù)經(jīng)所述接口端口讀入通信存儲(chǔ)單元。
10.根據(jù)權(quán)利要求6或7所述的MVB總線調(diào)試方法，其特征在于，控制單元控制所述處理單元將所述數(shù)據(jù)幀中的從幀的解碼數(shù)據(jù)經(jīng)所述接口端口讀入通信存儲(chǔ)單元包括: 控制單元控制所述處理單元將所述數(shù)據(jù)幀中的從幀的解碼數(shù)據(jù)經(jīng)所述接口端口讀入臨時(shí)存儲(chǔ)單兀； 所述控制單元控制校驗(yàn)單元按照設(shè)定位長(zhǎng)對(duì)從幀的解碼數(shù)據(jù)進(jìn)行校驗(yàn)； 當(dāng)校驗(yàn)結(jié)果正確時(shí)，所述控制單元控制所述臨時(shí)存儲(chǔ)單元將從幀的解碼數(shù)據(jù)讀入所述通信存儲(chǔ)單元。
【文檔編號(hào)】H04L12/40GK103780442SQ201210395032
【公開日】2014年5月7日 申請(qǐng)日期:2012年10月17日 優(yōu)先權(quán)日:2012年10月17日
【發(fā)明者】連承華, 王忠福, 王永剛 申請(qǐng)人:中國北車股份有限公司