專利名稱：一種總線通信方法、總線通信單元及系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通信領(lǐng)域，尤其涉及一種總線通信方法、總線通信單元及系統(tǒng)。
背景技術(shù)：
隨著集成電路技術(shù)和網(wǎng)絡(luò)技術(shù)的發(fā)展，對板間互聯(lián)、母板與子卡(母板，如主板；子卡是相對于母板來說的，是母板的擴展，通過連接器與母板相連，比如插在電腦主板上的網(wǎng)卡和顯卡都屬于子卡)互聯(lián)的帶寬要求越來越高。高速串行總線應(yīng)用也越來越廣，像IOG以太網(wǎng)連接單元接口 XAUI總線、新一代數(shù)據(jù)包互聯(lián)協(xié)議Interlaken總線等越來越多的應(yīng)用于板間互聯(lián)、母板與子卡互聯(lián)。由于高速串行鏈路對信號完整性要求很高，隨著高速串行鏈路數(shù)量增加，用于板間互聯(lián)、母板與子卡互聯(lián)的高速連接器為低速接口預(yù)留的引腳數(shù)量越來越少。但是有時中央處理器(CPU )總線接口作為配置功能的首選接口是必不可缺少的，這樣就產(chǎn)生了矛盾。 解決上述矛盾的現(xiàn)有技術(shù)方案主要有下面幾種1)增加連接器數(shù)量。此種方案適用于布局空間比較充裕的單板或子卡設(shè)計，對于一些布局非常緊張的單板或子卡這種方案不適用，而且隨著單板、子卡設(shè)計復(fù)雜度的增加，增加連接器數(shù)量的方案受到了極大地限制。2)減少聞速串行鏈路數(shù)量,提聞聞速串行鏈路速率。隨著聞速串行鏈路速率的提聞，對高速串行鏈路走線長度、連接器選擇、PCB板材選擇、過孔殘樁處理等要求也越來越高，接收和發(fā)送器件也必須支持相應(yīng)的高速串行鏈路速率，這些大幅度增加了單板、子卡的成本。3)采用PCIE總線替代CPU總線。此種方案的使用有一定局限性，要求所訪問的器件支持PCIE總線接口，然而，目前絕大多數(shù)地器件采用的是CPU總線接口。4)使用IIC總線。因IIC總線速率低，此種方案的使用有一定局限性。5)并行總線串行化。將并行總線轉(zhuǎn)化成串行總線，此種方案邏輯處理復(fù)雜，對PCB走線的要求高，并且為了保證帶寬，還要求串行總線的速率較高。

發(fā)明內(nèi)容
本發(fā)明提供一種總線通信方法、總線通信單元及系統(tǒng)，解決現(xiàn)有技術(shù)中兩通信單元利用總線進行通信時，接口引腳不夠用，為低速接口預(yù)留的引腳數(shù)量越來越少的問題。為解決上述技術(shù)問題，本發(fā)明采取以下技術(shù)方案。一種總線通信方法，包括將本端單元待傳輸?shù)男畔⑥D(zhuǎn)換成I個或多個數(shù)據(jù)段，各數(shù)據(jù)段由N個比特組成，其中N > I ;所述待傳輸?shù)男畔ǖ刂沸畔ⅰ?shù)據(jù)信息和控制信息，或者所述待傳輸?shù)男畔ǖ刂沸畔⒑涂刂菩畔?；將各?shù)據(jù)段通過位寬為N的數(shù)據(jù)總線傳遞至對端單元。在本發(fā)明一實施例中，總線通信方法還包括通過所述位寬為N的數(shù)據(jù)總線接收所述對端單元反饋的數(shù)據(jù)段形式的響應(yīng)信息，并將所述數(shù)據(jù)段形式的響應(yīng)信息轉(zhuǎn)換成相應(yīng)的數(shù)據(jù)信息。在本發(fā)明一實施例中，將本端單元待傳輸?shù)男畔⑥D(zhuǎn)換成I個或多個數(shù)據(jù)段的方法具體為先將本端單元待傳輸?shù)母鞣N信息進行合并，對合并后的信息進行數(shù)據(jù)段轉(zhuǎn)換；或者對本端單元待傳輸?shù)母鞣N信息分別進行數(shù)據(jù)段轉(zhuǎn)換。在本發(fā)明一實施例中，對本端單元待傳輸?shù)母鞣N信息分別進行數(shù)據(jù)段轉(zhuǎn)換的過程中將待傳輸?shù)目刂菩畔⑥D(zhuǎn)換成I個數(shù)據(jù)段。在本發(fā)明一實施例中，所述控制信息包括片選信號、讀信號和/或?qū)懶盘?。在本發(fā)明一實施例中，所述數(shù)據(jù)段為由8個比特組成的字節(jié)。在本發(fā)明一實施例中，將各數(shù)據(jù)段通過位寬為N的數(shù)據(jù)總線傳遞至對端單元之前，還包括將數(shù)據(jù)段組成一個或多個數(shù)據(jù)幀，將各數(shù)據(jù)幀中的各數(shù)據(jù)段通過位寬為N的數(shù)據(jù)總線傳遞至對端單元。
·
一種總線通信單元，包括數(shù)據(jù)段轉(zhuǎn)換模塊和接口模塊，其中，所述數(shù)據(jù)段轉(zhuǎn)換模塊用于將待傳輸?shù)男畔⑥D(zhuǎn)換成I個或多個數(shù)據(jù)段，各數(shù)據(jù)段由N個比特組成，其中N > I ;所述待傳輸?shù)男畔ǖ刂沸畔?、?shù)據(jù)信息和控制信息，或者所述待傳輸?shù)男畔ǖ刂沸畔⒑涂刂菩畔?；所述接口模塊用于將各數(shù)據(jù)段通過位寬為N的數(shù)據(jù)總線傳遞至對端單元。在本發(fā)明一實施例中，所述接口模塊還用于通過所述位寬為N的數(shù)據(jù)總線接收所述對端單元反饋的數(shù)據(jù)段形式的響應(yīng)信息；所述數(shù)據(jù)段轉(zhuǎn)換模塊還用于將所述數(shù)據(jù)段形式的響應(yīng)信息轉(zhuǎn)換成相應(yīng)的數(shù)據(jù)信息。在本發(fā)明一實施例中，所述數(shù)據(jù)段轉(zhuǎn)換模塊包括合并模塊和第一子轉(zhuǎn)換模塊；所述合并模塊用于先將待傳輸?shù)母鞣N信息進行合并；所述第一子轉(zhuǎn)換模塊用于對合并后的信息進行數(shù)據(jù)段轉(zhuǎn)換；或者所述數(shù)據(jù)段轉(zhuǎn)換模塊包括第二子轉(zhuǎn)換模塊，用于對待傳輸?shù)母鞣N信息分別進行數(shù)據(jù)段轉(zhuǎn)換。在本發(fā)明一實施例中，所述總線通信單元還包括組幀模塊，用于將數(shù)據(jù)段組成一個或多個數(shù)據(jù)幀；所述接口模塊用于將各數(shù)據(jù)幀中的各數(shù)據(jù)段通過位寬為N的數(shù)據(jù)總線傳遞至對端單元。一種總線通信系統(tǒng)包括通過位寬為N的數(shù)據(jù)總線進行通信的本端單元和對端單元，其中，所述本端單元為上述任一項所述的總線通信單元；所述對端單元用于通過所述位寬為N的數(shù)據(jù)總線接收所述本端單元發(fā)送的數(shù)據(jù)段，并由接收的數(shù)據(jù)段還原出相應(yīng)的地址信息、數(shù)據(jù)信息和控制信息。在本發(fā)明一實施例中，所述對端單元還用于根據(jù)還原出的數(shù)據(jù)信息生成響應(yīng)信息；將所述響應(yīng)信息轉(zhuǎn)換成I個或多個數(shù)據(jù)段，各數(shù)據(jù)段由N個比特組成，其中N > I ;將各數(shù)據(jù)段通過所述位寬為N的數(shù)據(jù)總線反饋至所述本端單元。本發(fā)明的有益效果是本發(fā)明提供的總線通信方法、總線通信單元及系統(tǒng)，依靠位寬為N的數(shù)據(jù)總線，便可以將本端單元待傳輸?shù)男畔鬟f至對端單元，本端單元需要向?qū)Χ藛卧獙懭霐?shù)據(jù)時，本端單元待傳輸?shù)男畔ǖ刂沸畔ⅰ?shù)據(jù)信息和控制信息，本端單元需要從對端單元讀取數(shù)據(jù)時，本端單元待傳輸?shù)男畔ǖ刂沸畔⒑涂刂菩畔ⅰＯ鄬τ诂F(xiàn)有技術(shù)中，在兩總線通信單元之間，使用相應(yīng)位寬的地址總線傳遞地址信息、使用相應(yīng)位寬的數(shù)據(jù)總線傳遞數(shù)據(jù)信息、使用相應(yīng)位寬的控制總線傳遞控制信息的方案而言，可大大減少接口引腳。


圖Ia為本發(fā)明一實施例提供的數(shù)據(jù)段與數(shù)據(jù)總線一一對應(yīng)的示意圖；圖Ib為本發(fā)明另一實施例提供的數(shù)據(jù)段與數(shù)據(jù)總線一一對應(yīng)的示意圖；圖Ic為本發(fā)明另一實施例提供的數(shù)據(jù)段與數(shù)據(jù)總線一一對應(yīng)的示意圖；圖2為本發(fā)明一實施例提供的總線通信系統(tǒng)的示意圖；圖3為現(xiàn)有技術(shù)中總線通信系統(tǒng)的示意圖；圖4為本發(fā)明另一實施例提供的總線通信系統(tǒng)的示意圖。
具體實施方式

本發(fā)明的主要構(gòu)思是當(dāng)本端單元需要向?qū)Χ藛卧獙懭霐?shù)據(jù)時，本端單元將待傳輸?shù)牡刂沸畔?數(shù)據(jù)信息的地址信息)、數(shù)據(jù)信息(包括需要寫入的信息)和控制信息(此種情況下，控制信息包括寫信號，或者包括片選信號和寫信號)轉(zhuǎn)換成Ml個數(shù)據(jù)段，各數(shù)據(jù)段由N個比特組成，其中N彡LMl ^ I ;再將各數(shù)據(jù)段通過位寬為N的數(shù)據(jù)總線傳遞至對端單元，由于各個數(shù)據(jù)段由N個比特組成，所以位寬為N的數(shù)據(jù)總線一次傳遞一個數(shù)據(jù)段，通過Ml次便可以將該Ml個數(shù)據(jù)段傳遞至對端單元；對端單元接收到本端單元發(fā)送的Ml個數(shù)據(jù)段之后，按照相應(yīng)的解析規(guī)則進行解析，還原出地址信息、數(shù)據(jù)信息和控制信息，根據(jù)控制信息中的寫信號，將數(shù)據(jù)信息寫入相應(yīng)的器件。當(dāng)本端單元需要從對端單元讀取數(shù)據(jù)時，本端單元將待傳輸?shù)牡刂沸畔⒑涂刂菩畔?此種情況下，控制信息包括讀信號；或者包括片選信號和讀信號)轉(zhuǎn)換成M2個數(shù)據(jù)段，各數(shù)據(jù)段由N個比特組成，其中N彡I,M2彡I ;再將各數(shù)據(jù)段通過位寬為N的數(shù)據(jù)總線傳遞至對端單元，位寬為N的數(shù)據(jù)總線一次傳遞一個數(shù)據(jù)段，通過M2次便可以將該M2個數(shù)據(jù)段傳遞至對端單元；對端單元接收到本端單元發(fā)送的M2個數(shù)據(jù)段之后，按照相應(yīng)的解析規(guī)則進行解析，還原出地址信息和控制信息，根據(jù)控制信息中的讀信號，產(chǎn)生相應(yīng)的響應(yīng)信息(讀結(jié)果)，并按照與本端單元相同的轉(zhuǎn)換規(guī)則將該響應(yīng)信息轉(zhuǎn)換成M3個數(shù)據(jù)段，各數(shù)據(jù)段同樣由N個比特組成，M3 ^ 1，將各數(shù)據(jù)段通過該位寬為N的數(shù)據(jù)總線反饋至本端單元，位寬為N的數(shù)據(jù)總線一次傳遞一個數(shù)據(jù)段，通過M3次便可以將該M3個數(shù)據(jù)段傳遞至本端單元；本端單元通過該位寬為N的數(shù)據(jù)總線接收到數(shù)據(jù)段形式的響應(yīng)信息后，按照相應(yīng)地解析規(guī)則進行解析，還原出對端單元所反饋的響應(yīng)信息。本端單元具體可以是主單板，相應(yīng)地，對端單元可以是從單板，本端單元還可以是母卡，相應(yīng)地，對端單元可以是子卡。本端單元或?qū)Χ藛卧獙⒏鲾?shù)據(jù)段通過位寬為N的數(shù)據(jù)總線進行傳遞時，位寬N與組成數(shù)據(jù)段的比特數(shù)N對應(yīng)，數(shù)據(jù)段的每一個比特與位寬為N的數(shù)據(jù)總線各線路是一對一的對應(yīng)關(guān)系。為了能夠詳盡的描述一一對應(yīng)的關(guān)系，假設(shè)N=8，即數(shù)據(jù)段由8個比特組成，那么本端單元與對端單元之間用于傳輸數(shù)據(jù)段的數(shù)據(jù)總線的位寬也為8，用位O、位I、位2、位
3、位4、位5、位6、位7表示數(shù)據(jù)段8個比特，用L0、LI、L2、L3、L4、L5、L6、L7表示位寬為8的數(shù)據(jù)總線，數(shù)據(jù)段的各比特與數(shù)據(jù)總線線路可以按照高低位的順序一一對應(yīng)，如圖Ia所示，位O與LO對應(yīng)、位I與LI對應(yīng)、位2與L2對應(yīng)、位3與L3對應(yīng)、位4與L4對應(yīng)、位5與L5對應(yīng)、位6與L6對應(yīng)、位7與L7對應(yīng)。數(shù)據(jù)段的各比特與數(shù)據(jù)總線線路可以按照高
低位交錯的順序--對應(yīng)，如圖Ib所示，與圖Ia的對應(yīng)順序相反,位O與L7對應(yīng)、位I與
L6對應(yīng)、位2與L5對應(yīng)、位3與L4對應(yīng)、位4與L3對應(yīng)、位5與L2對應(yīng)、位6與LI對應(yīng)、位7與LO對應(yīng)。也可以是任意順序的——對應(yīng)，如圖Ic所示，位O與LI對應(yīng)、位I與L6對應(yīng)、位2與L2對應(yīng)、位3與L4對應(yīng)、位4與L7對應(yīng)、位5與L3對應(yīng)、位6與L5對應(yīng)、位7與路LO對應(yīng)。為了保證對端單元正確采樣數(shù)據(jù)，本端單元與對端單元之間還需要傳遞時鐘信號(如板間時鐘信號、卡間時鐘信號)，當(dāng)需要傳輸時鐘信號時，可以將時鐘信號的采樣數(shù)據(jù)也作為控制信息，與其他地址信息、數(shù)據(jù)信息、控制信息一并進行數(shù)據(jù)段轉(zhuǎn)換后，通過位寬為N的數(shù)據(jù)總線發(fā)送，對端單元對解析出該采樣數(shù)據(jù)之后，還原出時鐘信號。從信號質(zhì)量考慮，時鐘信號也可以單獨占用一位時鐘信號線在本端單元與對端單元之間進行傳遞，若選擇這種傳遞方式，則本端單元與對端單元之間除了需要位寬為N的數(shù)據(jù)總線之外，還需要一位時鐘信號線，用于傳遞時鐘信號。本端單元、對端單元還可以將轉(zhuǎn)換成的數(shù)據(jù)段組成一個或多個數(shù)據(jù)幀；將各數(shù)據(jù)幀中的各數(shù)據(jù)段通過位寬為N的數(shù)據(jù)總線進行傳遞，此種情況下，本端單元與對端單元之間還需要傳遞幀信號，幀信號也可以作為控制信息，一并進行數(shù)據(jù)段轉(zhuǎn)換后，通過位寬為N 的數(shù)據(jù)總線發(fā)送，也可以單獨占用一位幀信號線進行傳遞，若選擇后者，則本端單元與對端單元之間除了需要位寬為N的數(shù)據(jù)總線之外，還需要一位幀信號線，用于傳遞幀信號。進一步，片選信號可以隱含在該幀信號中，控制信息中僅需傳遞讀信號和/或?qū)懶盘?。如圖2所示，為本發(fā)明一實施例提供的總線通信系統(tǒng)的示意圖，該總線通信系統(tǒng)包括本端單元I和對端單元2。本端單元I包括第一數(shù)據(jù)段轉(zhuǎn)換模塊11和第一接口模塊12，相應(yīng)的，對端單元2包括第二數(shù)據(jù)段轉(zhuǎn)換模塊21和第二接口模塊22。第一接口模塊12、第二接口模塊22可以為用于板間互聯(lián)、母板與子卡互聯(lián)的連接器，此種情況下，第一接口模塊12和第二接口模塊22之間直接通過位寬為N的數(shù)據(jù)總線連接；或者第一接口模塊12、第二接口模塊22還可以為連接器接口，該連接器接口與用于板間互聯(lián)、母板與子卡互聯(lián)的連接器連接，通過連接器的引腳間接地連接位寬為N的數(shù)據(jù)總線。第一數(shù)據(jù)段轉(zhuǎn)換模塊11和第一接口模塊12可以集成為一個總模塊，第二數(shù)據(jù)段轉(zhuǎn)換模塊21和第二接口模塊22可以集成為一個總模塊。本實施例中，本端單元與對端單元之間的時鐘信號(如板間時鐘信號、卡間時鐘信號)單獨占用一位時鐘信號線進行傳遞，因此，第一接口模塊12、第二接口模塊22之間除了需要位寬為N的數(shù)據(jù)總線之外，還需要一位時鐘信號線，用于傳遞時鐘信號。若本端單元I需要向?qū)Χ藛卧?寫入數(shù)據(jù)，則第一數(shù)據(jù)段轉(zhuǎn)換模塊11用于將本端單元I待傳輸?shù)牡刂沸畔?、?shù)據(jù)信息(包括需要寫入的信息)和控制信息(包括片選信號和寫信號)轉(zhuǎn)換成Ml個數(shù)據(jù)段，各數(shù)據(jù)段由N個比特組成，其中NS 1，Ml > I ;待傳輸?shù)牡刂沸畔?、?shù)據(jù)信息和控制信息可以由第一數(shù)據(jù)段轉(zhuǎn)換模塊11生成，也可以由本端單元I內(nèi)另設(shè)的一處理模塊生成，該處理模塊和/或第一數(shù)據(jù)段轉(zhuǎn)換模塊11可以集成在本端單元I內(nèi)的CPU上。第一數(shù)據(jù)段轉(zhuǎn)換模塊11將本端單元I待傳輸?shù)牡刂沸畔?、?shù)據(jù)信息和控制信息轉(zhuǎn)換成Ml個數(shù)據(jù)段之后，將各數(shù)據(jù)段分別傳輸至第一接口模塊12 ;第一接口模塊12用于將各數(shù)據(jù)段通過位寬為N的數(shù)據(jù)總線傳遞至對端單元2的第二接口模塊22。由于一個數(shù)據(jù)段由N個比特組成，所以位寬為N的數(shù)據(jù)總線一次傳遞一個數(shù)據(jù)段，通過Ml次將Ml個數(shù)據(jù)段傳遞至第二接口模塊22。第二接口模塊22每接收到一個數(shù)據(jù)段之后，傳遞給第二數(shù)據(jù)段轉(zhuǎn)換模塊21，第二數(shù)據(jù)段轉(zhuǎn)換模塊21待收集到該Ml個數(shù)據(jù)段之后，按照相應(yīng)的解析規(guī)則進行解析，還原出地址信息、數(shù)據(jù)信息和控制信息，第二數(shù)據(jù)段轉(zhuǎn)換模塊21或?qū)Χ藛卧?內(nèi)另設(shè)的一處理模塊根據(jù)控制信息中的寫信號，將數(shù)據(jù)信息寫入相應(yīng)的器件。
若本端單元I需要從對端單元2讀取數(shù)據(jù)，則第一數(shù)據(jù)段轉(zhuǎn)換模塊11用于將本端單元I待傳輸?shù)牡刂沸畔⒑涂刂菩畔?包括片選信號和讀信號)轉(zhuǎn)換成M2個數(shù)據(jù)段，各數(shù)據(jù)段由N個比特組成，其中N彡I,M2彡I ;待傳輸?shù)牡刂沸畔⒑涂刂菩畔⒖梢杂傻谝粩?shù)據(jù)段轉(zhuǎn)換模塊11生成，也可以由本端單元I內(nèi)另設(shè)的一處理模塊生成，該處理模塊和/或第一數(shù)據(jù)段轉(zhuǎn)換模塊11可以集成在本端單元I內(nèi)的CPU上。第一數(shù)據(jù)段轉(zhuǎn)換模塊11將本端單元I待傳輸?shù)牡刂沸畔⒑涂?制信息轉(zhuǎn)換成M2個數(shù)據(jù)段之后，將各數(shù)據(jù)段分別傳輸至第一接口模塊12 ;第一接口模塊12用于將各數(shù)據(jù)段通過位寬為N的數(shù)據(jù)總線傳遞至對端單元2的第二接口模塊22。由于一個數(shù)據(jù)段由N個比特組成，所以位寬為N的數(shù)據(jù)總線一次傳遞一個數(shù)據(jù)段，通過M2次將M2個數(shù)據(jù)段傳遞至第二接口模塊22。第二接口模塊22每接收到一個數(shù)據(jù)段之后，傳遞給第二數(shù)據(jù)段轉(zhuǎn)換模塊21，第二數(shù)據(jù)段轉(zhuǎn)換模塊21待收集到該M2個數(shù)據(jù)段之后，按照相應(yīng)的解析規(guī)則進行解析，還原出地址信息和控制信息，第二數(shù)據(jù)段轉(zhuǎn)換模塊21根據(jù)控制信息中的讀信號產(chǎn)生響應(yīng)信息，或者第二數(shù)據(jù)段轉(zhuǎn)換模塊21用于將該讀信號傳遞至對端單元2內(nèi)另設(shè)的一處理模塊，由該處理模塊根據(jù)該讀信號產(chǎn)生響應(yīng)信息，并將該響應(yīng)信息反饋給第二數(shù)據(jù)段轉(zhuǎn)換模塊21。第二數(shù)據(jù)段轉(zhuǎn)換模塊21按照與第一數(shù)據(jù)段轉(zhuǎn)換模塊11相同的轉(zhuǎn)換規(guī)則將該響應(yīng)信息轉(zhuǎn)換成M3個數(shù)據(jù)段，各數(shù)據(jù)段同樣由N個比特組成，M3 ^ 1，將各數(shù)據(jù)段分別傳輸至第二接口模塊22。第二接口模塊22通過該位寬為N的數(shù)據(jù)總線反饋至本端單元I的第一接口模塊12。第一接口模塊12每接收到一個數(shù)據(jù)段之后，傳遞給第一數(shù)據(jù)段轉(zhuǎn)換模塊11。第一數(shù)據(jù)段轉(zhuǎn)換模塊11收到M3個數(shù)據(jù)段之后，按照相應(yīng)的解析規(guī)則進行解析，還原出對端單元2所反饋的響應(yīng)信息。對于本端單元I而言，待傳輸?shù)男畔ǖ刂沸畔ⅰ?shù)據(jù)信息和控制信息，用于向?qū)Χ藛卧?寫入數(shù)據(jù)，或者待傳輸?shù)男畔ǖ刂沸畔⒑涂刂菩畔?，用于從對端單?讀取數(shù)據(jù)，對于對端單元2而言，待傳輸?shù)男畔〝?shù)據(jù)信息，即響應(yīng)信息。本端單元I需要向?qū)Χ藛卧?寫入數(shù)據(jù)時，需要將待傳輸?shù)牡刂沸畔?、?shù)據(jù)信息和控制信息轉(zhuǎn)換成I個或多個數(shù)據(jù)段；需要從對端單元2讀取數(shù)據(jù)時，需要將待傳輸?shù)牡刂沸畔⒑涂刂菩畔⑥D(zhuǎn)換成I個或多個數(shù)據(jù)段；對端單元2需要向本端單元I反饋響應(yīng)信息時，需要將待傳輸?shù)捻憫?yīng)信息轉(zhuǎn)換成I個或多個數(shù)據(jù)段。本端單元I和對端單元2數(shù)據(jù)段的轉(zhuǎn)換規(guī)則可以相同，轉(zhuǎn)換規(guī)則有多種，如先將待傳輸?shù)母鞣N信息進行合并，對合并后的信息進行數(shù)據(jù)段轉(zhuǎn)換。以本端單元I為例，第一數(shù)據(jù)段轉(zhuǎn)換模塊11可以包括合并模塊和第一子轉(zhuǎn)換模塊。若本端單元I需要向?qū)Χ藛卧?寫入數(shù)據(jù)時，合并模塊用于將待傳輸?shù)牡刂沸畔?、?shù)據(jù)信息和控制信息合并，第一子轉(zhuǎn)換模塊用于將合并后的信息轉(zhuǎn)換成Ml個數(shù)據(jù)段。假設(shè)本端單元I待傳輸?shù)牡刂沸畔锳l位的二進制比特數(shù)據(jù)、待傳輸?shù)臄?shù)據(jù)信息為Dl位的二進制比特數(shù)據(jù)，待傳輸?shù)目刂菩畔↖位的片選信號、I位的寫信號，合并模塊將待傳輸?shù)牡刂沸畔?、?shù)據(jù)信息和控制信息合并成A1+D1+1+1位的二進制比特數(shù)據(jù)，第一子轉(zhuǎn)換模塊用于將合并后的信息轉(zhuǎn)換成Ml個數(shù)據(jù)段，Mi=CEILING (Al+Dl+l+l/N), CEILING O為去掉小數(shù)取上限整數(shù)，Ml彡I。若本端單元I需要從對端單元2讀取數(shù)據(jù)時，合并模塊用于將待傳輸?shù)牡刂沸畔⒑涂刂菩畔⒑喜?，第一子轉(zhuǎn)換模塊用于將合并后的信息轉(zhuǎn)換成M2個數(shù)據(jù)段。假設(shè)本端單元I待傳輸?shù)牡刂沸畔锳2位的二進制比特數(shù)據(jù)、待傳輸?shù)目刂菩畔↖位的片選信號、I位的讀信號，合并模塊將待傳輸?shù)牡刂沸畔⒑涂刂菩畔⒑喜⒊葾2+1+1位的二進制比特數(shù)據(jù)，第一子轉(zhuǎn)換模塊用于將合并后的信息轉(zhuǎn)換成M2個數(shù)據(jù)段，M2=CEILING(A2+1+1/N), CEILING O為去掉小數(shù)取上限整數(shù)，M2彡I。轉(zhuǎn)換規(guī)則還可以是對待傳輸?shù)母鞣N信息分別進行數(shù)據(jù)段轉(zhuǎn)換。以本端單元I為例，第一數(shù)據(jù)段轉(zhuǎn)換模塊11包括第二子轉(zhuǎn)換模塊，若本端單元I需要向?qū)Χ藛卧?寫入數(shù)據(jù)時，第二子轉(zhuǎn)換模塊用于分別對待傳輸?shù)牡刂沸畔?、?shù)據(jù)信息和控制信息進行數(shù)據(jù)段轉(zhuǎn)換。假設(shè)本端單元待傳輸?shù)牡刂沸畔锳l位的二進制比特數(shù)據(jù)、待傳輸?shù)臄?shù)據(jù)信息為Dl位的二進制比特數(shù)據(jù)，待傳輸?shù)目刂菩畔↖位的片選信號、I位的寫信號；第二子轉(zhuǎn)換模塊將待傳輸?shù)牡刂沸畔⑥D(zhuǎn)換為Xl個數(shù)據(jù)段，xl=CEILING(Al/N), CEILING O為去掉小數(shù)取上限整數(shù)，Xl彡1，將待傳輸?shù)臄?shù)據(jù)信息轉(zhuǎn)換為yl個數(shù)據(jù)段，yl=CEILING(Dl/N)，yl彡1，將控制信息轉(zhuǎn)換為I數(shù)據(jù)段，xl+yl+l=Ml。這樣，第二子轉(zhuǎn)換模塊便將待傳輸?shù)牡刂沸畔ⅰ?shù)據(jù)信息和控制信息轉(zhuǎn)換成了 Ml個數(shù)據(jù)段。第一接口模塊12只需要通過 位寬為N的數(shù)據(jù)總線，一次傳遞一個數(shù)據(jù)段、經(jīng)過Ml次傳遞，便可將該Ml個數(shù)據(jù)段傳輸至對端單元2。若本端單元I需要從對端單元2讀取數(shù)據(jù)時，第二子轉(zhuǎn)換模塊用于分別對待傳輸?shù)牡刂沸畔⒑涂刂菩畔⑦M行數(shù)據(jù)段轉(zhuǎn)換。假設(shè)本端單元待傳輸?shù)牡刂沸畔锳2位的二進制比特數(shù)據(jù)、待傳輸?shù)目刂菩畔↖位的片選信號、I位的讀信號；第二子轉(zhuǎn)換模塊將待傳輸?shù)牡刂沸畔⑥D(zhuǎn)換為x2個數(shù)據(jù)段，x2=CEILING(A2/N)，CEILING O為去掉小數(shù)取上限整數(shù)，x2彡1，將控制信息轉(zhuǎn)換為I數(shù)據(jù)段，x2+l=M2。這樣，第二子轉(zhuǎn)換模塊便將待傳輸?shù)牡刂沸畔?、?shù)據(jù)信息和控制信息轉(zhuǎn)換成了 M2個數(shù)據(jù)段。第一接口模塊12只需要通過位寬為N的數(shù)據(jù)總線，一次傳遞一個數(shù)據(jù)段、經(jīng)過M2次傳遞，便可將該M2個數(shù)據(jù)段傳輸至對端單元2。為了能夠詳細的描述轉(zhuǎn)換規(guī)則的實現(xiàn)原理，假設(shè)本端單元I需要向?qū)Χ藛卧?寫入數(shù)據(jù)，待傳輸?shù)牡刂沸畔?2位的二進制比特數(shù)據(jù)“10 0100 0101 0101 1010 1010”，待傳輸?shù)臄?shù)據(jù)信息為16的二進制比特數(shù)據(jù)“1010 1010 0101 0101”，待傳輸?shù)目刂菩畔↖位的片選信號和I位的寫信號，第一接口模塊12和第二接口模塊22之間的數(shù)據(jù)總線的位寬為8，即N=8。那么，第二子轉(zhuǎn)換模塊可以將該22位的地址信息“10 0100 0101 0101 10101010”轉(zhuǎn)換為3個字節(jié)(CEILING(22/8)=3)，如分別轉(zhuǎn)換為以下三個字節(jié):“0010 0100”、“010 10101”、“1010 1010”，每個字節(jié)由8個比特組成，其中“1010 1010”對應(yīng)地址信息的低字節(jié)，“0010 0100”對應(yīng)地址信息的高字節(jié)，由于地址信息是22位，需要在其高字節(jié)“100100”的左邊填充兩位0，變?yōu)椤?010 0100”。每個字節(jié)占用一次位寬為8的數(shù)據(jù)總線，22位的地址信息“10 0100 0101 0101 1010 1010”需要位寬為8的數(shù)據(jù)總線傳遞3次；將待傳輸?shù)脑?6位的數(shù)據(jù)信息“1010 1010 0101 0101”轉(zhuǎn)換為2個字節(jié)(CEILING(16/8)=2)，如分別為“1010 1010”、“0101 0101”，每個字節(jié)由8個比特組成，其中“0101 0101”對應(yīng)數(shù)據(jù)信息的低字節(jié)，“1010 1010”應(yīng)數(shù)據(jù)信息的高字節(jié)。每個字節(jié)占用一次位寬為8的數(shù)據(jù)總線，16位的數(shù)據(jù)信息“1010 1010 0101 0101”需要位寬為8位的數(shù)據(jù)總線傳遞2次；將控制信息轉(zhuǎn)換為I個字節(jié)，控制信息需要位寬為8位的數(shù)據(jù)總線傳遞I次。位寬為8位的數(shù)據(jù)總線總共需要傳遞的次數(shù)M=3+2+l=6。地址信息、控制信息、地址信息轉(zhuǎn)換成數(shù)據(jù)段后，發(fā)送順序沒有先后之分。優(yōu)選的，本端單元I對對端單元2進行讀操作時，本端單元I可以先發(fā)送控制信息和地址信息所對應(yīng)的數(shù)據(jù)段，然后再發(fā)送數(shù)據(jù)信息對應(yīng)的數(shù)據(jù)段，地址信息和控制信息所對應(yīng)的數(shù)據(jù)段的發(fā)送順序沒有先后之分，可以是控制信息對應(yīng)的數(shù)據(jù)段在前發(fā)送，地址信息對應(yīng)的數(shù)據(jù)段在后發(fā)送，也可以是地址信息對應(yīng)的數(shù)據(jù)段在前發(fā)送，控制信息對應(yīng)的數(shù)據(jù)段在后發(fā)送。本端單元I對對端單元2進行寫操作時，地址信息、控制信息和數(shù)據(jù)信息所對應(yīng)的數(shù)據(jù)段可以按照任意順序發(fā)送。在另一實施例中，本端單元I還可以包括組幀模塊，用于將第一數(shù)據(jù)段轉(zhuǎn)換模塊11轉(zhuǎn)換成的數(shù)據(jù)段組成一個或多個數(shù)據(jù)幀；第一接口模塊12用于將各數(shù)據(jù)幀中的各數(shù)據(jù)段通過位寬為N的數(shù)據(jù)總線傳遞至對端單元2。此種情況下，本端單元I與對端單元2之間還需要傳遞幀信號，幀信號也可以作為控制信息，一并進行數(shù)據(jù)段轉(zhuǎn)換后，通過位寬為N的數(shù)據(jù)總線發(fā)送，也可以單獨占用一位幀信號線進行傳遞，若選擇后者，則本端單元I與對端單元2之間除了需要位寬為N的數(shù)據(jù)總線、位寬為I的時鐘信號線之外，還需要一位幀信號線，用于傳遞幀信號。進一步，片選信號可以隱含在該幀信號中，那么控制信息中僅需傳遞讀信號或?qū)懶盘?。相?yīng)地，對端單元2也可以包括組幀模塊，用于將第二數(shù)據(jù)段轉(zhuǎn)換模塊21轉(zhuǎn)換成的數(shù)據(jù)段組成一個或多個數(shù)據(jù)幀；第二接口模塊22用于將各數(shù)據(jù)幀中的各數(shù)據(jù) 段通過位寬為N的數(shù)據(jù)總線傳遞至本端單元I。第一數(shù)據(jù)段轉(zhuǎn)換模塊、第二數(shù)據(jù)段轉(zhuǎn)換模塊可以通過可邏輯編程器件來實現(xiàn)，如廠家 XILINX 的 XC3S400AN-4FGG400C、廠家 Altera EP2AGZ350HF40C3N,只要對該可邏輯編程器件進行相應(yīng)規(guī)則的編程，便可實現(xiàn)第一數(shù)據(jù)段轉(zhuǎn)換模塊、第二數(shù)據(jù)段轉(zhuǎn)換模塊的功能。如圖3所示，為現(xiàn)有技術(shù)中總線通信系統(tǒng)的示意圖，總線通信系統(tǒng)包括第一單板31和第二單板32，通過連接器互聯(lián)，CPU設(shè)置在第一單板31上，第一單板31上還包括第一可邏輯編程器件311，第一可邏輯編程器件311外接連接器33的第一連接部件331 ;第二單板32上包括第二可邏輯編程器件321和多個支持CPU總線接口的器件(器件I、器件2至器件n)，第二可邏輯編程器件321外接連接器33的第二連接部件332，第一連接部件331與第二連接部件332為連接器33的配套部件。第一單板31為第二單板32提供4M的地址空間，CPU用于產(chǎn)生時鐘信號、多路片選信號、讀信號、寫信號、地址數(shù)據(jù)復(fù)用信號等，第一可邏輯編程器件311用于將CPU產(chǎn)生的各信號進行隔離與處理，產(chǎn)生簡化的、易操作的CPU接口，同時可以配置CPU，輔助CPU讀取啟動信息，對單板其他CPU接口器件進行訪問管理等。經(jīng)第一可邏輯編程器件311處理后，得到I位的板間時鐘信號、I位的片選信號、I位的讀信號、I位的寫信號、22位的地址信息、16位的數(shù)據(jù)信息，按照傳統(tǒng)的總線通信方式，這些信號至少需要占用連接器33的42根引腳，其中I根引腳用來接入位寬為I的板間時鐘信號線，用來傳輸I位的板間時鐘信號，I根引腳用來接入位寬為I的片選信號線，用來傳輸I位的片選信號，I根引腳用來接入位寬為I的讀信號線，用來傳輸I位的讀信號，I根引腳用來接入位寬為I的寫信號線，用來傳輸I位的寫信號，22根引腳用來接入位寬為22的地址總線，用來傳輸22位的地址信息，16根引腳用來接入位寬為16的數(shù)據(jù)總線，用來傳輸16位的數(shù)據(jù)信息。若采用本發(fā)明的總線通信方式，則其總線引腳數(shù)量將大大減少，相應(yīng)的占用連接器的引腳數(shù)量也大大減少，如圖4所示，第一單板41上包括CPU，還包括第一可邏輯編程器件411，第一可邏輯編程器件411可以實現(xiàn)第一數(shù)據(jù)段轉(zhuǎn)換模塊、組幀模塊和第一接口模塊的功能，第一可邏輯編程器件411可以直接外接連接器43的第一連接部件431，也可以通過信號驅(qū)動器件外接該連接器43的第一連接部件431，第二單板42上包括第二可邏輯編程器件421和支持CPU總線接口的多個器件(器件I、器件2至器件n)，第二可邏輯編程器件421可以實現(xiàn)第二數(shù)據(jù)段轉(zhuǎn)換模塊、組幀模塊和第二接口模塊的功能，第二可邏輯編程器件421可以直接外接連接器43的第二連接部件432，也可以通過信號驅(qū)動器件外接該連接器43的第二連接部件432，第一連接部件431與第二連接部件432為連接器43的配套部件。第一單板41為第二單板42提供4M的地址空間，按照本發(fā)明的總線通信規(guī)則，第一單板I實現(xiàn)對第二單板2的讀寫操作，只需要占用連接器43的10根引腳，其中I根引腳用來接入位寬為I的板間時鐘信號線，用來傳輸I位的板間時鐘信號，其中I根引腳用來接入位寬為I的板間幀信號線，用來傳輸I位的板間幀信號，8根引腳用來接入位寬為8的數(shù)據(jù)總線，用來傳輸由8個比特組成的字節(jié)。如果進一步,將位寬為8的數(shù)據(jù)總線替換成位寬為4的數(shù)據(jù)總線，則占用連接器的引腳的數(shù)量可降為6，這樣極大降低了占用連接器引腳的數(shù)量。下面具體描述讀寫操作過程，所有過程都以時鐘信號為基準(zhǔn)，它包括第一單板41內(nèi)時鐘信號和板間時鐘信號，第一單板41內(nèi)時鐘用于第一單板41內(nèi)部邏輯運行。板間時鐘由第一單板41產(chǎn)生，用于第二單板42內(nèi)部邏輯運行。第一單板41內(nèi)時鐘和板間時鐘可 以是同頻率，也可以是不同頻率，但是一定要保證板間時鐘頻率大于或等于第一單板41內(nèi)時鐘頻率，否則可能會極大影響總線性能。在本發(fā)明示例中，板間時鐘是第一單板41內(nèi)時鐘的180度相移輸出。讀操作。第一單板41的CPU發(fā)起讀操作，第一單板41的第一可邏輯編程器件411在第I個時鐘上升沿檢測到有效的片選信號；在第2個時鐘上升沿檢測到有效的讀信號，這時表示CPU發(fā)起的一個讀操作已經(jīng)開始；在第3個時鐘上升沿，第一可邏輯編程器件411將幀信號由高電平變?yōu)榈碗娖?，同時將控制信息轉(zhuǎn)換成的一個控制字節(jié)C (“0000 0000”)通過板間位寬為8位的數(shù)據(jù)總線發(fā)出，控制字節(jié)的位O為“0”，代表本次操作為讀操作；在第4個時鐘上升沿，第一可邏輯編程器件411將幀信號由低電平變?yōu)楦唠娖?，并將地址信息轉(zhuǎn)換成的3個字節(jié)(A'、A"、A"，)中的高位字節(jié)A"，通過板間8位數(shù)據(jù)總線發(fā)出；在第5個時鐘上升沿，第一可邏輯編程器件411將字節(jié)A"通過板間8位數(shù)據(jù)總線發(fā)出；在第6個時鐘上升沿，第一可邏輯編程器件411將地址字節(jié)k'通過板間8位數(shù)據(jù)總線發(fā)出(字節(jié)k'、A"、A"，的發(fā)送順序無要求，先發(fā)高字節(jié)僅是示例)；接下來的第7個時鐘至第16個時鐘內(nèi)，第一可邏輯編程器件411處于等待狀態(tài)，等待第二單板42返回響應(yīng)信息；在第17個時鐘下降沿，第一可邏輯編程器件411從板間8位數(shù)據(jù)總線獲取第二單板42返回的數(shù)據(jù)字節(jié)D"(第二單板42將響應(yīng)信息轉(zhuǎn)換成字節(jié)D"和D')并暫存起來；在第18個時鐘下降沿，第一可邏輯編程器件411從板間8位數(shù)據(jù)總線獲取數(shù)據(jù)字節(jié)D'并暫存起來；在第19個時鐘上升沿，A單板可編程邏輯器件將暫存的D"和D'還原成16位數(shù)據(jù)信息；從第20個時鐘至第23時鐘時間內(nèi)，第一可邏輯編程器件411將還原的16位數(shù)據(jù)信息提供給CPU采樣，并等待CPU完成數(shù)據(jù)采樣；在第23個時鐘上升沿，中央處理器CPU完成數(shù)據(jù)采樣，將片選信號和讀信號置于無效狀態(tài)，讀操作完成。第二單板42的第二可邏輯編程器件421以板間時鐘為基準(zhǔn)，以檢測到板間幀信號為低電平作為第I個時鐘，在第I個時鐘上升沿第二可邏輯編程器件421暫存幀信號和板間8位數(shù)據(jù)，獲得控制字節(jié)C ;在第2個時鐘上升沿，第二可邏輯編程器件421根據(jù)控制字節(jié)C判斷是讀操作還是寫操作，檢測到位O是“O”表示本次操作為讀操作；在第3個時鐘上升沿，第二可邏輯編程器件421鎖存地址字節(jié)A"';在第4個時鐘上升沿，第二可邏輯編程器件421鎖存地址字節(jié)A";在第5個時鐘上升沿，第二可邏輯編程器件421鎖存地址字節(jié)A'，并結(jié)合字節(jié)A" '、A"和A'，還原出22位地址信息，同時將板內(nèi)片選信號置為低電平；在第6個時鐘上升沿，第二可邏輯編程器件421將板內(nèi)讀信號置為低電平；從第7個時鐘至第13個時鐘時間內(nèi)，第二可邏輯編程器件421開始等待22位地址所對應(yīng)器件返回讀數(shù)據(jù)；在第14個時鐘上升沿，第二可邏輯編程器件421已獲取穩(wěn)定的讀數(shù)據(jù)，并將16位讀數(shù)據(jù)的高8位形成數(shù)據(jù)字節(jié)D"通過板間8位數(shù)據(jù)總線發(fā)送出去。同時將板內(nèi)片選信號和讀信號置為高電平。本實施例中，第二單板42片選信號按照9個時鐘周期處理，如果在該片選范圍內(nèi)，第二單板42內(nèi)的器件無法完成訪問操作，也可以考慮采用間接尋址方式實現(xiàn)；在第15個時鐘上升沿，第二可邏輯編程器件421將16位讀數(shù)據(jù)的低8位形成數(shù)據(jù)字節(jié)D'通過板間8位數(shù)據(jù)總線發(fā)送出去(字節(jié)D"、D"的發(fā)送順序無要求，先發(fā)高字節(jié)僅是示例);第16個時鐘，板間8位數(shù)據(jù)總線數(shù)據(jù)保持；第17個時鐘，釋放板間8位數(shù)據(jù)總線，讀操作完成。寫操作。第一單板41的CPU發(fā)起寫操作，第一可邏輯編程器件411在第I個時鐘上升沿檢測到有效的片選信號；在第2個時鐘上升沿檢測到有效的寫信號，這時表示CPU發(fā)起的一個寫操作已經(jīng)開始；在第3個時鐘上升沿，第一可邏輯編程器件411將幀信號由高電平變?yōu)榈碗娖?，同時將控制信息轉(zhuǎn)換成的一個控制字節(jié)C (“0000 0001”)通過板間8位數(shù)據(jù)總線發(fā)出，控制字節(jié)的位O為“I”代表本次操作為寫操作；在第4個時鐘上升沿，第一可邏輯編程器件411將幀信號由低電平變?yōu)楦唠娖剑⒌刂沸畔⑥D(zhuǎn)換成的3個字節(jié)(A'、A"、A"')中的高位字節(jié)A "'通過板間8位數(shù)據(jù)總線發(fā)出(字節(jié)A'、A"、A "'的發(fā)送順序無要求，先發(fā)高字節(jié)僅是示例);在第5個時鐘上升沿，第一可邏輯編程器件411將字節(jié)A"通過板間8位數(shù)據(jù)總線發(fā)出；在第6個時鐘上升沿，第一可邏輯編程器件411將字節(jié)k'通過板間8位數(shù)據(jù)總線發(fā)出；在第7個時鐘上升沿，第一可邏輯編程器件411將數(shù)據(jù)信息轉(zhuǎn)換成的2個字節(jié)(D"、D')中的高位字節(jié)D"通過板間8位數(shù)據(jù)總線發(fā)出；在第8個時鐘上升沿，第一可邏輯編程器件411將數(shù)據(jù)字節(jié)D'通過板間8位數(shù)據(jù)總線發(fā)出(字節(jié)D"、 D"的發(fā)送順序無要求，先發(fā)高字節(jié)僅是示例);接下來的第9個時鐘至第21個時鐘內(nèi)，第一可邏輯編程器件411處于等待狀態(tài)，等待第二單板42寫操作完成；在第22個時鐘上升沿，CPU將寫信號置于無效狀態(tài)；在第23個時鐘上升沿，CPU將片選信號置于無效狀態(tài)，寫操作完成。第二單板42的第二可邏輯編程器件421以板間時鐘為基準(zhǔn)，以檢測到板間幀信號為低電平作為第I個時鐘，在第I個時鐘上升沿第二可邏輯編程器件421暫存幀信號和板間8位數(shù)據(jù)，獲得控制字節(jié)C ;在第2個時鐘上升沿，第二可邏輯編程器件421根據(jù)控制字節(jié)C判斷是讀操作還是寫操作，檢測到位O是“I”表示本次操作為寫操作；在第3個時鐘上升沿，第二可邏輯編程器件421鎖存地址字節(jié)A "';在第4個時鐘上升沿，第二可邏輯編程器件421鎖存地址字節(jié)A";在第5個時鐘上升沿，第二可邏輯編程器件421鎖存地址字節(jié)A'，并結(jié)合字節(jié)A " '、A"和A'還原出22位地址信息；在第6個時鐘上升沿，第二可邏輯編程器件421鎖存數(shù)據(jù)字節(jié)D";在第7個時鐘上升沿，第二可邏輯編程器件421鎖存數(shù)據(jù)字節(jié)D'，并結(jié)合字節(jié)D"和D'，還原出16位數(shù)據(jù)信息同時將板內(nèi)片選信號置為低電平；在第8個時鐘上升沿，第二可邏輯編程器件421將板內(nèi)寫信號置為低電平；從第9個時鐘至第15個時鐘時間內(nèi)，第二可邏輯編程器件421開始等待22位地址所對應(yīng)器件寫數(shù)據(jù)操作；在第16個時鐘上升沿，第二可邏輯編程器件421將板內(nèi)寫信號置為高電平；在第17個時鐘上升沿，第二可邏輯編程器件421將板內(nèi)片選信號置為高電平，寫操作完成。本實施中，第二單板42片選信號按照9個時鐘周期處理，如果在該片選范圍內(nèi)，第二單板42內(nèi)的器件無法完成訪問操作，也可以考慮采用間接尋址方式實現(xiàn)。本實施例，通過I位板間時鐘信號、I位板間幀信號和8位數(shù)據(jù)總線，便可以完成第一單板41對第二單板42的讀寫操作，相對于現(xiàn)有技術(shù)中，使用相應(yīng)位寬的地址總線傳遞地址信息、使用相應(yīng)位寬的數(shù)據(jù)總線傳遞數(shù)據(jù)信息、使用相應(yīng)位寬的控制總線傳遞控制信息的方案而言，可大大減少接口引腳。以上內(nèi)容是結(jié)合具體的實施方式對本發(fā)明所作的進一步詳細說明，不能認定本發(fā)明的具體實施只局限于這些說明。對于本發(fā)明所屬技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干簡單推演或替換，都應(yīng)當(dāng)視為屬于本發(fā)明的保護 范圍。
權(quán)利要求
1.一種總線通信方法，其特征在于，包括 將本端單元待傳輸?shù)男畔⑥D(zhuǎn)換成I個或多個數(shù)據(jù)段，各數(shù)據(jù)段由N個比特組成，其中N ≥ I ;所述待傳輸?shù)男畔ǖ刂沸畔ⅰ?shù)據(jù)信息和控制信息，或者所述待傳輸?shù)男畔ǖ刂沸畔⒑涂刂菩畔ⅲ? 將各數(shù)據(jù)段通過位寬為N的數(shù)據(jù)總線傳遞至對端單元。
2.如權(quán)利要求I所述的總線通信方法，其特征在于，還包括通過所述位寬為N的數(shù)據(jù)總線接收所述對端單元反饋的數(shù)據(jù)段形式的響應(yīng)信息，并將所述數(shù)據(jù)段形式的響應(yīng)信息轉(zhuǎn)換成相應(yīng)的數(shù)據(jù)信息。
3.如權(quán)利要求I所述的總線通信方法，其特征在于，將本端單元待傳輸?shù)男畔⑥D(zhuǎn)換成I個或多個數(shù)據(jù)段的方法具體為先將本端單元待傳輸?shù)母鞣N信息進行合并，對合并后的信息進行數(shù)據(jù)段轉(zhuǎn)換；或者對本端單元待傳輸?shù)母鞣N信息分別進行數(shù)據(jù)段轉(zhuǎn)換。
4.如權(quán)利要求3所述的總線通信方法，其特征在于，對本端單元待傳輸?shù)母鞣N信息分別進行數(shù)據(jù)段轉(zhuǎn)換的過程中將待傳輸?shù)目刂菩畔⑥D(zhuǎn)換成I個數(shù)據(jù)段。
5.如權(quán)利要求I所述的總線通信方法，其特征在于，所述控制信息包括片選信號、讀信號和/或?qū)懶盘枴?br> 6.如權(quán)利要求I至5任一項所述的總線通信方法，其特征在于，所述數(shù)據(jù)段為由8個比特組成的字節(jié)。
7.如權(quán)利要求I至5任一項所述的總線通信方法，將各數(shù)據(jù)段通過位寬為N的數(shù)據(jù)總線傳遞至對端單元之前，還包括將數(shù)據(jù)段組成一個或多個數(shù)據(jù)幀，將各數(shù)據(jù)幀中的各數(shù)據(jù)段通過位寬為N的數(shù)據(jù)總線傳遞至對端單元。
8.—種總線通信單元，其特征在于，包括數(shù)據(jù)段轉(zhuǎn)換模塊和接口模塊，其中， 所述數(shù)據(jù)段轉(zhuǎn)換模塊用于將待傳輸?shù)男畔⑥D(zhuǎn)換成I個或多個數(shù)據(jù)段，各數(shù)據(jù)段由N個比特組成，其中N > I ;所述待傳輸?shù)男畔ǖ刂沸畔?、?shù)據(jù)信息和控制信息，或者所述待傳輸?shù)男畔ǖ刂沸畔⒑涂刂菩畔ⅲ? 所述接口模塊用于將各數(shù)據(jù)段通過位寬為N的數(shù)據(jù)總線傳遞至對端單元。
9.如權(quán)利要求8所述的總線通信單元，其特征在于，所述接口模塊還用于通過所述位寬為N的數(shù)據(jù)總線接收所述對端單元反饋的數(shù)據(jù)段形式的響應(yīng)信息；所述數(shù)據(jù)段轉(zhuǎn)換模塊還用于將所述數(shù)據(jù)段形式的響應(yīng)信息轉(zhuǎn)換成相應(yīng)的數(shù)據(jù)信息。
10.如權(quán)利要求8所述的總線通信單元，其特征在于，所述數(shù)據(jù)段轉(zhuǎn)換模塊包括合并模塊和第一子轉(zhuǎn)換模塊；所述合并模塊用于先將待傳輸?shù)母鞣N信息進行合并；所述第一子轉(zhuǎn)換模塊用于對合并后的信息進行數(shù)據(jù)段轉(zhuǎn)換；或者所述數(shù)據(jù)段轉(zhuǎn)換模塊包括第二子轉(zhuǎn)換模塊，用于對待傳輸?shù)母鞣N信息分別進行數(shù)據(jù)段轉(zhuǎn)換。
11.如權(quán)利要求8-10任一項所述的總線通信單元，其特征在于，所述總線通信單元還包括組幀模塊，用于將數(shù)據(jù)段組成一個或多個數(shù)據(jù)幀；所述接口模塊用于將各數(shù)據(jù)幀中的各數(shù)據(jù)段通過位寬為N的數(shù)據(jù)總線傳遞至對端單元。
12.—種總線通信系統(tǒng)，其特征在于，包括通過位寬為N的數(shù)據(jù)總線進行通信的本端單元和對端單元，其中，所述本端單元為權(quán)利要求8-11任一項所述的總線通信單元；所述對端單元用于通過所述位寬為N的數(shù)據(jù)總線接收所述本端單元發(fā)送的數(shù)據(jù)段，并由接收的數(shù)據(jù)段還原出相應(yīng)的地址信息、數(shù)據(jù)信息和控制信息。
13.如權(quán)利要求12所述的總線通信系統(tǒng)，其特征在于，所述對端單元還用于根據(jù)還原出的數(shù)據(jù)信息生成響應(yīng)信息；將所述響應(yīng)信息轉(zhuǎn)換成I個或多個數(shù)據(jù)段，各數(shù)據(jù)段由N個比特組成，其中N > I ;將各數(shù)據(jù)段通過所述位寬為N的數(shù)據(jù)總線反饋至所述本端單元。
全文摘要
本發(fā)明公開一種總線通信方法、總線通信單元及系統(tǒng)，總線通信方法包括將本端單元待傳輸?shù)男畔⑥D(zhuǎn)換成1個或多個數(shù)據(jù)段，各數(shù)據(jù)段由N個比特組成，其中N≥1；所述待傳輸?shù)男畔ǖ刂沸畔?、?shù)據(jù)信息和控制信息，或者所述待傳輸?shù)男畔ǖ刂沸畔⒑涂刂菩畔ⅲ粚⒏鲾?shù)據(jù)段通過位寬為N的數(shù)據(jù)總線傳遞至對端單元。本發(fā)明通過以上技術(shù)方案，解決現(xiàn)有技術(shù)中兩通信單元利用總線進行通信時，接口引腳不夠用，為低速接口預(yù)留的引腳數(shù)量越來越少的問題。
文檔編號H04L12/40GK102780598SQ20121025246
公開日2012年11月14日 申請日期2012年7月20日 優(yōu)先權(quán)日2012年7月20日
發(fā)明者劉如民, 盧賢軍, 宋海華, 杜小祥 申請人:中興通訊股份有限公司