專利名稱：半雙工通訊收發(fā)控制裝置及其方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種通訊裝置及其方法，具體的說，涉及了一種半雙エ通訊收發(fā)控制裝置及其方法。
背景技術(shù)：
自EIA — 485協(xié)議公布以來，以其協(xié)議、組網(wǎng)的靈活性和方便性，迅速在全世界各行業(yè)的儀器儀表中得到非常廣泛的應(yīng)用；RS485是ー種半雙エ通訊的現(xiàn)場總線，在整個總線系統(tǒng)內(nèi)，同一時刻只能有一個設(shè)備向總線發(fā)送數(shù)據(jù)，其它的設(shè)備必須處于接收狀態(tài)；若同一時刻有兩個及以上設(shè)備向總線發(fā)送數(shù)據(jù)時，就會導(dǎo)致總線沖突，進(jìn)而引發(fā)網(wǎng)絡(luò)癱瘓；所以，在現(xiàn)場整個總線系統(tǒng)內(nèi)，一般有一臺主機(jī)來管理總線，所有分機(jī)默認(rèn)處于接收狀態(tài)，主機(jī)分時對每ー個分機(jī)發(fā)送命令，分機(jī)根據(jù)命令含義來決定是否需要切換到發(fā)送狀態(tài)上傳數(shù)據(jù)給主機(jī)；若某一臺分機(jī)出現(xiàn)故障但其處于接收狀態(tài)，則它不會影響總線上其它分機(jī)的通訊，所以故障排查較易；若某一臺分機(jī)出現(xiàn)故障而導(dǎo)致其一直處于發(fā)送狀態(tài)，就會導(dǎo)致整個總線通訊癱瘓，這種情況下要想快速定位故障，就困難得多；特別是當(dāng)總線網(wǎng)絡(luò)中的分機(jī)越多，則查找定位故障就越困難，就越耗時耗力。目前，常見的485收發(fā)控制電路是這樣的用單片機(jī)的ー個I/Oロ去控制通訊芯片的收發(fā)狀態(tài)，在通訊線路上加ー些保護(hù)電路，如光電隔離、穩(wěn)壓管、防雷擊管、共扼線圈等；但在實際應(yīng)用中，往往會出現(xiàn)這樣一種情況當(dāng)某一分機(jī)的單片機(jī)死機(jī)或出現(xiàn)其它故障吋，會導(dǎo)致單片機(jī)的I/o ロ處于ー個固定的低電平或高電平，當(dāng)該I/O ロ電平正好使通訊芯片處于發(fā)送狀態(tài)時，就會導(dǎo)致該分機(jī)始終占用總線而使整個總線通訊癱瘓；由此可見，用單片機(jī)的ー個I/o ロ控制通訊芯片的收發(fā)狀態(tài)，當(dāng)單片機(jī)死機(jī)時，造成整個總線通訊癱瘓的故障概率為50%。為了解決上述問題，現(xiàn)有技術(shù)提供了ー種成本較低、具有高抗干擾性的半雙エ通訊收發(fā)控制裝置及其方法，該技術(shù)利用單片機(jī)的ニ個或兩組I/o輸出接ロ去驅(qū)動收發(fā)控制裝置，再由收發(fā)控制裝置去控制通訊芯片收發(fā)狀態(tài)；由于ニ個I/o ロ共有4組不同的電平組合輸出，用其中的ー組電平組合驅(qū)動收發(fā)控制裝置使通訊芯片處于發(fā)送狀態(tài)，而其它三組電平組合驅(qū)動收發(fā)控制裝置使通訊芯片處于接收狀態(tài)，這樣，當(dāng)單片機(jī)死機(jī)吋，該ニ個I/O ロ輸出的電平組合是隨機(jī)的，但不管是4組中的哪一組，其概率都是25%。可見，用ニ組I/O ロ控制會使總線故障的概率由50%降低到25%，大大降低了當(dāng)單片機(jī)死機(jī)時通訊芯片處于發(fā)送狀態(tài)的概率；由此類推，若用三個I/o或三個以上I/O ロ來控制的話，則總線故障的概率會更低；這種方法，雖然降低了當(dāng)單片機(jī)死機(jī)時通訊芯片處于發(fā)送狀態(tài)的概率，但是，并沒有從根本上解決這個問題，且占用了太多的單片機(jī)I/o ロ資源。為了解決以上存在的問題，人們一直在尋求ー種理想的技術(shù)解決方案。

發(fā)明內(nèi)容
本發(fā)明的目的是針對現(xiàn)有技術(shù)的不足，從而提供一種設(shè)計科學(xué)、應(yīng)用成本低、可靠性高的半雙工通訊收發(fā)控制裝置，還提供了一種易于實現(xiàn)、無死機(jī)通訊故障的半雙工通訊收發(fā)控制方法。為了實現(xiàn)上述目的，本發(fā)明所采用的技術(shù)方案是一種半雙工通訊收發(fā)控制裝置，它包括中央處理器電路、用于信號轉(zhuǎn)換的收發(fā)控制電路和半雙工通訊模塊，其中，所述中央處理器電路的串行通訊接口與所述半雙工通訊模塊的串行通訊接口相連接，所述中央處理器電路的信號控制I/o輸出接口連接所述收發(fā)控制電路的信號輸入端以便分時發(fā)送跳變信號或電平信號，所述收發(fā)控制電路的控制信號輸出端連接所述半雙工通訊模塊的收發(fā)控制端口以便將接收到的跳變信號轉(zhuǎn)換成發(fā)送控制信號或?qū)⒔邮盏降碾娖叫盘栟D(zhuǎn)換成接收控制信號并以此控制所述半雙工通訊模塊實現(xiàn)收發(fā)通訊?；谏鲜觯霭腚p工通訊模塊采用RS485半雙工通訊模塊?；谏鲜觯鍪瞻l(fā)控制電路是內(nèi)部帶有看門狗定時器功能的復(fù)位芯片?；谏鲜觯鍪瞻l(fā)控制電路采用型號為TPS3820的復(fù)位芯片或者型號為TPS3823的復(fù)位芯片或者型號為TPS3824的復(fù)位芯片或者型號為X25043的復(fù)位芯片或者型號為X25045的復(fù)位芯片或者型號為MX705的復(fù)位芯片或者型號為MX708的復(fù)位芯片。基于上述，它還包括通訊保障電路，所述通訊保障電路是與門邏輯電路，其中，所述中央處理器電路的與門控制I/O輸出端連接所述與門邏輯電路的第一輸入端，所述收發(fā)控制電路的控制信號輸出端連接所述與門邏輯電路的第二輸入端，所述與門邏輯電路的輸出端連接所述半雙工通訊模塊的收發(fā)控制端口?；谏鲜觯€包括同相器或反相器，所述收發(fā)控制電路的控制信號輸出端連接所述同相器或所述反相器的輸入端，所述同相器或所述反相器的輸出端連接所述半雙工通訊模塊的收發(fā)控制端口?；谏鲜觯€包括同相器或反相器，所述與門邏輯電路的輸出端連接所述同相器或所述反相器的輸入端，所述同相器或所述反相器的輸出端連接所述半雙工通訊模塊的收發(fā)控制端口?！N半雙工通訊收發(fā)控制方法,在于在半雙工總線通訊設(shè)備中采用前述的半雙工通訊收發(fā)控制裝置；當(dāng)中央處理器電路的信號控制I/O輸出接口輸出跳變信號時，所述收發(fā)控制電路的信號輸入端檢測到該跳變信號，并將該跳變信號轉(zhuǎn)換成發(fā)送控制信號，然后，通過所述收發(fā)控制電路的控制信號輸出端輸出該發(fā)送控制信號給所述半雙工通訊模塊的收發(fā)控制端口，使所述半雙工通訊模塊處于發(fā)送狀態(tài)，實現(xiàn)半雙工總線通訊設(shè)備的上行通訊；當(dāng)中央處理器電路的信號控制I/O輸出接口產(chǎn)生電平信號時，所述收發(fā)控制電路的信號輸入端檢測到該電平信號，并將該電平信號轉(zhuǎn)換成接收控制信號，然后，通過所述收發(fā)控制電路的控制信號輸出端輸出該接收控制信號給所述半雙工通訊模塊的收發(fā)控制端口，使所述半雙工通訊模塊處于接收狀態(tài)，實現(xiàn)半雙工總線通訊設(shè)備的下行通訊。基于上述，所述半雙工通訊收發(fā)控制裝置還包括通訊保障電路，所述通訊保障電 路是與門邏輯電路，其中，所述中央處理器電路的與門控制I/o輸出端連接所述與門邏輯電路的第一輸入端，所述收發(fā)控制電路的控制信號輸出端連接所述與門邏輯電路的第二輸入端，所述與門邏輯電路的輸出端連接所述半雙工通訊模塊的收發(fā)控制端口 ；所述收發(fā)控制電路是內(nèi)部帶有看門狗定時器功能的復(fù)位芯片；所述發(fā)送控制信號是高電平，所述接收控制信號是低電平；當(dāng)中央處理器電路的信號控制I/o輸出接口輸出電平信號時，所述中央處理器電路的與門控制I/o輸出端輸出低電平信號，使所述與門邏輯電路的輸出端輸出低電平信號，進(jìn)而使所述半雙エ通訊模塊的收發(fā)控制端ロ處于低電平，繼而，使所述半雙エ通訊模塊處于接收狀態(tài)，實現(xiàn)半雙エ總線通訊設(shè)備的下行通訊?；谏鲜?，當(dāng)中央處理器電路的信號控制I/O輸出接ロ輸出跳變信號時，所述中央處理器電路的與門控制I/o輸出端輸出高電平信號，則所述收發(fā)控制電路的信號輸入端檢測到該跳變信號，并將該跳變信號轉(zhuǎn)換成高電平信號，使所述與門邏輯電路的輸出端輸出發(fā)送控制信號，然后，通過所述與門邏輯電路的輸出端輸出該發(fā)送控制信號給所述半雙エ通訊模塊的收發(fā)控制端ロ，使所述半雙エ通訊模塊處于發(fā)送狀態(tài)，實現(xiàn)半雙エ總線通訊設(shè)備的上行通訊。本發(fā)明相對現(xiàn)有技術(shù)具有突出的實質(zhì)性特點和顯著進(jìn)步，具體的說，本發(fā)明的有益效果是
I、該半雙エ通訊收發(fā)控制裝置增強(qiáng)了半雙エ總線通訊設(shè)備的通訊可靠性，即，當(dāng)總線系統(tǒng)中某一臺分機(jī)中的中央處理器出現(xiàn)死機(jī)故障時，該裝置能使該分機(jī)的半雙エ通訊模塊 始終且可靠的處于接收狀態(tài)，避免其干擾總線，影響總線通訊。2、該半雙エ通訊收發(fā)控制裝置通過增加通訊保障電路，通過所述半雙エ通訊收發(fā)控制方法的科學(xué)控制，可有效解決復(fù)位芯片延時的問題，使該半雙エ通訊收發(fā)控制裝置及其方法能夠滿足更高更精確的通訊要求，進(jìn)而確?？偩€通訊安全、暢通。3、當(dāng)總線上的設(shè)備出現(xiàn)故障時，易快速的查找和定位故障，大大減少現(xiàn)場維修人員的工作量和難度，從而節(jié)省了人力、物カ和財力。4、該半雙エ通訊收發(fā)控制裝置具有設(shè)計科學(xué)、應(yīng)用成本低、可靠性高的優(yōu)點，其具有很好的應(yīng)用價值。5、該方法徹底解決了當(dāng)中央處理器死機(jī)時可能導(dǎo)致的分機(jī)始終處于發(fā)送狀態(tài)的通訊故障。


圖I是本發(fā)明的電路結(jié)構(gòu)框圖。圖2是實施例3的電路結(jié)構(gòu)示意圖。圖3是實施例4的電路結(jié)構(gòu)示意圖。圖4是實施例5的電路結(jié)構(gòu)示意圖。
具體實施例方式下面通過具體實施方式
，對本發(fā)明的技術(shù)方案做進(jìn)ー步的詳細(xì)描述。實施例I
如圖I所示，一種半雙エ通訊收發(fā)控制裝置，它包括中央處理器電路、用于信號轉(zhuǎn)換的收發(fā)控制電路和半雙エ通訊模塊，其中，所述中央處理器電路的串行通訊接ロ與所述半雙エ通訊模塊的串行通訊接ロ相連接，所述中央處理器電路的信號控制I/o輸出接ロ連接所述收發(fā)控制電路的信號輸入端CTRL_IN以便分時發(fā)送跳變信號或電平信號，所述收發(fā)控制電路的控制信號輸出端CTRL_0UT連接所述半雙エ通訊模塊的收發(fā)控制端ロ以便將接收到的跳變信號轉(zhuǎn)換成發(fā)送控制信號或?qū)⒔邮盏降碾娖叫盘栟D(zhuǎn)換成接收控制信號并以此控制所述半雙工通訊模塊實現(xiàn)收發(fā)通訊。在一個時間間隔內(nèi)，中央處理器電路的信號控制I/O輸出接口不停的輸出正跳變或負(fù)跳變信號，收發(fā)控制電路的信號輸入端CTRL_IN檢測到該跳變信號，使收發(fā)控制電路的控制信號輸出端CTRL_0UT輸出一個固定電平信號，進(jìn)而使半雙工通訊模塊處于發(fā)送狀態(tài)，而當(dāng)中央處理器電路的信號控制I/O輸出接口輸出一個恒定不變的電平信號時，收發(fā)控制電路的信號輸入端CTRL_IN因檢測不到電平跳變，使收發(fā)控制電路的控制信號輸出端CTRL_0UT輸出一個與前述固定電平信號相反的固定電平信號，進(jìn)而使半雙工通訊模塊處于接收狀態(tài)。很顯然，在中央處理器電路正常工作過程中，當(dāng)中央處理器電路的信號控制I /O輸出接口不停的輸出正跳變或負(fù)跳變信號，則半雙工通訊模塊處于發(fā)送狀態(tài)，當(dāng)中央處理器電路的信號控制I/o輸出接口輸出一個恒定不變的電平信號時，則半雙工通訊模塊處于接收狀態(tài)。當(dāng)中央處理器電路因某種原因死機(jī)時，中央處理器電路的信號控制I/o輸出接口處于一個固定的電平狀態(tài)上，這時，收發(fā)控制電路的控制信號輸出端CTRL_0UT會使半雙工通訊模塊處于接收狀態(tài)，這樣就徹底解決了因中央處理器電路死機(jī)而可能導(dǎo)致其占用總線而使總線無法通訊的難題。 需要特別說明的是，所述收發(fā)控制電路用于信號轉(zhuǎn)換，即，能夠?qū)⒔邮盏降奶冃盘栟D(zhuǎn)換成發(fā)送控制信號輸出，或者能夠?qū)⒔邮盏降碾娖叫盘栟D(zhuǎn)換成接收控制信號輸出；發(fā)送控制信號可以是高電平，接收控制信號可以是低電平，或者，發(fā)送控制信號可以是低電平，接收控制信號可以是高電平；凡是能夠滿足前述要求的電路或者功能模塊或者集成芯片均應(yīng)屬于所述收發(fā)控制電路的定義范疇。需要特別說明的是，所述跳變信號可以是正跳變信號，也可以是負(fù)跳變信號，或者二者的結(jié)合；另外，所述跳變信號也包括脈沖信號。一種半雙工通訊收發(fā)控制方法，在于在半雙工總線通訊設(shè)備中采用前述的半雙工通訊收發(fā)控制裝置；當(dāng)中央處理器電路的信號控制I/O輸出接口輸出跳變信號時，所述收發(fā)控制電路的信號輸入端檢測到該跳變信號，并將該跳變信號轉(zhuǎn)換成發(fā)送控制信號，然后，通過所述收發(fā)控制電路的控制信號輸出端輸出該發(fā)送控制信號給所述半雙工通訊模塊的收發(fā)控制端口，使所述半雙工通訊模塊處于發(fā)送狀態(tài)，實現(xiàn)半雙工總線通訊設(shè)備的上行通訊；當(dāng)中央處理器電路的信號控制I/o輸出接口產(chǎn)生電平信號時，所述收發(fā)控制電路的信號輸入端檢測到該電平信號，并將該電平信號轉(zhuǎn)換成接收控制信號，然后，通過所述收發(fā)控制電路的控制信號輸出端輸出該接收控制信號給所述半雙工通訊模塊的收發(fā)控制端口，使所述半雙工通訊模塊處于接收狀態(tài)，實現(xiàn)半雙工總線通訊設(shè)備的下行通訊。實施例2
本實施例與實施例I的區(qū)別主要在于所述半雙工通訊模塊采用RS485半雙工通訊模塊；所述RS485半雙工通訊模塊采用型號為MAX487的通訊芯片或型號為MAX485的通訊芯片或型號為SP485的通訊芯片或型號為SP487的通訊芯片或型號為SN75176的通訊芯片或型號為SN65HVD3082的通訊芯片。實施例3
本實施例與實施例1、2的區(qū)別主要在于所述收發(fā)控制電路是內(nèi)部帶有看門狗定時器功能的復(fù)位芯片；所述收發(fā)控制電路采用型號為TPS3820的復(fù)位芯片或者型號為TPS3823的復(fù)位芯片或者型號為TPS3824的復(fù)位芯片或者型號為X25043的復(fù)位芯片或者型號為X25045的復(fù)位芯片或者型號為MX705的復(fù)位芯片或者型號為MX708的復(fù)位芯片。如圖2所示，中央處理器電路的信號控制I/O輸出接ロ與型號為TPS3820的復(fù)位芯片U2的WDI端ロ連接，即與復(fù)位芯片U2的信號輸入端CTRL_IN連接，復(fù)位芯片U2的
RESET端ロ，即控制信號輸出端CTRL_0UT連接半雙エ通訊模塊的收發(fā)控制端ロ。
實施例4
本實施例與實施例1、2、3的區(qū)別主要在于如圖3所示，它還包括通訊保障電路，所述通訊保障電路是與門邏輯電路U5，其中，中央處理器電路的信號控制I/O輸出接ロ與型號為TPS3820的復(fù)位芯片U2的WDI端ロ連接，即與復(fù)位芯片U2的信號輸入端CTRL_IN連接，所述中央處理器電路的與門控制I/O輸出端連接所述與門邏輯電路U5的第一輸入端，所述
收發(fā)控制電路的控制信號輸出端，即復(fù)位芯片U2的RESET端ロ連接所述與門邏輯電路U5
的第二輸入端，所述與門邏輯電路U5的輸出端連接所述半雙エ通訊模塊的收發(fā)控制端ロ。一種半雙エ通訊收發(fā)控制方法，在于所述半雙エ通訊收發(fā)控制裝置還包括通訊保障電路，所述通訊保障電路是與門邏輯電路，其中，所述中央處理器電路的與門控制I/o輸出端連接所述與門邏輯電路的第一輸入端，所述收發(fā)控制電路的控制信號輸出端連接所述與門邏輯電路的第二輸入端，所述與門邏輯電路的輸出端連接所述半雙エ通訊模塊的收發(fā)控制端ロ ；所述收發(fā)控制電路是內(nèi)部帶有看門狗定時器功能的復(fù)位芯片；所述發(fā)送控制信號是高電平，所述接收控制信號是低電平；當(dāng)中央處理器電路的信號控制I/o輸出接ロ輸出跳變信號時，所述中央處理器電路的與門控制I/o輸出端輸出高電平信號，則所述收發(fā)控制電路的信號輸入端檢測到該跳變信號，并將該跳變信號轉(zhuǎn)換成高電平信號，使所述與門邏輯電路的輸出端輸出發(fā)送控制信號，然后，通過所述與門邏輯電路的輸出端輸出該發(fā)送控制信號給所述半雙エ通訊模塊的收發(fā)控制端ロ，使所述半雙エ通訊模塊處于發(fā)送狀態(tài)，實現(xiàn)半雙エ總線通訊設(shè)備的上行通訊；當(dāng)中央處理器電路的信號控制I/o輸出接ロ輸出電平信號時，所述中央處理器電路的與門控制I/o輸出端輸出低電平信號,使所述與門邏輯電路的輸出端輸出低電平信號，進(jìn)而使所述半雙エ通訊模塊的收發(fā)控制端ロ處于低電平，繼而，使所述半雙エ通訊模塊處于接收狀態(tài)，實現(xiàn)半雙エ總線通訊設(shè)備的下行通訊。內(nèi)部帶有看門狗定時器功能的復(fù)位芯片作為收發(fā)控制電路使用，存在以下問題當(dāng)中央處理器電路的信號控制I/o輸出接ロ輸出的信號由跳變信號變?yōu)殡娖叫盘柡?，該?fù)位芯片內(nèi)部帶有的看門狗定時器會產(chǎn)生一定延時，致使該復(fù)位芯片的信號輸出端不能迅速從高電平變?yōu)榈碗娖?；盡管該延時較短，但是，短暫的延時會使需要及時接收的數(shù)據(jù)丟失，另外，對于半雙エ總線通訊設(shè)備而言，分機(jī)多的情況下，會嚴(yán)重影響總線整體通訊速度。正是基于此，該半雙エ通訊收發(fā)控制裝置通過增加通訊保障電路，并通過本實施例所述半雙エ通訊收發(fā)控制方法的科學(xué)控制，可有效解決復(fù)位芯片延時的問題，使該半雙エ通訊收發(fā)控制裝置及其方法能夠滿足更高更精確的通訊要求，進(jìn)而確保總線通訊安全、暢通。實施例5
本實施例與實施例1、2、3、4的區(qū)別主要在于它還包括同相器或反相器，所述收發(fā)控制電路的控制信號輸出端連接所述同相器或所述反相器的輸入端，所述同相器或所述反相器的輸出端連接所述半雙エ通訊模塊的收發(fā)控制端ロ。選用同相器或反相器可以增加信號的驅(qū)動能力，同時，根據(jù)實際電路對控制電平的需要，通過反相器還可調(diào)整所述收發(fā)控制電路的控制信號輸出端的輸出電平。如圖4所示，中央處理器電路的信號控制I/O輸出接口與型號為TPS3820的復(fù)位芯片U2的WDI端口連接，即與復(fù)位芯片U2的信號輸入端CTRL_IN連接，復(fù)位芯片U2的
RESET端口，即控制信號輸出端CTRL_0UT連接同相器U3的輸入端口，同相器U3的輸出端
口連接半雙工通訊模塊的收發(fā)控制端口。最后應(yīng)當(dāng)說明的是以上實施例僅用以說明本發(fā)明的技術(shù)方案而非對其限制；盡 管參照較佳實施例對本發(fā)明進(jìn)行了詳細(xì)的說明，所屬領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解依然可以對本發(fā)明的具體實施方式
進(jìn)行修改或者對部分技術(shù)特征進(jìn)行等同替換；而不脫離本發(fā)明技術(shù)方案的精神，其均應(yīng)涵蓋在本發(fā)明請求保護(hù)的技術(shù)方案范圍當(dāng)中。
權(quán)利要求
1.一種半雙工通訊收發(fā)控制裝置，包括中央處理器電路和半雙工通訊模塊，其中，所述中央處理器電路的串行通訊接口與所述半雙工通訊模塊的串行通訊接口相連接，其特征在于它還包括用于信號轉(zhuǎn)換的收發(fā)控制電路，所述中央處理器電路的信號控制I/o輸出接口連接所述收發(fā)控制電路的信號輸入端以便分時發(fā)送跳變信號或電平信號，所述收發(fā)控制電路的控制信號輸出端連接所述半雙工通訊模塊的收發(fā)控制端口以便將接收到的跳變信號轉(zhuǎn)換成發(fā)送控制信號或?qū)⒔邮盏降碾娖叫盘栟D(zhuǎn)換成接收控制信號并以此控制所述半雙工通訊模塊實現(xiàn)收發(fā)通訊。
2.根據(jù)權(quán)利要求I所述的半雙工通訊收發(fā)控制裝置，其特征在于所述半雙工通訊模塊采用RS485半雙工通訊模塊。
3.根據(jù)權(quán)利要求I或2所述的半雙工通訊收發(fā)控制裝置，其特征在于所述收發(fā)控制電路是內(nèi)部帶有看門狗定時器功能的復(fù)位芯片。
4.根據(jù)權(quán)利要求3所述的半雙工通訊收發(fā)控制裝置，其特征在于所述收發(fā)控制電路采用型號為TPS3820的復(fù)位芯片或者型號為TPS3823的復(fù)位芯片或者型號為TPS3824的復(fù)位芯片或者型號為X25043的復(fù)位芯片或者型號為X25045的復(fù)位芯片或者型號為MX705的復(fù)位芯片或者型號為MX708的復(fù)位芯片。
5.根據(jù)權(quán)利要求3所述的半雙工通訊收發(fā)控制裝置，其特征在于它還包括通訊保障電路，所述通訊保障電路是與門邏輯電路，其中，所述中央處理器電路的與門控制I/O輸出端連接所述與門邏輯電路的第一輸入端，所述收發(fā)控制電路的控制信號輸出端連接所述與門邏輯電路的第二輸入端，所述與門邏輯電路的輸出端連接所述半雙工通訊模塊的收發(fā)控制端口。
6.根據(jù)權(quán)利要求I或2所述的半雙工通訊收發(fā)控制裝置，其特征在于它還包括同相器或反相器，所述收發(fā)控制電路的控制信號輸出端連接所述同相器或所述反相器的輸入端，所述同相器或所述反相器的輸出端連接所述半雙工通訊模塊的收發(fā)控制端口。
7.根據(jù)權(quán)利要求5所述的半雙工通訊收發(fā)控制裝置，其特征在于它還包括同相器或反相器，所述與門邏輯電路的輸出端連接所述同相器或所述反相器的輸入端，所述同相器或所述反相器的輸出端連接所述半雙工通訊模塊的收發(fā)控制端口。
8.一種半雙工通訊收發(fā)控制方法，其特征在于在半雙工總線通訊設(shè)備中采用權(quán)利要求I所述的半雙工通訊收發(fā)控制裝置；當(dāng)中央處理器電路的信號控制I/O輸出接口輸出跳變信號時，所述收發(fā)控制電路的信號輸入端檢測到該跳變信號，并將該跳變信號轉(zhuǎn)換成發(fā)送控制信號，然后，通過所述收發(fā)控制電路的控制信號輸出端輸出該發(fā)送控制信號給所述半雙工通訊模塊的收發(fā)控制端口，使所述半雙工通訊模塊處于發(fā)送狀態(tài)，實現(xiàn)半雙工總線通訊設(shè)備的上行通訊；當(dāng)中央處理器電路的信號控制I/O輸出接口產(chǎn)生電平信號時，所述收發(fā)控制電路的信號輸入端檢測到該電平信號，并將該電平信號轉(zhuǎn)換成接收控制信號，然后，通過所述收發(fā)控制電路的控制信號輸出端輸出該接收控制信號給所述半雙工通訊模塊的收發(fā)控制端口，使所述半雙工通訊模塊處于接收狀態(tài)，實現(xiàn)半雙工總線通訊設(shè)備的下行通訊。
9.根據(jù)權(quán)利要求8所述的半雙工通訊收發(fā)控制方法，其特征在于所述半雙工通訊收發(fā)控制裝置還包括通訊保障電路，所述通訊保障電路是與門邏輯電路，其中，所述中央處理器電路的與門控制I/O輸出端連接所述與門邏輯電路的第一輸入端，所述收發(fā)控制電路的控制信號輸出端連接所述與門邏輯電路的第二輸入端，所述與門邏輯電路的輸出端連接所述半雙エ通訊模塊的收發(fā)控制端ロ ；所述收發(fā)控制電路是內(nèi)部帶有看門狗定時器功能的復(fù)位芯片；所述發(fā)送控制信號是高電平，所述接收控制信號是低電平；當(dāng)中央處理器電路的信號控制I/o輸出接ロ輸出電平信號時,所述中央處理器電路的與門控制I/O輸出端輸出低電平信號，使所述與門邏輯電路的輸出端輸出低電平信號，進(jìn)而使所述半雙エ通訊模塊的收發(fā)控制端ロ處于低電平，繼而，使所述半雙エ通訊模塊處于接收狀態(tài)，實現(xiàn)半雙エ總線通訊設(shè)備的下行通訊。
10.根據(jù)權(quán)利要求9所述的半雙エ通訊收發(fā)控制方法，其特征在于當(dāng)中央處理器電路的信號控制I/o輸出接ロ輸出跳變信號時,所述中央處理器電路的與門控制I/O輸出端輸出高電平信號，則所述收發(fā)控制電路的信號輸入端檢測到該跳變信號，并將該跳變信號轉(zhuǎn)換成高電平信號，使所述與門邏輯電路的輸出端輸出發(fā)送控制信號，然后，通過所述與門邏輯電路的輸出端輸出該發(fā)送控制信號給所述半雙エ通訊模塊的收發(fā)控制端ロ，使所述半雙エ通訊模塊處于發(fā)送狀態(tài)，實現(xiàn)半雙エ總線通訊設(shè)備的上行通訊。
全文摘要
本發(fā)明提供一種半雙工通訊收發(fā)控制裝置及其方法，該裝置包括中央處理器電路、收發(fā)控制電路和半雙工通訊模塊，中央處理器電路與半雙工通訊模塊的串行通訊接口相連接；該方法在于中央處理器電路的信號控制I/O輸出接口連接收發(fā)控制電路的信號輸入端以便分時發(fā)送跳變信號或電平信號，所述收發(fā)控制電路的控制信號輸出端連接所述半雙工通訊模塊的收發(fā)控制端口以便將接收到的跳變信號轉(zhuǎn)換成發(fā)送控制信號或?qū)⒔邮盏降碾娖叫盘栟D(zhuǎn)換成接收控制信號并以此控制所述半雙工通訊模塊實現(xiàn)收發(fā)通訊。該裝置具有設(shè)計科學(xué)、應(yīng)用成本低、可靠性高的優(yōu)點，該方法具有易于實現(xiàn)、無死機(jī)通訊故障的優(yōu)點。
文檔編號H04L5/16GK102647268SQ20121010247
公開日2012年8月22日 申請日期2012年4月10日 優(yōu)先權(quán)日2012年4月10日
發(fā)明者張艷鵬, 李志剛, 杜瑞杰, 金鑫 申請人:河南漢威電子股份有限公司