專利名稱：一種衛(wèi)星綜合基帶設(shè)備的通用偽碼同步系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種直接序列擴(kuò)頻偽碼同步系統(tǒng)。特別涉及一種衛(wèi)星綜合基帶設(shè)備的通用偽碼同步系統(tǒng)，它是一種適用于衛(wèi)星綜合基帶系統(tǒng)的，碼長(zhǎng)和數(shù)據(jù)速率可配制的通用擴(kuò)頻偽碼同步系統(tǒng)。該發(fā)明屬于衛(wèi)星綜合基帶測(cè)試技術(shù)領(lǐng)域。
背景技術(shù)：
綜合基帶設(shè)備是指將衛(wèi)星測(cè)控通信系統(tǒng)中的測(cè)距、測(cè)速、遙控、遙測(cè)、數(shù)傳等多項(xiàng)功能有機(jī)地綜合在一起的終端設(shè)備，是衛(wèi)星測(cè)距、跟蹤和遙控(Telemetry, Tracking and Command, TT&C)任務(wù)、衛(wèi)星發(fā)射前準(zhǔn)備測(cè)試和衛(wèi)星在軌測(cè)試的重要組成部分。綜合基帶設(shè)備采用統(tǒng)一擴(kuò)頻測(cè)控體制進(jìn)行數(shù)據(jù)傳輸?；诮y(tǒng)一擴(kuò)頻測(cè)控體制的綜合基帶設(shè)備具有抗干擾、保密性強(qiáng)、可精密測(cè)距、便于實(shí)現(xiàn)CDMA多目標(biāo)測(cè)控信號(hào)混合傳輸?shù)葍?yōu)勢(shì)，已經(jīng)成為當(dāng)前衛(wèi)星測(cè)控技術(shù)的主要發(fā)展方向。直接序列擴(kuò)頻(Direct Sequence Spread Spectrum, DSSS) 信號(hào)的同步技術(shù)是擴(kuò)頻綜合基帶設(shè)備中頻信號(hào)處理單元中最關(guān)鍵的部分，包括偽碼捕獲與跟蹤兩個(gè)方面。其中，偽碼捕獲模塊找到輸入信號(hào)的偽碼相位信息和載波多普勒頻偏，以此為依據(jù)將本地偽碼相位和載波頻偏調(diào)整至與輸入信號(hào)相一致，從而去除了輸入信號(hào)中的偽碼，為偽碼跟蹤、載波跟蹤、位同步、數(shù)據(jù)解調(diào)和測(cè)距等工作做好準(zhǔn)備。捕獲與跟蹤方法的性能直接影響系統(tǒng)信號(hào)同步的性能和測(cè)距精度。由于綜合基帶設(shè)備是通用的衛(wèi)星測(cè)試設(shè)備，可以針對(duì)各種用途的遙控和測(cè)距信號(hào)進(jìn)行統(tǒng)一的信號(hào)同步操作，因此偽碼同步系統(tǒng)需要具有如下的靈活性(I)偽碼的碼周期長(zhǎng)度、碼型和實(shí)際碼長(zhǎng)(可能是一個(gè)完整偽碼周期的截短)都可以由用戶配置；(2)偽碼碼速率和信號(hào)速率可以由用戶配置。同時(shí)，還需要考慮如下幾個(gè)問題(一)調(diào)制數(shù)據(jù)的存在可能會(huì)對(duì)偽碼捕獲的相關(guān)峰造成較大的衰減。目前常用的辦法是將一個(gè)數(shù)據(jù)位等分成多個(gè)子段，對(duì)每一個(gè)子段在固定的本地偽碼相位和載波多普勒頻偏下進(jìn)行相關(guān)操作，最終選擇相關(guān)值最大的一個(gè)子段進(jìn)行相關(guān)峰驗(yàn)證。當(dāng)相關(guān)峰超過門限值時(shí)，該子段的同步信號(hào)作為數(shù)據(jù)邊沿的最優(yōu)估計(jì)。這種方法實(shí)際上是偽碼相位、載波多普勒頻偏和數(shù)據(jù)位的三維搜索，碼長(zhǎng)較長(zhǎng)時(shí)會(huì)大幅增加捕獲時(shí)間。( 二)用于測(cè)距的偽碼通常碼長(zhǎng)較長(zhǎng)，因此只能通過部分相關(guān)法尋找偽碼相位。由于部分相關(guān)運(yùn)算的序列是一個(gè)碼周期的一部分，因此當(dāng)輸入偽碼起始位置與本地偽碼的中部對(duì)齊或接近時(shí)，會(huì)給相關(guān)峰帶來3dB的衰減，造成低信噪比下捕獲概率較小。(三)為降低虛警概率同時(shí)提高捕獲概率，通常使用雙駐留方式進(jìn)行捕獲檢測(cè)到相關(guān)峰后，還需要在該相位上停留一次進(jìn)行校驗(yàn)。這樣在碼長(zhǎng)較長(zhǎng)的情況下需要較長(zhǎng)的捕獲時(shí)間。

發(fā)明內(nèi)容
I、目的本發(fā)明的目的是提供一種衛(wèi)星綜合基帶設(shè)備的通用偽碼同步系統(tǒng)，以克服現(xiàn)有技術(shù)的不足，它能夠根據(jù)實(shí)際衛(wèi)星的測(cè)試需求靈活配置捕獲模塊的參數(shù)，實(shí)現(xiàn)各種類型的遙控信號(hào)或測(cè)距信號(hào)偽碼的快速捕獲和跟蹤。2、技術(shù)方案如圖I所示，本發(fā)明一種衛(wèi)星綜合基帶設(shè)備的通用偽碼同步系統(tǒng)包含6個(gè)部分?jǐn)?shù)字下變頻模塊(10)、跟蹤相關(guān)模塊(20)、捕獲預(yù)處理模塊(30)、捕獲相關(guān)模塊(40)、捕獲管理模塊(50)和跟蹤控制模塊(60)，按照一定的流程完成對(duì)衛(wèi)星測(cè)試過程中遙控或測(cè)距數(shù)據(jù)的偽碼捕獲、載波跟蹤、偽碼跟蹤和位同步功能。所述的6個(gè)部分都在現(xiàn)場(chǎng)可編程門陣列即FPGA中實(shí)現(xiàn)。其間關(guān)系是輸入信號(hào)經(jīng)過數(shù)字下變頻模塊(10)后得到的數(shù)字基帶信號(hào)分別進(jìn)入跟蹤相關(guān)模塊(20)和捕獲預(yù)處理模塊(30);捕獲預(yù)處理模塊(30)對(duì)該數(shù)字基帶信號(hào)或者由跟蹤相關(guān)模塊(20)輸入的本地偽碼信號(hào)進(jìn)行積分累積和緩存后，以數(shù)據(jù)塊的形式將緩存數(shù)據(jù)流水輸入到捕獲相關(guān)模塊(40)進(jìn)行FFT相關(guān)計(jì)算，計(jì)算得到的相關(guān)信息輸入捕獲管理模塊(50)，捕獲管理模塊(50)在捕獲過程中不斷地調(diào)整數(shù)字下變頻模塊(10) 中的本地載波多普勒補(bǔ)償頻率值和跟蹤相關(guān)模塊(20)中的本地偽碼多普勒補(bǔ)償頻率值， 同時(shí)根據(jù)由捕獲預(yù)處理模塊(30)輸出的數(shù)字基帶信號(hào)計(jì)算得到的自動(dòng)門限來分析捕獲相關(guān)模塊(40)輸入的相關(guān)運(yùn)算結(jié)果，當(dāng)檢測(cè)到有效相關(guān)峰，即相關(guān)運(yùn)算結(jié)果中絕對(duì)值最大的值超過自動(dòng)門限值時(shí)，捕獲管理模塊(50)在合適的時(shí)間將復(fù)位信號(hào)輸出到跟蹤相關(guān)模塊
(20)，以復(fù)位本地偽碼并開始跟蹤過程；跟蹤相關(guān)模塊(20)計(jì)算數(shù)字基帶信號(hào)與本地偽碼的相關(guān)值，并將三路同相相關(guān)值和一路中相相關(guān)值輸入到跟蹤控制模塊￠0)，同時(shí)將三路同相相關(guān)值輸入到捕獲管理模塊(50)以判斷跟蹤過程是否失鎖；跟蹤控制模塊￠0)根據(jù)跟蹤相關(guān)模塊(20)輸入的相關(guān)值計(jì)算得到環(huán)路跟蹤控制數(shù)據(jù)量分別輸入到數(shù)字下變頻模塊(10)和跟蹤相關(guān)I旲塊(20) ο所述的數(shù)字下變頻模塊(10)將接收中頻數(shù)字信號(hào)下變頻到基帶，它包括以下子模塊同相支路乘法器(11)、本地載波數(shù)控振蕩器即本地載波NC0(12)、正交支路乘法器
(13)、載波跟蹤環(huán)路加法器(14)和FIR低通濾波器(15)。其間關(guān)系是接收中頻數(shù)字信號(hào)與本地載波NC0(12)生成的同相本地載波經(jīng)過同相支路乘法器(11)相乘得到同相支路信號(hào)，與本地載波NC0(12)生成的正交本地載波經(jīng)過正交支路乘法器(13)相乘得到正交支路信號(hào)，低通濾波器(15)得到由同相支路信號(hào)與正交支路信號(hào)組成的復(fù)數(shù)信號(hào)，將接收數(shù)字信號(hào)的頻譜由中頻降到基帶，本地載波NC0(12)輸出本地載波的頻率通過捕獲管理模塊 (50)輸入的本地載波多普勒補(bǔ)償值與跟蹤控制模塊￠0)輸入的載波跟蹤控制量之和即載波跟蹤環(huán)加法器(14)調(diào)節(jié)。該同相支路乘法器(11)和正交支路乘法器(13)都是實(shí)數(shù)定點(diǎn)乘法器，由FPGA中的IP核實(shí)現(xiàn)；該本地載波NCO (12)是使用直接數(shù)字頻率合成算法實(shí)現(xiàn)， 負(fù)責(zé)產(chǎn)生與接收信號(hào)標(biāo)稱載波頻率相同的同相與正交兩路本地載波，同相本地載波較正交本地載波相位超前90°，本地載波的頻率值可以根據(jù)接收中頻數(shù)字信號(hào)的載波頻率進(jìn)行配置；該載波跟蹤環(huán)路加法器(14)是實(shí)數(shù)定點(diǎn)加法器，由FPGA中的IP核實(shí)現(xiàn)；該低通濾波器(15)由有限沖激響應(yīng)濾波器即FIR濾波器實(shí)現(xiàn)，階數(shù)固定，系數(shù)可以根據(jù)輸入中頻信號(hào)的頻率值進(jìn)行配置。所述的跟蹤相關(guān)模塊(20)生成本地偽碼并計(jì)算本地偽碼與低通濾波器(15)輸出的基帶復(fù)數(shù)信號(hào)的相關(guān)值用作環(huán)路跟蹤與同步檢測(cè)，它包括以下子模塊相關(guān)器(21)、 本地偽碼發(fā)生器(22)、相關(guān)數(shù)控振蕩器即相關(guān)NC0(23)、偽碼跟蹤環(huán)路加法器(24)和本地偽碼數(shù)控振蕩器即本地偽碼NC0(25)。其間關(guān)系是所述的基帶復(fù)數(shù)信號(hào)與本地偽碼發(fā)生器(22)生成的三路本地偽碼輸入到相關(guān)器(21)，計(jì)算得到的三路同相復(fù)數(shù)相關(guān)值和一路中相復(fù)數(shù)相關(guān)值輸出到跟蹤控制模塊出0);相關(guān)NC0(23)生成相關(guān)脈沖輸出到相關(guān)器
(21)，相關(guān)脈沖頻率通過跟蹤控制模塊￠0)輸出的位同步環(huán)路控制量進(jìn)行調(diào)節(jié)；本地偽碼 NCO (25)生成2倍速率本地偽碼脈沖輸出到本地偽碼發(fā)生器(22)和捕獲預(yù)處理模塊(30)， 本地偽碼脈沖頻率通過跟蹤控制模塊￠0)輸出的偽碼跟蹤環(huán)路控制量和捕獲管理模塊
(50)輸出的本地偽碼多普勒頻率補(bǔ)償值之和即偽碼跟蹤環(huán)路加法器(24)進(jìn)行調(diào)節(jié)。當(dāng)相關(guān)NC0(23)生成的同相相關(guān)脈沖與數(shù)據(jù)邊沿對(duì)齊并且載波跟蹤環(huán)路和偽碼跟蹤環(huán)路鎖定時(shí)，相關(guān)器(21)輸出的同相相關(guān)值作為數(shù)據(jù)輸出，相關(guān)NC0(23)生成的中相相關(guān)脈沖作為數(shù)據(jù)同步脈沖輸出。該本地偽碼發(fā)生器(22)生成超前、即時(shí)和滯后三路本地偽碼，三者相位依序相差半個(gè)碼片，偽碼的類型(m序列和GOLD序列)、初始多項(xiàng)式、生成多項(xiàng)式與截短長(zhǎng)度可配置；該相關(guān)器(21)在相關(guān)NC0(23)生成的相關(guān)脈沖的同步下計(jì)算基帶復(fù)數(shù)信號(hào)與三路本地偽碼的同相相關(guān)值，以及基帶復(fù)數(shù)信號(hào)與即時(shí)本地偽碼的中相相關(guān)值，同相積分區(qū)間與中相積分區(qū)間的相位相差180°。相關(guān)值是在一定的積分區(qū)間內(nèi)，將輸入信號(hào)與本地偽碼數(shù)據(jù)相乘再進(jìn)行累加得到的；該相關(guān)NC0(23)生成的相關(guān)脈沖周期配置為遙控信號(hào)數(shù)據(jù)周期的整數(shù)倍分之一，它是使用直接數(shù)字頻率合成算法實(shí)現(xiàn)；該本地偽碼NC0(25)輸出頻率是偽碼速率的2倍的偽碼脈沖，偽碼脈沖周期可以根據(jù)輸入信號(hào)的偽碼速率進(jìn)行配置， 它是使用直接數(shù)字頻率合成算法實(shí)現(xiàn)；該偽碼跟蹤環(huán)路加法器(14)是實(shí)數(shù)定點(diǎn)加法器，由 FPGA中的IP核實(shí)現(xiàn)。所述的捕獲預(yù)處理模塊(30)包括積分清零單元(31)和數(shù)據(jù)緩存單元(32)。其間關(guān)系是積分清零單元(31)對(duì)所述的基帶復(fù)數(shù)信號(hào)進(jìn)行能量累加，能量累加區(qū)間由所述的偽碼脈沖同步，使每個(gè)偽碼碼片獲得平均兩個(gè)采樣點(diǎn)的數(shù)據(jù)；數(shù)據(jù)緩存單元(32)選擇積分清零單元(31)輸出的數(shù)據(jù)或本地偽碼發(fā)生器(22)輸出的同相即時(shí)偽碼數(shù)據(jù)進(jìn)行緩存，由所述的偽碼脈沖同步，緩存深度為一個(gè)FFT計(jì)算長(zhǎng)度，達(dá)到緩存深度后將一個(gè)FFT計(jì)算長(zhǎng)度的數(shù)據(jù)段流水輸入到FFT單元(48)。數(shù)據(jù)緩存單元(32)是由FPGA中的IP核實(shí)現(xiàn)的FIFO， 深度為最大FFT計(jì)算長(zhǎng)度即8192點(diǎn)。所述的捕獲相關(guān)模塊(40)將主輔兩路本地偽碼段先后與捕獲預(yù)處理模塊(30)輸入的數(shù)據(jù)段進(jìn)行相關(guān)計(jì)算；主路本地偽碼段起點(diǎn)是本地偽碼發(fā)生器(22)復(fù)位后輸出的第一個(gè)碼片；輔路本地偽碼段起點(diǎn)是主路本地偽碼段的中點(diǎn)，兩路本地偽碼段長(zhǎng)度均為一個(gè) FFT計(jì)算長(zhǎng)度。它包括以下子模塊多路選擇單元(41)、主路RAM(42)、多路選擇單元(43)、 輔路RAM(44)、初始化疊加單元(45)、復(fù)數(shù)乘法器(46)、IFFT單元(47)、FFT單元(48)、暫存 RAM(49)、多路選擇單元(410)和調(diào)序RAM(411)。其間關(guān)系是捕獲預(yù)處理模塊(30)輸出的數(shù)據(jù)塊輸入FFT單元(48)，計(jì)算得到的結(jié)果分別輸入初始化累加單元(45)、暫存RAM(49) 和多路選擇單元(410);進(jìn)入初始化累加單元(45)的信號(hào)通過多路選擇單元(41)進(jìn)入主路RAM(42)或輔路RAM(44);主路RAM(42)和輔路RAM(44)輸出的數(shù)據(jù)通過多路選擇單元
(43)二選一后進(jìn)入復(fù)數(shù)乘法器(46);由于同一個(gè)輸入數(shù)據(jù)段需要先后與主輔兩路本地偽碼段進(jìn)行相關(guān)計(jì)算，因此需要將一次FFT計(jì)算結(jié)果輸入暫存RAM(49)，暫存RAM(49)與FFT 單元(48)的輸出信號(hào)經(jīng)過多路選擇單元(410) 二選一后進(jìn)入復(fù)數(shù)乘法器(46);復(fù)數(shù)乘法器(46)輸出的結(jié)果通過調(diào)序RAM(411)和IFFT單元(47)后輸出到捕獲管理模塊(50)。該主路RAM(42)、輔路RAM(44)、暫存RAM(49)和調(diào)序RAM(411)由FPGA的IP核實(shí)現(xiàn)，深度為系統(tǒng)可配置的最大FFT計(jì)算長(zhǎng)度即8192 ;該FFT單元(48)和IFFT單元(47)利用FPGA中的IP核實(shí)現(xiàn)，計(jì)算長(zhǎng)度為8192點(diǎn)，可以根據(jù)輸入偽碼碼長(zhǎng)的將其在配置為小于等于8192 點(diǎn)的2的冪；該復(fù)數(shù)乘法器(46)是復(fù)數(shù)定點(diǎn)乘法器，由FPGA中的IP核實(shí)現(xiàn)。所述的捕獲預(yù)處理模塊(30)和捕獲相關(guān)模塊(40)首先要進(jìn)行初始化得到本地偽碼段的FFT計(jì)算值。初始化的流程是數(shù)據(jù)緩存單元(32)首先選擇本地偽碼發(fā)生器(25) 輸出的即時(shí)偽碼數(shù)據(jù)進(jìn)行緩存，初始化疊加單元(45)將第I次FFT計(jì)算結(jié)果與第2次FFT 計(jì)算結(jié)果的逐項(xiàng)加和存入主路RAM (42)，將第2次FFT計(jì)算結(jié)果與第3次FFT計(jì)算結(jié)果的逐項(xiàng)加和存入輔路RAM(44)，數(shù)據(jù)緩存單元(32)在經(jīng)過3個(gè)FFT計(jì)算長(zhǎng)度的數(shù)據(jù)后選擇積分清零單元(31)輸出的數(shù)據(jù)進(jìn)行緩存，初始化結(jié)束，系統(tǒng)進(jìn)入捕獲狀態(tài)。主輔兩路相關(guān)的流程是首先主路RAM(42)中存儲(chǔ)的數(shù)據(jù)與FFT計(jì)算結(jié)果進(jìn)行復(fù)數(shù)相乘(46),通過調(diào)序RAM (411)將FFT單元(48)輸出的位反序(bit-reversed)數(shù)據(jù)轉(zhuǎn)化為自然順序(natural-ordered)數(shù)據(jù)輸出給IFFT單元(48)求得主路相關(guān)值,然后輔路 RAM (44)中存儲(chǔ)的數(shù)據(jù)與暫存RAM (49)中存儲(chǔ)的數(shù)據(jù)通過復(fù)數(shù)相乘(46)、調(diào)序RAM (411)和 IFFT單元(48)求得輔路相關(guān)值。得到的主輔兩路相關(guān)值順序輸出給捕獲管理模塊(50)。所述的捕獲管理模塊(50)通過分析由捕獲相關(guān)模塊(40)輸入的主輔兩路相關(guān)值和由跟蹤相關(guān)模塊(20)輸入的三路相關(guān)信號(hào)絕對(duì)值的大小來控制系統(tǒng)捕獲和跟蹤狀態(tài)的轉(zhuǎn)換，它包括以下子模塊相關(guān)峰檢測(cè)單元(51)、同步檢測(cè)單元(52)、自動(dòng)門限單元(53)、 狀態(tài)控制單元(54)和頻率補(bǔ)償控制單元(55)。其間關(guān)系是相關(guān)峰檢測(cè)單元(51)對(duì)捕獲相關(guān)模塊(40)輸出的兩路相關(guān)峰值進(jìn)行分析驗(yàn)證并對(duì)本地偽碼復(fù)位；同步檢測(cè)單元(52) 在跟蹤狀態(tài)下實(shí)時(shí)監(jiān)測(cè)所述的三路相關(guān)值的絕對(duì)值的大小，以判斷當(dāng)前環(huán)路是否失鎖；自動(dòng)門限單元(53)根據(jù)輸入信號(hào)與噪聲的功率以恒定虛警概率準(zhǔn)則設(shè)置捕獲相關(guān)峰門限輸出給相關(guān)峰檢測(cè)單元(51)，并根據(jù)相關(guān)NCO單元(23)確定的相關(guān)區(qū)間大小與FFT計(jì)算長(zhǎng)度之間的比例關(guān)系設(shè)置跟蹤相關(guān)峰門限輸出給同步檢測(cè)單元(52);狀態(tài)控制單元(54)根據(jù)相關(guān)峰檢測(cè)單元(51)輸出的捕獲相關(guān)峰檢測(cè)結(jié)果和同步檢測(cè)單元(52)輸出的跟蹤相關(guān)峰檢測(cè)結(jié)果控制系統(tǒng)的工作狀態(tài)；頻率補(bǔ)償控制單元(55)在捕獲狀態(tài)下輸出本地載波多普勒頻率補(bǔ)償與碼多普勒頻率補(bǔ)償，每個(gè)碼周期補(bǔ)償值更新一次，當(dāng)捕獲狀態(tài)結(jié)束后停止更新，本地載波多普勒頻率補(bǔ)償與碼多普勒頻率補(bǔ)償?shù)母虏竭M(jìn)值可以配置。相關(guān)峰檢測(cè)單元(51)分析驗(yàn)證的流程是判斷IFFT單元(48)輸出的兩路相關(guān)峰值，將有效相關(guān)峰的位置信息暫存，并對(duì)其后輸入的連續(xù)3個(gè)相關(guān)峰進(jìn)行解模糊與驗(yàn)證，最終得到真實(shí)的相關(guān)峰位置信息及其被驗(yàn)證的次數(shù)，并根據(jù)相關(guān)峰位置信息和碼周期長(zhǎng)度計(jì)算得到本地偽碼復(fù)位的位置，在下一個(gè)碼周期的相同位置對(duì)本地偽碼發(fā)生器(22)進(jìn)行復(fù)位，若相關(guān)峰值被驗(yàn)證的次數(shù)大于等于1，系統(tǒng)進(jìn)入跟蹤狀態(tài)，否則還需要對(duì)相關(guān)峰進(jìn)行附加驗(yàn)證以降低虛警概率。附加驗(yàn)證的方法是當(dāng)本地偽碼發(fā)生器(22)復(fù)位后，同步檢測(cè)單元(52)對(duì)相關(guān)器(21)輸出的三路同相相關(guān)值的絕對(duì)值進(jìn)行分析，當(dāng)三路同相相關(guān)值的絕對(duì)值有一路大于跟蹤門限值即宣布附加驗(yàn)證通過，系統(tǒng)進(jìn)入跟蹤狀態(tài)，否則系統(tǒng)繼續(xù)進(jìn)行捕獲。所述的跟蹤控制模塊￠0)通過由跟蹤相關(guān)模塊(20)輸入的三路相關(guān)值得到跟蹤環(huán)路誤差值并計(jì)算出控制量輸出給NC0，它包括以下子模塊載波鑒頻/鑒相單元(61)、 載波跟蹤環(huán)路濾波器(62)、數(shù)據(jù)位鑒相單元(63)、位同步環(huán)路濾波器(64)、偽碼跟蹤環(huán)路濾波器出5)和偽碼鑒相單元出6)。其間關(guān)系是載波鑒頻/鑒相單元￠1)根據(jù)三路相關(guān)器(21)輸出的提前和滯后兩路相關(guān)數(shù)據(jù)得到輸入信號(hào)載波與本地載波之間的頻率與相位誤差值，通過載波跟蹤環(huán)路濾波器￠2)后得到載波跟蹤環(huán)路控制量，與頻率補(bǔ)償控制單元 (55)輸出的本地載波多普勒頻率補(bǔ)償值經(jīng)過載波跟蹤環(huán)路加法器(14)相加后調(diào)整本地載波NC0(12)的頻率輸出；偽碼鑒相單元(66)根據(jù)三路相關(guān)器(21)輸出的即時(shí)相關(guān)數(shù)據(jù)得到輸入信號(hào)偽碼與本地偽碼之間的相位誤差值，通過偽碼跟蹤環(huán)路濾波器出5)得到偽碼跟蹤環(huán)控制量，與頻率補(bǔ)償控制單元(55)輸出的本地偽碼多普勒頻率補(bǔ)償值經(jīng)過偽碼跟蹤環(huán)路加法器(24)相加后控制本地偽碼NCO (25)的頻率輸出；數(shù)據(jù)位鑒相單元￠3)根據(jù)三路相關(guān)器(21)輸出的同相與中相相關(guān)數(shù)據(jù)得到本地相關(guān)同步脈沖與數(shù)據(jù)沿之間的相位誤差值，通過位同步環(huán)路濾波器(54)后得到位同步跟蹤環(huán)控制量以調(diào)整相關(guān)NC0(23)輸出的相關(guān)同步脈沖的相位。跟蹤控制模塊￠0)在系統(tǒng)處于捕獲狀態(tài)時(shí)被禁止，輸出的載波跟蹤環(huán)控制量、偽碼跟蹤環(huán)控制量和位同步跟蹤環(huán)控制量均為O ;在系統(tǒng)處于跟蹤狀態(tài)時(shí)開始工作。載波跟蹤環(huán)路濾波器(62)采用二階FLL輔助三階PLL濾波器結(jié)構(gòu)，如圖4所示， 4和ερ分別是接收信號(hào)載波與本地載波的頻差和相差，ef—路經(jīng)過增益單元(68)、由后向累加器(610)、延時(shí)單元(611)、前向累加器(612)和增益(613)組成的積分單元后與另一路經(jīng)過增益單元(68)相加即累加器(614)，相加后的結(jié)果需要再經(jīng)過一級(jí)由后向累加器 (615)、延時(shí)單元(616)、前向累加器(617)和增益單元(618)組成的積分單元；ε ρ—路經(jīng)過增益單元(69)、由后向累加器(610)、延時(shí)單元(611)、前向累加器(612)和增益(613)組成的積分單元后與第二路經(jīng)過增益單元(621)相加即累加器￠14)，相加后的結(jié)果經(jīng)過由后向累加器(615)、延時(shí)單元(616)、前向累加器(617)和增益單元(618)組成的積分單元后與第三路經(jīng)過增益單元(622)相加即累加器(619)。累加器(619)得到的結(jié)果是由ε f # 到的相位控制量與由￡1)得到的相位控制量之和，最后再經(jīng)過一級(jí)增益補(bǔ)償單元(620)得到實(shí)際的載波跟蹤環(huán)路控制量。增益值Cfl、Cf2、Cpl、Cp2、Cp3可以根據(jù)環(huán)路噪聲帶寬進(jìn)行配置。偽碼跟蹤環(huán)路濾波器￠5)采用二階PLL濾波器結(jié)構(gòu)，如圖5所示，ε d是接收信號(hào)與本地偽碼的相差，ed—路經(jīng)過增益單元出23)、由后向累加器￠24)、延時(shí)單元￠25)、前向累加器(626)和增益單元(627)組成的積分單元后與另一路經(jīng)過增益單元(630)相加即累加器￠28)，最后再經(jīng)過一級(jí)增益補(bǔ)償單元(629)得到實(shí)際的偽碼跟蹤環(huán)路控制量。增益值Cdl、Cd2可以根據(jù)環(huán)路噪聲帶寬進(jìn)行配置。位同步跟蹤環(huán)路濾波器￠4)與偽碼跟蹤環(huán)路濾波器(65)的結(jié)構(gòu)與參數(shù)一致。優(yōu)點(diǎn)及效果從以上的描述中可以看出該偽碼捕獲方法具有以下特點(diǎn)采用FFT相關(guān)捕獲結(jié)構(gòu)，利用本地偽碼發(fā)生器產(chǎn)生半個(gè)FFT長(zhǎng)度相位差的主輔兩路本地偽碼，將其FFT計(jì)算結(jié)果存儲(chǔ)在RAM中，和輸入信號(hào)進(jìn)行相關(guān)運(yùn)算，得到主輔兩路相關(guān)值；并且FFT長(zhǎng)度、本地偽碼速率、偽碼生成多項(xiàng)式和載波頻率都可以根據(jù)輸入信號(hào)的偽碼碼長(zhǎng)、碼速率、碼型和載波頻率進(jìn)行配置。本發(fā)明一種衛(wèi)星綜合基帶設(shè)備的通用偽碼同步系統(tǒng)帶來的優(yōu)點(diǎn)如下(I)適應(yīng)范圍較寬的偽碼碼長(zhǎng)(21(1_1至232_1)的應(yīng)用，通過對(duì)系統(tǒng)參數(shù)的配置能夠完成遙控偽碼捕獲與跟蹤、遙控?cái)?shù)據(jù)位同步以及測(cè)距長(zhǎng)碼捕獲與跟蹤，滿足衛(wèi)星綜合基帶系統(tǒng)通用性與靈活性的要求。(2)采用FFT相關(guān)捕獲結(jié)構(gòu)，相比匹配濾波的方法捕獲速度更快；并且將本地偽碼的FFT數(shù)據(jù)在初始化過程中求得并存儲(chǔ)在RAM中，減少了資源消耗。(3)使用相鄰兩段本地偽碼的FFT結(jié)果疊加進(jìn)行頻域相乘計(jì)算，這樣在偽碼的碼長(zhǎng)較長(zhǎng)時(shí)(大于212-1)，無論本地偽碼與輸入偽碼之間的相位差如何總能得到最大幅度的相關(guān)峰，克服了非疊加的情況可能造成的相關(guān)峰損失。(4) 一段輸入數(shù)據(jù)可以得到主輔兩路相關(guān)峰值，克服了有數(shù)據(jù)調(diào)制時(shí)一路相關(guān)計(jì)算數(shù)據(jù)跳變沿可能造成相關(guān)峰損失的缺陷，提高了捕獲概率，同時(shí)也相當(dāng)于對(duì)輸入數(shù)據(jù)進(jìn)行兩次相關(guān)驗(yàn)證，節(jié)省了相關(guān)驗(yàn)證的時(shí)間。


圖I本發(fā)明衛(wèi)星綜合基帶設(shè)備的通用偽碼同步系統(tǒng)結(jié)構(gòu)示意圖；圖2王輔兩路相關(guān)峰位直不意圖；圖3(a)相關(guān)峰位于相關(guān)結(jié)果的后半部分時(shí)輸入數(shù)據(jù)段與本地偽碼段位置關(guān)系示意圖；圖3(b)相關(guān)峰位于相關(guān)結(jié)果的前半部分時(shí)輸入數(shù)據(jù)段與本地偽碼段位置關(guān)系示意圖；圖4載波跟蹤環(huán)路濾波器結(jié)構(gòu)示意5偽碼跟蹤環(huán)路與位同步跟蹤環(huán)路濾波器結(jié)構(gòu)示意中符號(hào)說明如下10數(shù)字下變頻模塊；11同相支路乘法器；12本地載波NCO ；13正交支路乘法器；14載波跟蹤環(huán)加法器；15FIR低通濾波器；20跟蹤相關(guān)模塊；21相關(guān)器；22本地偽碼發(fā)生器；23 相關(guān) NCO ；24碼跟蹤環(huán)路加法器；25本地偽碼NCO ；30捕獲預(yù)處理模塊；31積分清零單元；32數(shù)據(jù)緩存單元；40捕獲相關(guān)模塊；41多路選擇單元；42 主路 RAM;43多路選擇單元；
44輔路RAM ；
45初始化疊加單元；
46復(fù)數(shù)乘法器；
47IFFT 單元；
48FFT單元；
49暫存RAM ；
410多路選擇單元；
411 調(diào)序 RAM ；
50捕獲管理模塊；
51相關(guān)峰檢測(cè)單元；
52同步檢測(cè)單元；
53自動(dòng)門限單元；
54狀態(tài)控制單元；
55頻率補(bǔ)償控制單元；
60和跟蹤控制模塊；
61載波鑒頻/鑒相單元
62載波跟蹤環(huán)路濾波器
63數(shù)據(jù)位鑒相單元；
64位同步環(huán)路濾波器；
65偽碼跟蹤環(huán)路濾波器
66偽碼鑒相單元；
68增益單元；
69增益單元；
610后向累加器；
611延時(shí)單元；
612前向累加器；
613增益；
614累加器；
615后向累加器；
616延時(shí)單元；
617前向累加器；
618增益單元；
619累加器；
620增益補(bǔ)償單元；
621增益單元；
622增益單元；
623增益單元；
624后向累加器；
625延時(shí)單元；
626前向累加器；
627增益單元；
628累加器；
629增益補(bǔ)償單元；
630增益單元；
圖中代號(hào)說明如下
ε f:接收信號(hào)載波與本地載波的頻差；
eP:接收信號(hào)載波與本地載波的相差；
ε d:接收信號(hào)與本地偽碼的相差；
Cfl、Cf2、Cpl、Cp2、Cp3 :載波跟蹤環(huán)路可配置的增益值；
Cdl、Cd2:偽碼與位同步跟蹤環(huán)路可配置的增益值；
kl、k、k+1、k+2 :輸入數(shù)據(jù)塊代號(hào)。
具體實(shí)施方法
如圖I所示，本發(fā)明一種衛(wèi)星綜合基帶設(shè)備的通用偽碼同步系統(tǒng)包含6個(gè)部分
字下變頻模塊(10)、跟蹤相關(guān)模塊(20)、捕獲預(yù)處理模塊(30)、捕獲相關(guān)模塊(40)、捕獲管理模塊(50)和跟蹤控制模塊(60)，按照一定的流程完成對(duì)衛(wèi)星測(cè)試過程中遙控或測(cè)距數(shù)據(jù)的偽碼捕獲、載波跟蹤、偽碼跟蹤和位同步功能。所述的6個(gè)部分都在現(xiàn)場(chǎng)可編程門陣列即FPGA中實(shí)現(xiàn)。其間關(guān)系是輸入信號(hào)經(jīng)過數(shù)字下變頻模塊(10)后得到的數(shù)字基帶信號(hào)分別進(jìn)入跟蹤相關(guān)模塊(20)和捕獲預(yù)處理模塊(30);捕獲預(yù)處理模塊(30)對(duì)該數(shù)字基帶信號(hào)或者由跟蹤相關(guān)模塊(20)輸入的本地偽碼信號(hào)進(jìn)行積分累積和緩存后，以數(shù)據(jù)塊的形式將緩存數(shù)據(jù)流水輸入到捕獲相關(guān)模塊(40)進(jìn)行FFT相關(guān)計(jì)算，計(jì)算得到的相關(guān)信息輸入捕獲管理模塊(50)，捕獲管理模塊(50)在捕獲過程中不斷地調(diào)整數(shù)字下變頻模塊(10) 中的本地載波多普勒補(bǔ)償頻率值和跟蹤相關(guān)模塊(20)中的本地偽碼多普勒補(bǔ)償頻率值， 同時(shí)根據(jù)由捕獲預(yù)處理模塊(30)輸出的數(shù)字基帶信號(hào)計(jì)算得到的自動(dòng)門限來分析捕獲相關(guān)模塊(40)輸入的相關(guān)運(yùn)算結(jié)果，當(dāng)檢測(cè)到有效相關(guān)峰，即相關(guān)運(yùn)算結(jié)果中絕對(duì)值最大的值超過自動(dòng)門限值時(shí)，捕獲管理模塊(50)在合適的時(shí)間將復(fù)位信號(hào)輸出到跟蹤相關(guān)模塊
(20)，以復(fù)位本地偽碼并開始跟蹤過程；跟蹤相關(guān)模塊(20)計(jì)算數(shù)字基帶信號(hào)與本地偽碼的相關(guān)值，并將三路同相相關(guān)值和一路中相相關(guān)值輸入到跟蹤控制模塊￠0)，同時(shí)將三路同相相關(guān)值輸入到捕獲管理模塊(50)以判斷跟蹤過程是否失鎖；跟蹤控制模塊￠0)根據(jù)跟蹤相關(guān)模塊(20)輸入的相關(guān)值計(jì)算得到環(huán)路跟蹤控制數(shù)據(jù)量分別輸入到數(shù)字下變頻模塊(10)和跟蹤相關(guān)I旲塊(20) ο所述的數(shù)字下變頻模塊(10)將接收中頻數(shù)字信號(hào)下變頻到基帶，它包括以下子模塊同相支路乘法器(11)、本地載波數(shù)控振蕩器即本地載波NC0(12)、正交支路乘法器
(13)、載波跟蹤環(huán)路加法器(14)和FIR低通濾波器(15)。其間關(guān)系是接收中頻數(shù)字信號(hào)與本地載波NC0(12)生成的同相本地載波經(jīng)過同相支路乘法器(11)相乘得到同相支路信號(hào)，與本地載波NC0(12)生成的正交本地載波經(jīng)過正交支路乘法器(13)相乘得到正交支路信號(hào)，低通濾波器(15)得到由同相支路信號(hào)與正交支路信號(hào)組成的復(fù)數(shù)信號(hào)，將接收數(shù)字信號(hào)的頻譜由中頻降到基帶，本地載波NC0(12)輸出本地載波的頻率通過捕獲管理模塊
(50)輸入的本地載波多普勒補(bǔ)償值與跟蹤控制模塊￠0)輸入的載波跟蹤控制量之和即載波跟蹤環(huán)加法器(14)調(diào)節(jié)。該同相支路乘法器(11)和正交支路乘法器(13)都是實(shí)數(shù)定點(diǎn)乘法器，由FPGA中的IP核實(shí)現(xiàn)；該本地載波NCO (12)是使用直接數(shù)字頻率合成算法實(shí)現(xiàn)， 負(fù)責(zé)產(chǎn)生與接收信號(hào)標(biāo)稱載波頻率相同的同相與正交兩路本地載波，同相本地載波較正交本地載波相位超前90°，本地載波的頻率值可以根據(jù)接收中頻數(shù)字信號(hào)的載波頻率進(jìn)行配置；該載波跟蹤環(huán)路加法器(14)是實(shí)數(shù)定點(diǎn)加法器，由FPGA中的IP核實(shí)現(xiàn)；該低通濾波器(15)由有限沖激響應(yīng)濾波器即FIR濾波器實(shí)現(xiàn)，階數(shù)固定，系數(shù)可以根據(jù)輸入中頻信號(hào)的頻率值進(jìn)行配置。所述的跟蹤相關(guān)模塊(20)生成本地偽碼并計(jì)算本地偽碼與低通濾波器(15)輸出的基帶復(fù)數(shù)信號(hào)的相關(guān)值用作環(huán)路跟蹤與同步檢測(cè)，它包括以下子模塊相關(guān)器(21)、 本地偽碼發(fā)生器(22)、相關(guān)數(shù)控振蕩器即相關(guān)NC0(23)、偽碼跟蹤環(huán)路加法器(24)和本地偽碼數(shù)控振蕩器即本地偽碼NCO (25)。其間關(guān)系是所述的基帶復(fù)數(shù)信號(hào)與本地偽碼發(fā)生器(22)生成的三路本地偽碼輸入到相關(guān)器(21)，計(jì)算得到的三路同相復(fù)數(shù)相關(guān)值和一路中相復(fù)數(shù)相關(guān)值輸出到跟蹤控制模塊￠0);相關(guān)NC0(23)生成相關(guān)脈沖輸出到相關(guān)器
(21)，相關(guān)脈沖頻率通過跟蹤控制模塊￠0)輸出的位同步環(huán)路控制量進(jìn)行調(diào)節(jié)；本地偽碼 NCO (25)生成2倍速率本地偽碼脈沖輸出到本地偽碼發(fā)生器(22)和捕獲預(yù)處理模塊(30)， 本地偽碼脈沖頻率通過跟蹤控制模塊￠0)輸出的偽碼跟蹤環(huán)路控制量和捕獲管理模塊
(50)輸出的本地偽碼多普勒頻率補(bǔ)償值之和即偽碼跟蹤環(huán)路加法器(24)進(jìn)行調(diào)節(jié)。當(dāng)相關(guān)NC0(23)生成的同相相關(guān)脈沖與數(shù)據(jù)邊沿對(duì)齊并且載波跟蹤環(huán)路和偽碼跟蹤環(huán)路鎖定時(shí)，相關(guān)器(21)輸出的同相相關(guān)值作為數(shù)據(jù)輸出，相關(guān)NC0(23)生成的中相相關(guān)脈沖作為數(shù)據(jù)同步脈沖輸出。該本地偽碼發(fā)生器(22)生成超前、即時(shí)和滯后三路本地偽碼，三者相位依序相差半個(gè)碼片，偽碼的類型(m序列和GOLD序列)、初始多項(xiàng)式、生成多項(xiàng)式與截短長(zhǎng)度可配置；該相關(guān)器(21)在相關(guān)NC0(23)生成的相關(guān)脈沖的同步下計(jì)算基帶復(fù)數(shù)信號(hào)與三路本地偽碼的同相相關(guān)值，以及基帶復(fù)數(shù)信號(hào)與即時(shí)本地偽碼的中相相關(guān)值，同相積分區(qū)間與中相積分區(qū)間的相位相差180°。相關(guān)值是在一定的積分區(qū)間內(nèi)，將輸入信號(hào)與本地偽碼數(shù)據(jù)相乘再進(jìn)行累加得到的；該相關(guān)NC0(23)生成的相關(guān)脈沖周期配置為遙控信號(hào)數(shù)據(jù)周期的整數(shù)倍分之一，它是使用直接數(shù)字頻率合成算法實(shí)現(xiàn)；該本地偽碼NC0(25)輸出頻率是偽碼速率的2倍的偽碼脈沖，偽碼脈沖周期可以根據(jù)輸入信號(hào)的偽碼速率進(jìn)行配置， 它是使用直接數(shù)字頻率合成算法實(shí)現(xiàn)；該偽碼跟蹤環(huán)路加法器(14)是實(shí)數(shù)定點(diǎn)加法器，由 FPGA中的IP核實(shí)現(xiàn)。所述的捕獲預(yù)處理模塊(30)包括積分清零單元(31)和數(shù)據(jù)緩存單元(32)。其間關(guān)系是積分清零單元(31)對(duì)所述的基帶復(fù)數(shù)信號(hào)進(jìn)行能量累加，能量累加區(qū)間由所述的偽碼脈沖同步，使每個(gè)偽碼碼片獲得平均兩個(gè)采樣點(diǎn)的數(shù)據(jù)；數(shù)據(jù)緩存單元(32)選擇積分清零單元(31)輸出的數(shù)據(jù)或本地偽碼發(fā)生器(22)輸出的同相即時(shí)偽碼數(shù)據(jù)進(jìn)行緩存，由所述的偽碼脈沖同步，緩存深度為一個(gè)FFT計(jì)算長(zhǎng)度，達(dá)到緩存深度后將一個(gè)FFT計(jì)算長(zhǎng)度的數(shù)據(jù)段流水輸入到FFT單元(48)。數(shù)據(jù)緩存單元(32)是由FPGA中的IP核實(shí)現(xiàn)的FIFO， 深度為最大FFT計(jì)算長(zhǎng)度即8192點(diǎn)。所述的捕獲相關(guān)模塊(40)將主輔兩路本地偽碼段先后與捕獲預(yù)處理模塊(30)輸入的數(shù)據(jù)段進(jìn)行相關(guān)計(jì)算；主路本地偽碼段起點(diǎn)是本地偽碼發(fā)生器(22)復(fù)位后輸出的第一個(gè)碼片；輔路本地偽碼段起點(diǎn)是主路本地偽碼段的中點(diǎn)，兩路本地偽碼段長(zhǎng)度均為一個(gè)FFT計(jì)算長(zhǎng)度。它包括以下子模塊多路選擇單元(41)、主路RAM(42)、多路選擇單元(43)、 輔路RAM(44)、初始化疊加單元(45)、復(fù)數(shù)乘法器(46)、IFFT單元(47)、FFT單元(48)、暫存 RAM(49)、多路選擇單元(410)和調(diào)序RAM(411)。其間關(guān)系是捕獲預(yù)處理模塊(30)輸出的數(shù)據(jù)塊輸入FFT單元(48)，計(jì)算得到的結(jié)果分別輸入初始化累加單元(45)、暫存RAM(49) 和多路選擇單元(410);進(jìn)入初始化累加單元(45)的信號(hào)通過多路選擇單元(41)進(jìn)入主路RAM(42)或輔路RAM(44);主路RAM(42)和輔路RAM(44)輸出的數(shù)據(jù)通過多路選擇單元
(43)二選一后進(jìn)入復(fù)數(shù)乘法器(46);由于同一個(gè)輸入數(shù)據(jù)段需要先后與主輔兩路本地偽碼段進(jìn)行相關(guān)計(jì)算，因此需要將一次FFT計(jì)算結(jié)果輸入暫存RAM(49)，暫存RAM(49)與FFT 單元(48)的輸出信號(hào)經(jīng)過多路選擇單元(410) 二選一后進(jìn)入復(fù)數(shù)乘法器(46);復(fù)數(shù)乘法器(46)輸出的結(jié)果通過調(diào)序RAM(411)和IFFT單元(47)后輸出到捕獲管理模塊(50)。該主路RAM(42)、輔路RAM(44)、暫存RAM(49)和調(diào)序RAM(411)由FPGA的IP核實(shí)現(xiàn)，深度為系統(tǒng)可配置的最大FFT計(jì)算長(zhǎng)度即8192 ;該FFT單元(48)和IFFT單元(47)利用FPGA中的IP核實(shí)現(xiàn)，計(jì)算長(zhǎng)度為8192點(diǎn)，可以根據(jù)輸入偽碼碼長(zhǎng)的將其在配置為小于等于8192 點(diǎn)的2的冪；該復(fù)數(shù)乘法器(46)是復(fù)數(shù)定點(diǎn)乘法器，由FPGA中的IP核實(shí)現(xiàn)。所述的捕獲預(yù)處理模塊(30)和捕獲相關(guān)模塊(40)首先要進(jìn)行初始化得到本地偽碼段的FFT計(jì)算值。初始化的流程是數(shù)據(jù)緩存單元(32)首先選擇本地偽碼發(fā)生器(25) 輸出的即時(shí)偽碼數(shù)據(jù)進(jìn)行緩存，初始化疊加單元(45)將第I次FFT計(jì)算結(jié)果與第2次FFT 計(jì)算結(jié)果的逐項(xiàng)加和存入主路RAM (42)，將第2次FFT計(jì)算結(jié)果與第3次FFT計(jì)算結(jié)果的逐項(xiàng)加和存入輔路RAM(44)，數(shù)據(jù)緩存單元(32)在經(jīng)過3個(gè)FFT計(jì)算長(zhǎng)度的數(shù)據(jù)后選擇積分清零單元(31)輸出的數(shù)據(jù)進(jìn)行緩存，初始化結(jié)束，系統(tǒng)進(jìn)入捕獲狀態(tài)。主輔兩路相關(guān)的流程是首先主路RAM(42)中存儲(chǔ)的數(shù)據(jù)與FFT計(jì)算結(jié)果進(jìn)行復(fù)數(shù)相乘(46),通過調(diào)序RAM (411)將FFT單元(48)輸出的位反序(bit-reversed)數(shù)據(jù)轉(zhuǎn)化為自然順序(natural-ordered)數(shù)據(jù)輸出給IFFT單元(48)求得主路相關(guān)值,然后輔路 RAM (44)中存儲(chǔ)的數(shù)據(jù)與暫存RAM (49)中存儲(chǔ)的數(shù)據(jù)通過復(fù)數(shù)相乘(46)、調(diào)序RAM (411)和 IFFT單元(48)求得輔路相關(guān)值。得到的主輔兩路相關(guān)值順序輸出給捕獲管理模塊(50)。所述的捕獲管理模塊(50)通過分析由捕獲相關(guān)模塊(40)輸入的主輔兩路相關(guān)值和由跟蹤相關(guān)模塊(20)輸入的三路相關(guān)信號(hào)絕對(duì)值的大小來控制系統(tǒng)捕獲和跟蹤狀態(tài)的轉(zhuǎn)換，它包括以下子模塊相關(guān)峰檢測(cè)單元(51)、同步檢測(cè)單元(52)、自動(dòng)門限單元(53)、 狀態(tài)控制單元(54)和頻率補(bǔ)償控制單元(55)。其間關(guān)系是相關(guān)峰檢測(cè)單元(51)對(duì)捕獲相關(guān)模塊(40)輸出的兩路相關(guān)峰值進(jìn)行分析驗(yàn)證并對(duì)本地偽碼復(fù)位；同步檢測(cè)單元(52) 在跟蹤狀態(tài)下實(shí)時(shí)監(jiān)測(cè)所述的三路相關(guān)值的絕對(duì)值的大小，以判斷當(dāng)前環(huán)路是否失鎖；自動(dòng)門限單元(53)根據(jù)輸入信號(hào)與噪聲的功率以恒定虛警概率準(zhǔn)則設(shè)置捕獲相關(guān)峰門限輸出給相關(guān)峰檢測(cè)單元(51)，并根據(jù)相關(guān)NCO單元(23)確定的相關(guān)區(qū)間大小與FFT計(jì)算長(zhǎng)度之間的比例關(guān)系設(shè)置跟蹤相關(guān)峰門限輸出給同步檢測(cè)單元(52);狀態(tài)控制單元(54)根據(jù)相關(guān)峰檢測(cè)單元(51)輸出的捕獲相關(guān)峰檢測(cè)結(jié)果和同步檢測(cè)單元(52)輸出的跟蹤相關(guān)峰檢測(cè)結(jié)果控制系統(tǒng)的工作狀態(tài)；頻率補(bǔ)償控制單元(55)在捕獲狀態(tài)下輸出本地載波多普勒頻率補(bǔ)償與碼多普勒頻率補(bǔ)償，每個(gè)碼周期補(bǔ)償值更新一次，當(dāng)捕獲狀態(tài)結(jié)束后停止更新，本地載波多普勒頻率補(bǔ)償與碼多普勒頻率補(bǔ)償?shù)母虏竭M(jìn)值可以配置。相關(guān)峰檢測(cè)單元(51)分析驗(yàn)證的流程是判斷IFFT單元(48)輸出的兩路相關(guān)峰值，將有效相關(guān)峰的位置信息暫存，并對(duì)其后輸入的連續(xù)3個(gè)相關(guān)峰進(jìn)行解模糊與驗(yàn)證，最終得到真實(shí)的相關(guān)峰位置信息及其被驗(yàn)證的次數(shù)，并根據(jù)相關(guān)峰位置信息和碼周期長(zhǎng)度計(jì)算得到本地偽碼復(fù)位的位置，在下一個(gè)碼周期的相同位置對(duì)本地偽碼發(fā)生器(22)進(jìn)行復(fù)位，若相關(guān)峰值被驗(yàn)證的次數(shù)大于等于1，系統(tǒng)進(jìn)入跟蹤狀態(tài)，否則還需要對(duì)相關(guān)峰進(jìn)行附加驗(yàn)證以降低虛警概率。附加驗(yàn)證的方法是當(dāng)本地偽碼發(fā)生器(22)復(fù)位后，同步檢測(cè)單元(52)對(duì)相關(guān)器(21)輸出的三路同相相關(guān)值的絕對(duì)值進(jìn)行分析，當(dāng)三路同相相關(guān)值的絕對(duì)值有一路大于跟蹤門限值即宣布附加驗(yàn)證通過，系統(tǒng)進(jìn)入跟蹤狀態(tài)，否則系統(tǒng)繼續(xù)進(jìn)行捕獲。所述的跟蹤控制模塊￠0)通過由跟蹤相關(guān)模塊(20)輸入的三路相關(guān)值得到跟蹤環(huán)路誤差值并計(jì)算出控制量輸出給NC0，它包括以下子模塊載波鑒頻/鑒相單元(61)、 載波跟蹤環(huán)路濾波器(62)、數(shù)據(jù)位鑒相單元(63)、位同步環(huán)路濾波器(64)、偽碼跟蹤環(huán)路濾波器￠5)和偽碼鑒相單元出6)。其間關(guān)系是載波鑒頻/鑒相單元￠1)根據(jù)三路相關(guān)器(21)輸出的提前和滯后兩路相關(guān)數(shù)據(jù)得到輸入信號(hào)載波與本地載波之間的頻率與相位誤差值，通過載波跟蹤環(huán)路濾波器￠2)后得到載波跟蹤環(huán)路控制量，與頻率補(bǔ)償控制單元
(55)輸出的本地載波多普勒頻率補(bǔ)償值經(jīng)過載波跟蹤環(huán)路加法器(14)相加后調(diào)整本地載波NC0(12)的頻率輸出；偽碼鑒相單元(66)根據(jù)三路相關(guān)器(21)輸出的即時(shí)相關(guān)數(shù)據(jù)得到輸入信號(hào)偽碼與本地偽碼之間的相位誤差值，通過偽碼跟蹤環(huán)路濾波器出5)得到偽碼跟蹤環(huán)控制量，與頻率補(bǔ)償控制單元(55)輸出的本地偽碼多普勒頻率補(bǔ)償值經(jīng)過偽碼跟蹤環(huán)路加法器(24)相加后控制本地偽碼NCO (25)的頻率輸出；數(shù)據(jù)位鑒相單元￠3)根據(jù)三路相關(guān)器(21)輸出的同相與中相相關(guān)數(shù)據(jù)得到本地相關(guān)同步脈沖與數(shù)據(jù)沿之間的相位誤差值，通過位同步環(huán)路濾波器(54)后得到位同步跟蹤環(huán)控制量以調(diào)整相關(guān)NC0(23)輸出的相關(guān)同步脈沖的相位。跟蹤控制模塊￠0)在系統(tǒng)處于捕獲狀態(tài)時(shí)被禁止，輸出的載波跟蹤環(huán)控制量、偽碼跟蹤環(huán)控制量和位同步跟蹤環(huán)控制量均為O ;在系統(tǒng)處于跟蹤狀態(tài)時(shí)開始工作。載波跟蹤環(huán)路濾波器(62)采用二階FLL輔助三階PLL濾波器結(jié)構(gòu)，如圖4所示， 4和ερ分別是接收信號(hào)載波與本地載波的頻差和相差，ef—路經(jīng)過增益單元(68)、由后向累加器(610)、延時(shí)單元(611)、前向累加器(612)和增益(613)組成的積分單元后與另一路經(jīng)過增益單元(68)相加即累加器(614)，相加后的結(jié)果需要再經(jīng)過一級(jí)由后向累加器 (615)、延時(shí)單元(616)、前向累加器(617)和增益單元(618)組成的積分單元；ε ρ—路經(jīng)過增益單元(69)、由后向累加器(610)、延時(shí)單元(611)、前向累加器(612)和增益(613)組成的積分單元后與第二路經(jīng)過增益單元(621)相加即累加器￠14)，相加后的結(jié)果經(jīng)過由后向累加器(615)、延時(shí)單元(616)、前向累加器(617)和增益單元(618)組成的積分單元后與第三路經(jīng)過增益單元(622)相加即累加器(619)。累加器(619)得到的結(jié)果是由ε f # 到的相位控制量與由￡1)得到的相位控制量之和，最后再經(jīng)過一級(jí)增益補(bǔ)償單元(620)得到實(shí)際的載波跟蹤環(huán)路控制量。增益值Cfl、Cf2、Cpl、Cp2、Cp3可以根據(jù)環(huán)路噪聲帶寬進(jìn)行配置。偽碼跟蹤環(huán)路濾波器￠5)采用二階PLL濾波器結(jié)構(gòu)，如圖5所示，ε d是接收信號(hào)與本地偽碼的相差，ed—路經(jīng)過增益單元出23)、由后向累加器￠24)、延時(shí)單元￠25)、前向累加器(626)和增益單元(627)組成的積分單元后與另一路經(jīng)過增益單元(630)相加即累加器￠28)，最后再經(jīng)過一級(jí)增益補(bǔ)償單元(629)得到實(shí)際的偽碼跟蹤環(huán)路控制量。增益值Cdl、Cd2可以根據(jù)環(huán)路噪聲帶寬進(jìn)行配置。位同步跟蹤環(huán)路濾波器￠4)與偽碼跟蹤環(huán)路濾波器(65)的結(jié)構(gòu)與參數(shù)一致。下面將參考附圖并結(jié)合實(shí)施例，來詳細(xì)說明本發(fā)明。衛(wèi)星綜合基帶設(shè)備的通用偽碼同步系統(tǒng)利用基于本地偽碼疊加的雙路FFT相關(guān)捕獲算法實(shí)現(xiàn)。其圓周相關(guān)運(yùn)算的公式是=其中1[·]表示本地
W=I
數(shù)據(jù)，Χ[·]表示輸入數(shù)據(jù)，M是數(shù)據(jù)塊長(zhǎng)度，c[·]是相關(guān)計(jì)算結(jié)果，η和m是離散時(shí)間。將時(shí)域的圓周相關(guān)轉(zhuǎn)化到頻域得到C[k] =L[k]X*[k]，其中C[k]、L[k]和X*[k]分別是c[n]、 I [η]和χ[((-η))Μ]的FFT計(jì)算結(jié)果，k是離散頻率。若取本地偽碼長(zhǎng)度為2M，取長(zhǎng)度為M的輸入數(shù)據(jù)塊并在數(shù)據(jù)塊后補(bǔ)O得到長(zhǎng)度為2M的數(shù)據(jù)，將其與本地偽碼進(jìn)行2M點(diǎn)FFT相關(guān)計(jì)算得到最大幅度的相關(guān)峰，位置在[M， 2M-1]之間。
的區(qū)域是幅度很低的噪聲，沒有得到充分利用?？紤]將2M點(diǎn)FFT相關(guān)計(jì)算結(jié)果的
段與[M，2M-1]段疊加，這樣得到的長(zhǎng)度為M的數(shù)據(jù)塊即相當(dāng)于本地偽碼的
段與[M，2M-1]段疊加得到的長(zhǎng)度為M的本地偽碼與長(zhǎng)度為M的輸入數(shù)據(jù)塊進(jìn)行M點(diǎn)FFT相關(guān)計(jì)算得到的結(jié)果。如圖2所示，選擇復(fù)位點(diǎn)后的第I個(gè)數(shù)據(jù)段與第2個(gè)數(shù)據(jù)塊的疊加作為主路本地偽碼，復(fù)位點(diǎn)后的第2個(gè)數(shù)據(jù)段與第3個(gè)數(shù)據(jù)塊的疊加作為輔路本地偽碼，k-1、k、k+1和 k+2為連續(xù)4個(gè)輸入數(shù)據(jù)塊,其中第k個(gè)輸入數(shù)據(jù)塊在主路本地相關(guān)碼中有完整的映像，第 k+Ι個(gè)輸入數(shù)據(jù)塊在輔路本地相關(guān)碼中有完整的映像。當(dāng)有數(shù)據(jù)調(diào)制時(shí)，數(shù)據(jù)沿可能位于在主路或輔路本地偽碼段有完整映像的數(shù)據(jù)塊中，造成相應(yīng)的相關(guān)峰衰減，此時(shí)只要設(shè)置輸入數(shù)據(jù)塊的長(zhǎng)度即FFT計(jì)算長(zhǎng)度小于數(shù)據(jù)位寬的二分之一，那么主路與輔路至少有一路會(huì)產(chǎn)生無衰減的相關(guān)峰；當(dāng)沒有數(shù)據(jù)調(diào)制，或有數(shù)據(jù)調(diào)制但數(shù)據(jù)沿不處于在主路或輔路本地偽碼段有完整映像的數(shù)據(jù)塊中時(shí)，兩個(gè)數(shù)據(jù)塊都會(huì)產(chǎn)生位置相同的無衰減的相關(guān)峰，此時(shí)輔路相關(guān)峰相當(dāng)于對(duì)主路相關(guān)峰進(jìn)行了一次驗(yàn)證。同時(shí)第k-Ι和第k+Ι個(gè)數(shù)據(jù)段在主路本地相關(guān)碼中有不完整的映像，第k和第k+2個(gè)數(shù)據(jù)段在輔路本地相關(guān)碼中有不完整的映像， 因此主路的第k-Ι和第k+Ι個(gè)數(shù)據(jù)段和輔路的第k和第k+2個(gè)數(shù)據(jù)段會(huì)產(chǎn)生數(shù)據(jù)塊位置信息錯(cuò)誤的衰減的相關(guān)峰值，需要通過解模糊算法將這些假相關(guān)峰去除。但這些幅度有衰減但位置相同的假相關(guān)峰也可以看作是對(duì)無衰減的相關(guān)峰的驗(yàn)證。例如，檢測(cè)到第k-Ι和第k 個(gè)輸入數(shù)據(jù)塊在主路的相關(guān)峰，以及第k和第k+Ι個(gè)輸入數(shù)據(jù)塊在輔路的相關(guān)峰超過門限， 且這4個(gè)相關(guān)峰值的位置相同，因此經(jīng)過解模糊處理只保留第k個(gè)輸入數(shù)據(jù)塊在主路相關(guān)峰進(jìn)行復(fù)位位置計(jì)算，其被驗(yàn)證的次數(shù)是3。解模糊方法如圖3(a)、(b)所示。假設(shè)k_l、k和k+Ι為連續(xù)3個(gè)輸入數(shù)據(jù)塊，其中捕獲數(shù)據(jù)塊k能夠產(chǎn)生最大相關(guān)峰，它經(jīng)過計(jì)算復(fù)位位置是正確的，當(dāng)門限值接近二分之一個(gè)最大相關(guān)峰時(shí)，(a)中的第k-Ι個(gè)數(shù)據(jù)塊和(b)中的第k+Ι個(gè)數(shù)據(jù)塊也可能會(huì)在同樣的位置產(chǎn)生相關(guān)峰，但計(jì)算得到的復(fù)位位置相對(duì)于正確復(fù)位位置分別向前和向后偏移了一個(gè)數(shù)據(jù)塊。因此當(dāng)連續(xù)兩個(gè)捕獲數(shù)據(jù)塊都在同一位置產(chǎn)生相關(guān)峰時(shí)，可以通過觀察其峰值的位置來解模糊I.當(dāng)相關(guān)峰位于相關(guān)結(jié)果的后半部分時(shí)，第二個(gè)數(shù)據(jù)塊的峰值是真值；
2.當(dāng)相關(guān)峰位于相關(guān)結(jié)果的前半部分時(shí)，第一個(gè)數(shù)據(jù)塊的峰值是真值；3.當(dāng)門限值較低時(shí)，第k-1、k和k+Ι個(gè)數(shù)據(jù)塊都可能會(huì)產(chǎn)生相同位置的相關(guān)峰， 此時(shí)選擇位于中間的相關(guān)峰值作為真值。
權(quán)利要求
1.一種衛(wèi)星綜合基帶設(shè)備的通用偽碼同步系統(tǒng)，其特征在于它包含數(shù)字下變頻模塊(10)、跟蹤相關(guān)模塊(20)、捕獲預(yù)處理模塊(30)、捕獲相關(guān)模塊(40)、捕獲管理模塊(50) 和跟蹤控制模塊￠0)6個(gè)部分，按照預(yù)定的流程完成對(duì)衛(wèi)星測(cè)試過程中遙控或測(cè)距數(shù)據(jù)的偽碼捕獲、載波跟蹤、偽碼跟蹤和位同步功能；所述的6個(gè)部分都在現(xiàn)場(chǎng)可編程門陣列即 FPGA中實(shí)現(xiàn)；輸入信號(hào)經(jīng)過數(shù)字下變頻模塊(10)后得到的數(shù)字基帶信號(hào)分別進(jìn)入跟蹤相關(guān)模塊(20)和捕獲預(yù)處理模塊(30);捕獲預(yù)處理模塊(30)對(duì)該數(shù)字基帶信號(hào)或者由跟蹤相關(guān)模塊(20)輸入的本地偽碼信號(hào)進(jìn)行積分累積和緩存后，以數(shù)據(jù)塊的形式將緩存數(shù)據(jù)流水輸入到捕獲相關(guān)模塊(40)進(jìn)行FFT相關(guān)計(jì)算，計(jì)算得到的相關(guān)信息輸入捕獲管理模塊 (50)，捕獲管理模塊(50)在捕獲過程中不斷地調(diào)整數(shù)字下變頻模塊(10)中的本地載波多普勒補(bǔ)償頻率值和跟蹤相關(guān)模塊(20)中的本地偽碼多普勒補(bǔ)償頻率值，同時(shí)根據(jù)由捕獲預(yù)處理模塊(30)輸出的數(shù)字基帶信號(hào)計(jì)算得到的自動(dòng)門限來分析捕獲相關(guān)模塊(40)輸入的相關(guān)運(yùn)算結(jié)果，當(dāng)檢測(cè)到有效相關(guān)峰，即相關(guān)運(yùn)算結(jié)果中絕對(duì)值最大的值超過自動(dòng)門限值時(shí)，捕獲管理模塊(50)在合適的時(shí)間將復(fù)位信號(hào)輸出到跟蹤相關(guān)模塊(20)，以復(fù)位本地偽碼并開始跟蹤過程；跟蹤相關(guān)模塊(20)計(jì)算數(shù)字基帶信號(hào)與本地偽碼的相關(guān)值，并將三路同相相關(guān)值和一路中相相關(guān)值輸入到跟蹤控制模塊￠0)，同時(shí)將三路同相相關(guān)值輸入到捕獲管理模塊(50)以判斷跟蹤過程是否失鎖；跟蹤控制模塊￠0)根據(jù)跟蹤相關(guān)模塊(20) 輸入的相關(guān)值計(jì)算得到環(huán)路跟蹤控制數(shù)據(jù)量分別輸入到數(shù)字下變頻模塊(10)和跟蹤相關(guān)模塊(20)；所述的數(shù)字下變頻模塊(10)將接收中頻數(shù)字信號(hào)下變頻到基帶，它包括以下子模塊: 同相支路乘法器(11)、本地載波數(shù)控振蕩器即本地載波NC0(12)、正交支路乘法器(13)、載波跟蹤環(huán)路加法器(14)和FIR低通濾波器(15);其間關(guān)系是接收中頻數(shù)字信號(hào)與本地載波NC0(12)生成的同相本地載波經(jīng)過同相支路乘法器(11)相乘得到同相支路信號(hào)，與本地載波NCO(12)生成的正交本地載波經(jīng)過正交支路乘法器(13)相乘得到正交支路信號(hào)，低通濾波器(15)得到由同相支路信號(hào)與正交支路信號(hào)組成的復(fù)數(shù)信號(hào)，將接收數(shù)字信號(hào)的頻譜由中頻降到基帶，本地載波NC0(12)輸出本地載波的頻率通過捕獲管理模塊(50)輸入的本地載波多普勒補(bǔ)償值與跟蹤控制模塊￠0)輸入的載波跟蹤控制量之和即載波跟蹤環(huán)加法器(14)調(diào)節(jié)；該同相支路乘法器(11)和正交支路乘法器(13)都是實(shí)數(shù)定點(diǎn)乘法器，由 FPGA中的IP核實(shí)現(xiàn)；該本地載波NCO (12)是使用直接數(shù)字頻率合成算法實(shí)現(xiàn)，負(fù)責(zé)產(chǎn)生與接收信號(hào)標(biāo)稱載波頻率相同的同相與正交兩路本地載波，同相本地載波較正交本地載波相位超前90°，本地載波的頻率值根據(jù)接收中頻數(shù)字信號(hào)的載波頻率進(jìn)行配置；該載波跟蹤環(huán)路加法器(14)是實(shí)數(shù)定點(diǎn)加法器，由FPGA中的IP核實(shí)現(xiàn)；該低通濾波器(15)由有限沖激響應(yīng)濾波器即FIR濾波器實(shí)現(xiàn)，階數(shù)固定，系數(shù)根據(jù)輸入中頻信號(hào)的頻率值進(jìn)行配置；所述的跟蹤相關(guān)模塊(20)生成本地偽碼并計(jì)算本地偽碼與低通濾波器(15)輸出的基帶復(fù)數(shù)信號(hào)的相關(guān)值用作環(huán)路跟蹤與同步檢測(cè)，它包括以下子模塊相關(guān)器(21)、本地偽碼發(fā)生器(22)、相關(guān)數(shù)控振蕩器即相關(guān)NC0(23)、偽碼跟蹤環(huán)路加法器(24)和本地偽碼數(shù)控振蕩器即本地偽碼NCO(25);其間關(guān)系是基帶復(fù)數(shù)信號(hào)與本地偽碼發(fā)生器(22)生成的三路本地偽碼輸入到相關(guān)器(21)，計(jì)算得到的三路同相復(fù)數(shù)相關(guān)值和一路中相復(fù)數(shù)相關(guān)值輸出到跟蹤控制模塊￠0);相關(guān)NC0(23)生成相關(guān)脈沖輸出到相關(guān)器(21)，相關(guān)脈沖頻率通過跟蹤控制模塊￠0)輸出的位同步環(huán)路控制量進(jìn)行調(diào)節(jié)；本地偽碼NC0(25)生成2倍速率本地偽碼脈沖輸出到本地偽碼發(fā)生器(22)和捕獲預(yù)處理模塊(30)，本地偽碼脈沖頻率通過跟蹤控制模塊￠0)輸出的偽碼跟蹤環(huán)路控制量和捕獲管理模塊(50)輸出的本地偽碼多普勒頻率補(bǔ)償值之和即偽碼跟蹤環(huán)路加法器(24)進(jìn)行調(diào)節(jié)；當(dāng)相關(guān)NC0(23)生成的同相相關(guān)脈沖與數(shù)據(jù)邊沿對(duì)齊并且載波跟蹤環(huán)路和偽碼跟蹤環(huán)路鎖定時(shí)，相關(guān)器(21) 輸出的同相相關(guān)值作為數(shù)據(jù)輸出，相關(guān)NC0(23)生成的中相相關(guān)脈沖作為數(shù)據(jù)同步脈沖輸出；該本地偽碼發(fā)生器(22)生成超前、即時(shí)和滯后三路本地偽碼，三者相位依序相差半個(gè)碼片，偽碼的類型即m序列和GOLD序列、初始多項(xiàng)式、生成多項(xiàng)式與截短長(zhǎng)度配置；該相關(guān)器(21)在相關(guān)NC0(23)生成的相關(guān)脈沖的同步下計(jì)算基帶復(fù)數(shù)信號(hào)與三路本地偽碼的同相相關(guān)值，以及基帶復(fù)數(shù)信號(hào)與即時(shí)本地偽碼的中相相關(guān)值，同相積分區(qū)間與中相積分區(qū)間的相位相差180° ;相關(guān)值是在一定的積分區(qū)間內(nèi)，將輸入信號(hào)與本地偽碼數(shù)據(jù)相乘再進(jìn)行累加得到的；該相關(guān)NC0(23)生成的相關(guān)脈沖周期配置為遙控信號(hào)數(shù)據(jù)周期的整數(shù)倍分之一，它是使用直接數(shù)字頻率合成算法實(shí)現(xiàn)；該本地偽碼NC0(25)輸出頻率是偽碼速率的 2倍的偽碼脈沖，偽碼脈沖周期根據(jù)輸入信號(hào)的偽碼速率進(jìn)行配置，它是使用直接數(shù)字頻率合成算法實(shí)現(xiàn)；該偽碼跟蹤環(huán)路加法器(14)是實(shí)數(shù)定點(diǎn)加法器，由FPGA中的IP核實(shí)現(xiàn)； 所述的捕獲預(yù)處理模塊(30)包括積分清零單元(31)和數(shù)據(jù)緩存單元(32);其間關(guān)系是積分清零單元(31)對(duì)所述的基帶復(fù)數(shù)信號(hào)進(jìn)行能量累加，能量累加區(qū)間由所述的偽碼脈沖同步，使每個(gè)偽碼碼片獲得平均兩個(gè)采樣點(diǎn)的數(shù)據(jù)；數(shù)據(jù)緩存單元(32)選擇積分清零單元(31)輸出的數(shù)據(jù)或本地偽碼發(fā)生器(22)輸出的同相即時(shí)偽碼數(shù)據(jù)進(jìn)行緩存，由所述的偽碼脈沖同步，緩存深度為一個(gè)FFT計(jì)算長(zhǎng)度，達(dá)到緩存深度后將一個(gè)FFT計(jì)算長(zhǎng)度的數(shù)據(jù)段流水輸入到FFT單元(48);數(shù)據(jù)緩存單元(32)是由FPGA中的IP核實(shí)現(xiàn)的FIFO，深度為最大FFT計(jì)算長(zhǎng)度即8192點(diǎn)；所述的捕獲相關(guān)模塊(40)將主輔兩路本地偽碼段先后與捕獲預(yù)處理模塊(30)輸入的數(shù)據(jù)段進(jìn)行相關(guān)計(jì)算；主路本地偽碼段起點(diǎn)是本地偽碼發(fā)生器(22)復(fù)位后輸出的第一個(gè)碼片；輔路本地偽碼段起點(diǎn)是主路本地偽碼段的中點(diǎn)，兩路本地偽碼段長(zhǎng)度均為一個(gè)FFT 計(jì)算長(zhǎng)度；它包括以下子模塊多路選擇單元(41)、主路RAM(42)、多路選擇單元(43)、輔路RAM (44)、初始化疊加單元(45)、復(fù)數(shù)乘法器(46)、IFFT單元(47)、FFT單元(48)、暫存 RAM(49)、多路選擇單元(410)和調(diào)序RAM(411);其間關(guān)系是捕獲預(yù)處理模塊(30)輸出的數(shù)據(jù)塊輸入FFT單元(48)，計(jì)算得到的結(jié)果分別輸入初始化累加單元(45)、暫存RAM(49) 和多路選擇單元(410);進(jìn)入初始化累加單元(45)的信號(hào)通過多路選擇單元(41)進(jìn)入主路RAM(42)或輔路RAM(44);主路RAM(42)和輔路RAM(44)輸出的數(shù)據(jù)通過多路選擇單元 (43) 二選一后進(jìn)入復(fù)數(shù)乘法器(46);由于同一個(gè)輸入數(shù)據(jù)段需要先后與主輔兩路本地偽碼段進(jìn)行相關(guān)計(jì)算，因此需要將一次FFT計(jì)算結(jié)果輸入暫存RAM(49)，暫存RAM(49)與FFT 單元(48)的輸出信號(hào)經(jīng)過多路選擇單元(410) 二選一后進(jìn)入復(fù)數(shù)乘法器(46);復(fù)數(shù)乘法器(46)輸出的結(jié)果通過調(diào)序RAM(411)和IFFT單元(47)后輸出到捕獲管理模塊(50);該主路RAM(42)、輔路RAM(44)、暫存RAM(49)和調(diào)序RAM(411)由FPGA的IP核實(shí)現(xiàn)，深度為系統(tǒng)可配置的最大FFT計(jì)算長(zhǎng)度即8192 ;該FFT單元(48)和IFFT單元(47)利用FPGA中的IP核實(shí)現(xiàn)，計(jì)算長(zhǎng)度為8192點(diǎn)，根據(jù)輸入偽碼碼長(zhǎng)的將其在配置為小于等于8192點(diǎn)的 2的冪；該復(fù)數(shù)乘法器(46)是復(fù)數(shù)定點(diǎn)乘法器，由FPGA中的IP核實(shí)現(xiàn)；所述的捕獲管理模塊(50)通過分析由捕獲相關(guān)模塊(40)輸入的主輔兩路相關(guān)值和由跟蹤相關(guān)模塊(20)輸入的三路相關(guān)信號(hào)絕對(duì)值的大小來控制系統(tǒng)捕獲和跟蹤狀態(tài)的轉(zhuǎn)換，它包括以下子模塊相關(guān)峰檢測(cè)單元(51)、同步檢測(cè)單元(52)、自動(dòng)門限單元(53)、狀態(tài)控制單元(54)和頻率補(bǔ)償控制單元(55);其間關(guān)系是相關(guān)峰檢測(cè)單元(51)對(duì)捕獲相關(guān)模塊(40)輸出的兩路相關(guān)峰值進(jìn)行分析驗(yàn)證并對(duì)本地偽碼復(fù)位；同步檢測(cè)單元(52)在跟蹤狀態(tài)下實(shí)時(shí)監(jiān)測(cè)所述的三路相關(guān)值的絕對(duì)值的大小，以判斷當(dāng)前環(huán)路是否失鎖；自動(dòng)門限單元(53)根據(jù)輸入信號(hào)與噪聲的功率以恒定虛警概率準(zhǔn)則設(shè)置捕獲相關(guān)峰門限輸出給相關(guān)峰檢測(cè)單元(51)，并根據(jù)相關(guān)NCO單元(23)確定的相關(guān)區(qū)間大小與FFT計(jì)算長(zhǎng)度之間的比例關(guān)系設(shè)置跟蹤相關(guān)峰門限輸出給同步檢測(cè)單元(52);狀態(tài)控制單元(54)根據(jù)相關(guān)峰檢測(cè)單元(51)輸出的捕獲相關(guān)峰檢測(cè)結(jié)果和同步檢測(cè)單元(52)輸出的跟蹤相關(guān)峰檢測(cè)結(jié)果控制系統(tǒng)的工作狀態(tài)；頻率補(bǔ)償控制單元(55)在捕獲狀態(tài)下輸出本地載波多普勒頻率補(bǔ)償與碼多普勒頻率補(bǔ)償，每個(gè)碼周期補(bǔ)償值更新一次，當(dāng)捕獲狀態(tài)結(jié)束后停止更新， 本地載波多普勒頻率補(bǔ)償與碼多普勒頻率補(bǔ)償?shù)母虏竭M(jìn)值可以配置；所述的跟蹤控制模塊￠0)通過由跟蹤相關(guān)模塊(20)輸入的三路相關(guān)值得到跟蹤環(huán)路誤差值并計(jì)算出控制量輸出給NC0，它包括以下子模塊載波鑒頻/鑒相單元￠1)、載波跟蹤環(huán)路濾波器(62)、數(shù)據(jù)位鑒相單元(63)、位同步環(huán)路濾波器(64)、偽碼跟蹤環(huán)路濾波器￠5)和偽碼鑒相單元￠6);其間關(guān)系是載波鑒頻/鑒相單元￠1)根據(jù)三路相關(guān)器(21)輸出的提前和滯后兩路相關(guān)數(shù)據(jù)得到輸入信號(hào)載波與本地載波之間的頻率與相位誤差值，通過載波跟蹤環(huán)路濾波器￠2)后得到載波跟蹤環(huán)路控制量，與頻率補(bǔ)償控制單元 (55)輸出的本地載波多普勒頻率補(bǔ)償值經(jīng)過載波跟蹤環(huán)路加法器(14)相加后調(diào)整本地載波NC0(12)的頻率輸出；偽碼鑒相單元(66)根據(jù)三路相關(guān)器(21)輸出的即時(shí)相關(guān)數(shù)據(jù)得到輸入信號(hào)偽碼與本地偽碼之間的相位誤差值，通過偽碼跟蹤環(huán)路濾波器出5)得到偽碼跟蹤環(huán)控制量，與頻率補(bǔ)償控制單元(55)輸出的本地偽碼多普勒頻率補(bǔ)償值經(jīng)過偽碼跟蹤環(huán)路加法器(24)相加后控制本地偽碼NCO (25)的頻率輸出；數(shù)據(jù)位鑒相單元￠3)根據(jù)三路相關(guān)器(21)輸出的同相與中相相關(guān)數(shù)據(jù)得到本地相關(guān)同步脈沖與數(shù)據(jù)沿之間的相位誤差值，通過位同步環(huán)路濾波器(54)后得到位同步跟蹤環(huán)控制量以調(diào)整相關(guān)NC0(23)輸出的相關(guān)同步脈沖的相位；跟蹤控制模塊￠0)在系統(tǒng)處于捕獲狀態(tài)時(shí)被禁止，輸出的載波跟蹤環(huán)控制量、偽碼跟蹤環(huán)控制量和位同步跟蹤環(huán)控制量均為0 ;在系統(tǒng)處于跟蹤狀態(tài)時(shí)開始工作；載波跟蹤環(huán)路濾波器(62)采用二階FLL輔助三階PLL濾波器結(jié)構(gòu)，e f和e p分別是接收信號(hào)載波與本地載波的頻差和相差，ef—路經(jīng)過增益單元￠8)、由后向累加器 (610)、延時(shí)單元(611)、前向累加器(612)和增益(613)組成的積分單元后與另一路經(jīng)過增益單元(68)相加即累加器(614)，相加后的結(jié)果需要再經(jīng)過一級(jí)由后向累加器(615)、延時(shí)單元￠16)、前向累加器(617)和增益單元(618)組成的積分單元；ep—路經(jīng)過增益單元 (69)、由后向累加器(610)、延時(shí)單元(611)、前向累加器(612)和增益(613)組成的積分單元后與第二路經(jīng)過增益單元￠21)相加即累加器￠14)，相加后的結(jié)果經(jīng)過由后向累加器 (615)、延時(shí)單元(616)、前向累加器(617)和增益單元(618)組成的積分單元后與第三路經(jīng)過增益單元(622)相加即累加器(619);累加器(619)得到的結(jié)果是由e丨得到的相位控制量與由％得到的相位控制量之和，最后再經(jīng)過一級(jí)增益補(bǔ)償單元(620)得到實(shí)際的載波跟蹤環(huán)路控制量，增益值Cfl、Cf2、Cpl、Cp2、Cp3根據(jù)環(huán)路噪聲帶寬進(jìn)行配置；偽碼跟蹤環(huán)路濾波器出5)采用二階PLL濾波器結(jié)構(gòu)，ed是接收信號(hào)與本地偽碼的相差，ed—路經(jīng)過增益單元(623)、由后向累加器(624)、延時(shí)單元(625)、前向累加器(626)和增益單元(627)組成的積分單元后與另一路經(jīng)過增益單元(630)相加即累加器￠28)，最后再經(jīng)過一級(jí)增益補(bǔ)償單元(629)得到實(shí)際的偽碼跟蹤環(huán)路控制量；增益值Cdl、Cd2根據(jù)環(huán)路噪聲帶寬進(jìn)行配置，位同步跟蹤環(huán)路濾波器￠4)與偽碼跟蹤環(huán)路濾波器￠5)的結(jié)構(gòu)與參數(shù)一致。
全文摘要
一種衛(wèi)星綜合基帶設(shè)備的通用偽碼同步系統(tǒng)，它包含數(shù)字下變頻模塊(10)、跟蹤相關(guān)模塊(20)、捕獲預(yù)處理模塊(30)、捕獲相關(guān)模塊(40)、捕獲管理模塊(50)和跟蹤控制模塊(60)6個(gè)部分，按照預(yù)定的流程完成對(duì)衛(wèi)星測(cè)試過程中遙控或測(cè)距數(shù)據(jù)的偽碼捕獲、載波跟蹤、偽碼跟蹤和位同步功能；所述的6個(gè)部分都在現(xiàn)場(chǎng)可編程門陣列即FPGA中實(shí)現(xiàn)。本發(fā)明能夠根據(jù)實(shí)際衛(wèi)星的測(cè)試需求靈活配置捕獲模塊的參數(shù)，實(shí)現(xiàn)各種類型的遙控信號(hào)或測(cè)距信號(hào)偽碼的快速捕獲和跟蹤，它在衛(wèi)星綜合基帶測(cè)試技術(shù)領(lǐng)域里具有較好的實(shí)用價(jià)值和廣闊地應(yīng)用前景。
文檔編號(hào)H04B1/7073GK102594393SQ201210020229
公開日2012年7月18日 申請(qǐng)日期2012年1月29日 優(yōu)先權(quán)日2012年1月29日
發(fā)明者馮文全, 劉曦, 周淦, 孫澤斌, 王冬, 邢小地 申請(qǐng)人:北京航空航天大學(xué)