專利名稱：偏移正交相移鍵控調(diào)制方法、裝置和數(shù)字信號(hào)發(fā)生器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子測(cè)量測(cè)試領(lǐng)域，具體涉及一種偏移正交相移鍵控(OQPSK，offsetQuadrature Phase Shift Keying)調(diào)制方法,特別是涉及偏移正交相移鍵控調(diào)制方法、裝置和和一種產(chǎn)生OQPSK調(diào)制信號(hào)的數(shù)字信號(hào)發(fā)生器。
背景技術(shù)：
在電子系統(tǒng)的測(cè)量、校驗(yàn)及維護(hù)中，數(shù)字和矢量信號(hào)發(fā)生器被廣泛采用，隨著電子技術(shù)的發(fā)展，要求信號(hào)發(fā)生器能夠產(chǎn)生豐富的調(diào)制信號(hào)。偏移正交相移鍵控(OffsetQuadrature Phase Shift Keying, OQPSK),是一種在正交相移鍵控(QPSK)基礎(chǔ)上發(fā)展起來(lái)的恒包絡(luò)數(shù)字調(diào)制技術(shù)。在普通的QPSK調(diào)制中，兩個(gè)正交支路的數(shù)據(jù)在時(shí)間上是完全對(duì)準(zhǔn)的，當(dāng)兩路數(shù)據(jù)相位同時(shí)改變時(shí)，會(huì)發(fā)生180°的載波相位跳變。這種相位的跳變會(huì)使信號(hào)在通過(guò)帶寬受限信道時(shí)發(fā)生明顯的包絡(luò)變化。這種包絡(luò)有明顯變化的信號(hào)在經(jīng)過(guò)非線性放大器后，會(huì)使已經(jīng)濾除的帶外分量又被恢復(fù)出來(lái)，導(dǎo)致頻譜擴(kuò)散和信號(hào)失真。在OQPSK調(diào)制中，兩路數(shù)據(jù)流在時(shí)間上錯(cuò)開(kāi)了半個(gè)碼元周期(一個(gè)比特)。由于時(shí)間上的錯(cuò)開(kāi)，在任何傳輸點(diǎn)上只可能有一個(gè)二進(jìn)制分量可改變狀態(tài)，合成的相移信號(hào)只可能出現(xiàn)0°、土90°三種相位跳變，不會(huì)出現(xiàn)180°的相位跳變。濾波后的OQPSK信號(hào)包絡(luò)不會(huì)過(guò)零點(diǎn)(深調(diào)幅)。所以頻帶受限OQPSK的信號(hào)包絡(luò)起伏比頻帶受限QPSK的信號(hào)小，經(jīng)限幅放大 后頻帶展寬得少，故OQPSK性能優(yōu)于QPSK。傳統(tǒng)的OQPSK調(diào)制器都是由硬件電路來(lái)完成，存在電路復(fù)雜、體積大和功耗高等缺點(diǎn)。隨著數(shù)字技術(shù)的發(fā)展，高性能的可編程邏輯陣列(FPGA)常作為核心元件實(shí)現(xiàn)OQPSK調(diào)制，OQPSK調(diào)制的主要算法都由FPGA實(shí)現(xiàn)。文獻(xiàn)《0QPSK調(diào)制信號(hào)的FPGA實(shí)現(xiàn)》(中國(guó)新通信，2010年01期)說(shuō)明了在FPGA上實(shí)現(xiàn)OQPSK調(diào)制信號(hào)的產(chǎn)生過(guò)程。FPGA內(nèi)部的主要功能模塊如圖1所示，與QPSK信號(hào)的產(chǎn)生大體上相似，不同之處在于輸入的信息序列A(t)經(jīng)過(guò)串/并轉(zhuǎn)換模塊101執(zhí)行串/并變換后分為兩路數(shù)據(jù)流a、b，其中一路數(shù)據(jù)流a相對(duì)于另一路數(shù)據(jù)流b延遲了半個(gè)碼元周期，變成了數(shù)據(jù)流a*。載波產(chǎn)生電路103用于產(chǎn)生兩路正交載波COS(G^t)和sin (COJ)，分別與數(shù)據(jù)流a*和數(shù)據(jù)流b相乘。由于加到乘法器104、105上的兩路數(shù)據(jù)流不會(huì)同時(shí)改變，這樣調(diào)制器輸出信號(hào)只可能發(fā)生90°的相位跳變，而QPSK信號(hào)則可能發(fā)生180°的相位跳變。圖1中的延遲!；/2電路102就是為了使上下兩路數(shù)據(jù)流偏移半個(gè)碼元周期，Ts是一個(gè)碼元周期；相加電路106的作用是將2路波形數(shù)據(jù)相加。發(fā)明人在實(shí)現(xiàn)本發(fā)明的過(guò)程中發(fā)現(xiàn)，上述技術(shù)方案采用FPGA技術(shù)，省去了大量的硬件電路，但由于采用了基于笛卡兒架構(gòu)的正交幅度調(diào)制方案，所以至少存在以下不足之處:1、電路中需要2個(gè)乘法器，會(huì)占用FPGA內(nèi)部寶貴的乘法器資源；2、乘法器、加法器會(huì)影響FPGA的時(shí)序性能，進(jìn)而限制了載波頻率；3、目前FPGA主要采用直接數(shù)字信號(hào)合成技術(shù)(DDS，DirectDigital Synthesizer)或者 CORIDC (Coordinate Rotation Digital Compute)算法產(chǎn)生正弦波，該方案要求FPGA內(nèi)部產(chǎn)生2個(gè)正交的載波，因此耗用的FPGA資源，無(wú)論是可編程邏輯塊，還是內(nèi)部存儲(chǔ)器，都會(huì)比較多；4、為了提高載波頻率，通常采用并行DDS的解決方案，這時(shí)圖1的乘法器、加法器也會(huì)成倍增加。換言之，上述方案的擴(kuò)展性不好。

發(fā)明內(nèi)容
本發(fā)明的目的在于，提供一種OQPSK調(diào)制信號(hào)的產(chǎn)生方法、裝置和數(shù)字信號(hào)發(fā)生器，以達(dá)下述目的:(I)全數(shù)字實(shí)現(xiàn)方式，(2)無(wú)需乘法器，(3)無(wú)需正交載波，(4)良好的擴(kuò)展性，(5)實(shí)現(xiàn)簡(jiǎn)單，(6)特別適用于數(shù)字信號(hào)發(fā)生器。為達(dá)上述目的，一方面，本發(fā)明實(shí)施例提供了一種偏移正交相移鍵控OQPSK調(diào)制裝置，所述裝置包括:串/并轉(zhuǎn)換模塊，用于將待調(diào)制的串行碼流轉(zhuǎn)換為兩路串行碼流，所述兩路串行碼流包括第一路串行碼流和第二路串行碼流；延遲電路，用于將第一路串行碼流延遲半個(gè)碼元周期以產(chǎn)生第三路串行碼流；調(diào)制相位轉(zhuǎn)換器，用于將所述第二路串行碼流和所述第三路串行碼流合并構(gòu)成并行數(shù)據(jù)流，并將所述并行數(shù)據(jù)流轉(zhuǎn)換成調(diào)制相位；N位地址累加器，用于在時(shí)鐘脈沖的控制下，累加N位的頻率控制字得到N位相碼；相位加法器，用于將所述N位地址累加器發(fā)送的N位相碼與所述調(diào)制相位轉(zhuǎn)換器發(fā)送的調(diào)制相位相加，以生成載波波表存儲(chǔ)器的讀地址；載波波表存儲(chǔ)器，用于根據(jù)所述相位加法器發(fā)送的讀地址讀出波形，并輸出數(shù)字形式的OQPSK調(diào)制信號(hào)。為達(dá)上述目的，另一方面，本發(fā)明實(shí)施例提供了一種數(shù)字信號(hào)發(fā)生器，所述數(shù)字信號(hào)發(fā)生器包括:人機(jī)界面/用戶接口、中央處理單元、非易失存儲(chǔ)器、控制單元、OQPSK調(diào)制單元、時(shí)鐘模塊、數(shù)模轉(zhuǎn)換模塊和模擬電路；所述中央處理單元與所述人機(jī)界面/用戶接口、所述非易失存儲(chǔ)器和所述控制單元相連，所述控制單元與所述OQPSK調(diào)制單元相連，所述數(shù)模轉(zhuǎn)換模塊與所述OQPSK調(diào)制單元和所述模擬電路相連；所述OQPSK調(diào)制單元包括:串/并轉(zhuǎn)換模塊，用于將待調(diào)制的串行碼流轉(zhuǎn)換為兩路串行碼流，所述兩路串行碼流包括第一路串行碼流和第二路串行碼流；延遲電路，用于將第一路串行碼流延遲半個(gè)碼元周期以產(chǎn)生第三路串行碼流；調(diào)制相位轉(zhuǎn)換器，用于將所述第二路串行碼流和所述第三路串行碼流合并構(gòu)成并行數(shù)據(jù)流，并將所述并行數(shù)據(jù)流轉(zhuǎn)換成調(diào)制相位；N位地址累加器，用于在時(shí)鐘脈沖的控制下，累加N位的頻率控制字得到N位相碼；相位加法器，用于將所述N位地址累加器發(fā)送的N位相碼與所述調(diào)制相位轉(zhuǎn)換器發(fā)送的調(diào)制相位相加，以生成載波波表存儲(chǔ)器的讀地址；載波波表存儲(chǔ)器，用于根據(jù)所述相位加法器發(fā)送的讀地址讀出波形，并輸出數(shù)字形式的OQPSK調(diào)制信號(hào)。為達(dá)上述目的，又一方面，本發(fā)明實(shí)施例提供了一種偏移正交相移鍵控OQPSK調(diào)制方法，所述方法包括:將待調(diào)制的串行碼流轉(zhuǎn)換為兩路串行碼流，所述兩路串行碼流包括第一路串行碼流和第二路串行碼流；將第一路串行碼流延遲半個(gè)碼元周期以產(chǎn)生第三路串行碼流；將所述第二路串行碼流和所述第三路串行碼流合并構(gòu)成并行數(shù)據(jù)流，并將所述并行數(shù)據(jù)流轉(zhuǎn)換成調(diào)制相位；在時(shí)鐘脈沖的控制下，累加N位的頻率控制字得到N位相碼；將所述N位地址累加器發(fā)送的N位相碼與所述調(diào)制相位轉(zhuǎn)換器發(fā)送的調(diào)制相位相力口，以生成載波波表存儲(chǔ)器的讀地址；根據(jù)所述相位加法器發(fā)送的讀地址讀出波形，并輸出數(shù)字形式的OQPSK調(diào)制信號(hào)。為達(dá)上述目的，又一方面，本發(fā)明實(shí)施例提供了一種偏移正交相移鍵控OQPSK調(diào)制方法，所述方法包括:接收用戶設(shè)置的調(diào)制參數(shù)；中央處理單元將初始載波波表通過(guò)控制單元寫(xiě)入到載波波表存儲(chǔ)器；中央處理單元將用戶自定義的數(shù)據(jù)文件寫(xiě)入到非易失存儲(chǔ)器，并將所述用戶設(shè)置的調(diào)制參數(shù)發(fā)送給控制單元；中央處理單元根據(jù)用戶要求，將內(nèi)置的待調(diào)制文件或者用戶自定義的數(shù)據(jù)文件從非易失存儲(chǔ)器中讀出，并通過(guò)控制單元寫(xiě)入到調(diào)制文件存儲(chǔ)器；控制單元讀取調(diào)制文件存儲(chǔ)器，并將待調(diào)制文件或者用戶自定義的數(shù)據(jù)文件轉(zhuǎn)換為串行碼流；OQPSK調(diào)制單元根據(jù)所述串行碼流、所述初始載波波表和所述用戶設(shè)置的調(diào)制參數(shù)，產(chǎn)生數(shù)字形式的OQPSK調(diào)制信號(hào)；數(shù)模轉(zhuǎn)換電路將所述數(shù)字形式的OQPSK調(diào)制信號(hào)轉(zhuǎn)換為模擬形式的OQPSK調(diào)制信號(hào)。本發(fā)明實(shí)施例提供的上述技術(shù)方案的有益技術(shù)效果在于:本發(fā)明具有良好的靈活性，很多參數(shù)都是軟件可設(shè)置的，包括OQPSK的載波頻率、基帶頻率；可以調(diào)制內(nèi)置的文件、也可以是用戶自定義的數(shù)據(jù)文件；甚至載波的形狀都是可設(shè)置的；本發(fā)明沒(méi)有使用乘法器，F(xiàn)PGA的時(shí)序性能較好，可以支持更快的工作時(shí)鐘，因此可以支持更高頻率的載波。采用本發(fā)明實(shí)現(xiàn)OQPSK調(diào)制方案可省去大量的硬件電路，具有體積小、功耗低、穩(wěn)定可靠等優(yōu)點(diǎn)。


為了更清楚地說(shuō)明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖做一簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。圖1為現(xiàn)有技術(shù)的OQPSK調(diào)制原理框圖2為本發(fā)明實(shí)施例的一種基于DDS的OQPSK調(diào)制裝置的原理框圖；圖3為本發(fā)明實(shí)施例的一種產(chǎn)生OQPSK調(diào)制信號(hào)的數(shù)字信號(hào)發(fā)生器的原理框圖；圖4為本發(fā)明實(shí)施例依據(jù)圖3所示數(shù)字信號(hào)發(fā)生器實(shí)施OQPSK調(diào)制的處理流程圖；圖5為本發(fā)明實(shí)施例依據(jù)圖2所示裝置產(chǎn)生OQPSK調(diào)制信號(hào)的方法流程圖。
具體實(shí)施例方式為使本發(fā)明實(shí)施例的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí) 施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例。基于本發(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。大多數(shù)現(xiàn)代任意函數(shù)發(fā)生器都是采用DDS (Direct Digital Synthesizer,直接數(shù)字式頻率合成器)技術(shù)來(lái)產(chǎn)生波形。本發(fā)明實(shí)施例也是基于DDS技術(shù)的，以下對(duì)本發(fā)明實(shí)施例的OQPSK方案進(jìn)行說(shuō)明。圖2為本發(fā)明實(shí)施例的一種基于DDS的OQPSK調(diào)制裝置的原理框圖。如圖2所示，該OQPSK調(diào)制裝置包括:串/并轉(zhuǎn)換模塊201:將待調(diào)制的串行碼流按照1: 2轉(zhuǎn)換為2路串行碼流a和b ;具體地，該串/并轉(zhuǎn)換模塊201可以將I路串行數(shù)據(jù)轉(zhuǎn)換為2路串行數(shù)據(jù),例如串行數(shù)據(jù)比特流為b0-bl-b2-b3-b4-b5-b6……，經(jīng)過(guò)轉(zhuǎn)換后變?yōu)閮陕?，分別是b0_b2_b4……，和bl_b3_b5......ο延遲Ts/2模塊202:對(duì)其中I路碼流a延遲半個(gè)碼元周期以產(chǎn)生a'調(diào)制相位轉(zhuǎn)換器203:將串行的碼流a'b合并在一起，構(gòu)成2位并行數(shù)據(jù)流；由于延遲了半個(gè)碼元周期，所以這2位在某一時(shí)刻只可能有I比特變化，不可能2比特同時(shí)變化。按照表I所示的數(shù)據(jù)碼流與對(duì)應(yīng)的相位之間的關(guān)系，很明顯不會(huì)出現(xiàn)180度的相位變化；本模塊將并行數(shù)據(jù)流轉(zhuǎn)換成調(diào)制相位送給相位加法器。表I并行數(shù)據(jù)流與調(diào)制相位之間的對(duì)應(yīng)關(guān)系
權(quán)利要求
1.一種偏移正交相移鍵控OQPSK調(diào)制裝置，其特征在于，所述裝置包括: 串/并轉(zhuǎn)換模塊，用于將待調(diào)制的串行碼流轉(zhuǎn)換為兩路串行碼流，所述兩路串行碼流包括第一路串行碼流和第二路串行碼流； 延遲電路，用于將第一路串行碼流延遲半個(gè)碼元周期以產(chǎn)生第三路串行碼流； 調(diào)制相位轉(zhuǎn)換器，用于將所述第二路串行碼流和所述第三路串行碼流合并構(gòu)成并行數(shù)據(jù)流，并將所述并行數(shù)據(jù)流轉(zhuǎn)換成調(diào)制相位； N位地址累加器，用于在時(shí)鐘脈沖的控制下，累加N位的頻率控制字得到N位相碼；相位加法器，用于將所述N位地址累加器發(fā)送的N位相碼與所述調(diào)制相位轉(zhuǎn)換器發(fā)送的調(diào)制相位相加，以生成載波波表存儲(chǔ)器的讀地址； 載波波表存儲(chǔ)器，用于根據(jù)所述相位加法器發(fā)送的讀地址讀出波形，并輸出數(shù)字形式的OQPSK調(diào)制信號(hào)。
2.根據(jù)權(quán)利要求 1所述的裝置，其特征在于，所述調(diào)制相位轉(zhuǎn)換器，具體用于根據(jù)預(yù)設(shè)的并行數(shù)據(jù)流與調(diào)制相位之間的對(duì)應(yīng)關(guān)系，將所述并行數(shù)據(jù)流轉(zhuǎn)換成調(diào)制相位。
3.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述相位加法器，具體用于將所述N位相碼的最高2比特與2比特的調(diào)制相位相加，所述N位相碼的其余比特不變。
4.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述載波波表存儲(chǔ)器內(nèi)初始化了載波波表，或者在OQPSK調(diào)制之前由上層接口寫(xiě)入了載波。
5.一種數(shù)字信號(hào)發(fā)生器，其特征在于，所述數(shù)字信號(hào)發(fā)生器包括:人機(jī)界面/用戶接口、中央處理單元、非易失存儲(chǔ)器、控制單元、OQPSK調(diào)制單元、時(shí)鐘模塊、數(shù)模轉(zhuǎn)換模塊和模擬電路；所述中央處理單元與所述人機(jī)界面/用戶接口、所述非易失存儲(chǔ)器和所述控制單元相連，所述控制單元與所述OQPSK調(diào)制單元相連,所述數(shù)模轉(zhuǎn)換模塊與所述OQPSK調(diào)制單元和所述模擬電路相連； 所述OQPSK調(diào)制單元包括: 串/并轉(zhuǎn)換模塊，用于將待調(diào)制的串行碼流轉(zhuǎn)換為兩路串行碼流，所述兩路串行碼流包括第一路串行碼流和第二路串行碼流； 延遲電路，用于將第一路串行碼流延遲半個(gè)碼元周期以產(chǎn)生第三路串行碼流； 調(diào)制相位轉(zhuǎn)換器，用于將所述第二路串行碼流和所述第三路串行碼流合并構(gòu)成并行數(shù)據(jù)流，并將所述并行數(shù)據(jù)流轉(zhuǎn)換成調(diào)制相位； N位地址累加器，用于在時(shí)鐘脈沖的控制下，累加N位的頻率控制字得到N位相碼；相位加法器，用于將所述N位地址累加器發(fā)送的N位相碼與所述調(diào)制相位轉(zhuǎn)換器發(fā)送的調(diào)制相位相加，以生成載波波表存儲(chǔ)器的讀地址； 載波波表存儲(chǔ)器，用于根據(jù)所述相位加法器發(fā)送的讀地址讀出波形，并輸出數(shù)字形式的OQPSK調(diào)制信號(hào)。
6.根據(jù)權(quán)利要求5所述的數(shù)字信號(hào)發(fā)生器，其特征在于，所述數(shù)字信號(hào)發(fā)生器還包括:調(diào)制文件存儲(chǔ)器，與所述控制單元相連，用于緩存待調(diào)制文件。
7.根據(jù)權(quán)利要求5所述的數(shù)字信號(hào)發(fā)生器，其特征在于，所述調(diào)制相位轉(zhuǎn)換器，具體用于根據(jù)預(yù)設(shè)的并行數(shù)據(jù)流與調(diào)制相位之間的對(duì)應(yīng)關(guān)系，將所述并行數(shù)據(jù)流轉(zhuǎn)換成調(diào)制相位。
8.根據(jù)權(quán)利要求5所述的數(shù)字信號(hào)發(fā)生器，其特征在于，所述相位加法器，具體用于將所述N位相碼的最高2比特與2比特的調(diào)制相位相加，所述N位相碼的其余比特不變。
9.根據(jù)權(quán)利要求6所述的數(shù)字信號(hào)發(fā)生器，其特征在于，所述調(diào)制文件存儲(chǔ)器采用FPGA內(nèi)嵌的存儲(chǔ)器或者外部存儲(chǔ)器。
10.一種偏移正交相移鍵控OQPSK調(diào)制方法，其特征在于，所述方法包括: 將待調(diào)制的串行碼流轉(zhuǎn)換為兩路串行碼流，所述兩路串行碼流包括第一路串行碼流和第二路串行碼流； 將第一路串行碼流延遲半個(gè)碼元周期以產(chǎn)生第三路串行碼流； 將所述第二路串行碼流和所述第三路串行碼流合并構(gòu)成并行數(shù)據(jù)流，并將所述并行數(shù)據(jù)流轉(zhuǎn)換成調(diào)制相位； 在時(shí)鐘脈沖的控制下 ，累加N位的頻率控制字得到N位相碼； 將所述N位地址累加器發(fā)送的N位相碼與所述調(diào)制相位轉(zhuǎn)換器發(fā)送的調(diào)制相位相加，以生成載波波表存儲(chǔ)器的讀地址； 根據(jù)所述相位加法器發(fā)送的讀地址讀出波形，并輸出數(shù)字形式的OQPSK調(diào)制信號(hào)。
11.根據(jù)權(quán)利要求10所述的方法，其特征在于，所述將所述并行數(shù)據(jù)流轉(zhuǎn)換成調(diào)制相位包括:根據(jù)預(yù)設(shè)的并行數(shù)據(jù)流與調(diào)制相位之間的對(duì)應(yīng)關(guān)系，將所述并行數(shù)據(jù)流轉(zhuǎn)換成調(diào)制相位。
12.根據(jù)權(quán)利要求10所述的方法，其特征在于，所述利用相位加法器將所述N位地址累加器發(fā)送的N位相碼與所述調(diào)制相位轉(zhuǎn)換器發(fā)送的調(diào)制相位相加包括:將所述N位相碼的最高2比特與2比特的調(diào)制相位相加，所述N位相碼的其余比特不變。
13.根據(jù)權(quán)利要求10所述的方法，其特征在于，所述方法應(yīng)用于數(shù)字信號(hào)發(fā)生器、移動(dòng)通信系統(tǒng)和衛(wèi)星通信系統(tǒng)。
14.一種偏移正交相移鍵控OQPSK調(diào)制方法，其特征在于，所述方法包括: 接收用戶設(shè)置的調(diào)制參數(shù)； 中央處理單元將初始載波波表通過(guò)控制單元寫(xiě)入到載波波表存儲(chǔ)器； 中央處理單元將用戶自定義的數(shù)據(jù)文件寫(xiě)入到非易失存儲(chǔ)器，并將所述用戶設(shè)置的調(diào)制參數(shù)發(fā)送給控制單元； 中央處理單元根據(jù)用戶要求，將內(nèi)置的待調(diào)制文件或者用戶自定義的數(shù)據(jù)文件從非易失存儲(chǔ)器中讀出，并通過(guò)控制單元寫(xiě)入到調(diào)制文件存儲(chǔ)器； 控制單元讀取調(diào)制文件存儲(chǔ)器，并將待調(diào)制文件或者用戶自定義的數(shù)據(jù)文件轉(zhuǎn)換為串行碼流； OQPSK調(diào)制單元根據(jù)所述串行碼流、所述初始載波波表和所述用戶設(shè)置的調(diào)制參數(shù)，產(chǎn)生數(shù)字形式的OQPSK調(diào)制信號(hào)； 數(shù)模轉(zhuǎn)換電路將所述數(shù)字形式的OQPSK調(diào)制信號(hào)轉(zhuǎn)換為模擬形式的OQPSK調(diào)制信號(hào)。
全文摘要
本發(fā)明實(shí)施例提供一種偏移正交相移鍵控調(diào)制方法、裝置和數(shù)字信號(hào)發(fā)生器，該方法包括將待調(diào)制的串行碼流轉(zhuǎn)換為兩路串行碼流，兩路串行碼流包括第一路串行碼流和第二路串行碼流；將第一路串行碼流延遲半個(gè)碼元周期以產(chǎn)生第三路串行碼流；將第二路串行碼流和第三路串行碼流合并構(gòu)成并行數(shù)據(jù)流，并將并行數(shù)據(jù)流轉(zhuǎn)換成調(diào)制相位；在時(shí)鐘脈沖的控制下，累加N位的頻率控制字得到N位相碼；將N位地址累加器發(fā)送的N位相碼與調(diào)制相位轉(zhuǎn)換器發(fā)送的調(diào)制相位相加，以生成載波波表存儲(chǔ)器的讀地址；根據(jù)相位加法器發(fā)送的讀地址讀出波形，并輸出數(shù)字式的OQPSK調(diào)制信號(hào)。該方法可省去大量硬件電路，具有體積小、功耗低、穩(wěn)定可靠、參數(shù)可設(shè)等優(yōu)點(diǎn)。
文檔編號(hào)H04L27/20GK103179065SQ20111043168
公開(kāi)日2013年6月26日 申請(qǐng)日期2011年12月21日 優(yōu)先權(quán)日2011年12月21日
發(fā)明者丁新宇, 王悅, 王鐵軍, 李維森 申請(qǐng)人:北京普源精電科技有限公司