專利名稱：傳輸線、阻抗變換器、集成電路安裝裝置和通信裝置模塊的制作方法
技術領域：
本文討論的實施例涉及一種傳輸線、包括傳輸線的阻抗變換器、包括阻抗變換器的集成電路安裝裝置、以及包括集成電路安裝裝置的通信裝置模塊。
背景技術：
近來，移動電話基站或雷達需要一種安裝有包括高輸出晶體管的集成電路芯片的高輸出集成電路裝置。在這樣的集成電路安裝裝置中，通過將集成電路芯片上形成的多個功率晶體管平行布置在金屬封裝上并通過電介質(zhì)基板上的線形成阻抗變換器以進行阻抗匹配，來實現(xiàn)高輸出特性。為了形成寬帶匹配電流，使用阻抗變換器，其中多個1/4波長線串聯(lián)連接以保持Q值為小。這樣的阻抗變換器被廣泛用于要求寬帶特性的集成電路安裝裝置中，這是因為寬帶特性可以通過增加1/4波長線的級數(shù)而獲得。當配置1/4波長阻抗變換器時，在將布線的基板厚度、基板的介電常數(shù)和布線寬度納入考慮的情況下，形成具有期望特性阻抗的傳輸線。圖IA和IB是說明了阻抗轉(zhuǎn)換的圖，其中圖IA示出了采用一級匹配的情形，并且圖IB示出了采用兩級匹配的情形。假定晶體管的輸出阻抗為R1，后續(xù)級中的輸入阻抗為R0，且R0>R1成立。當執(zhí)行圖IA所示的采用一級的匹配時，使用具有特性阻抗Z的一個1/4波長線，并且將其設置為Z= (R0XR1)1/2o與之相比，當執(zhí)行圖IB所示的采用兩級的匹配時，將具有特性阻抗Zl的1/4波長線和具有特性阻抗Z2的1/4波長線串聯(lián)連接，并將其設置為Zl= (Rl3XR0)1/4和Z2 = (RlXRO3)174O存在將三級或更多級中的1/4波長線串聯(lián)連接的情況。在高輸出集成電路安裝裝置中，增大晶體管的柵極寬度來增大輸出。晶體管的柵極寬度的增大可以通過使用平行的具有相同特性的多個晶體管并共同連接所述多個晶體管的輸出來實現(xiàn)。如果以這種方式增大晶體管的柵極寬度，則晶體管的輸出阻抗減小至I Q或更小。為了使晶體管的輸出增至最大，幾歐姆的輸出阻抗被轉(zhuǎn)換成通常使用的50 Q，從而執(zhí)行阻抗匹配。在這種情況下，為了確保頻帶，如圖IB所示，將多個阻抗變換器串聯(lián)連接，并且阻抗被逐步地轉(zhuǎn)換成50 Q以進行匹配。基于基板的介電常數(shù)、阻抗等來確定1/4波長線的形狀，諸如其長度和寬度。由此，與使用具有高介電常數(shù)的基板的低阻抗線相比，使用具有低介電常數(shù)的基板的高阻抗線具有更長的長度和更寬的寬度。結果，存在這樣的問題匹配電路的尺寸增大。由此，使用布線時使長線彎曲的圖案布局來減小匹配電路的尺寸。另一方面，由于寬帶的近期發(fā)展，對大容量高速無線電通信的需要不斷增加。預期將會廣泛使用移動電話的第三代基站放大器以處理更大的容量，進一步地，未來將會發(fā)展第四代。新通信方案(WiMAX)已經(jīng)投入實際應用，預期將會顯現(xiàn)出容量的增加。在這樣的情形中，需要更高的輸出、更高的效率、更寬的頻帶以及成本的降低。另一方面，對于雷達放大器，需要用以改進諸如檢測范圍的擴展和分辨率的性能的更高的輸出和更寬的頻帶、以及此外用以實現(xiàn)操作成本降低和冷卻器的尺寸減小的高效率。此外，在相控陣雷達中，需要在窄空間中以陣列形式布置包括放大器的雷達元件，并且因此，需要減小放大器的尺寸。相關文獻[專利文獻I]日本公開專利公布第Hl1-122009號[專利文獻2]日本公開專利公布第H10-284920號[專利文獻3]日本公開專利公布第S57-037903號[非專利文獻 I] S. B. Cohn, " Optimum Design of Stepped Transmission-LineTransformers" , IRE trans. MTT-3,pp.16-21,1955.

發(fā)明內(nèi)容
根據(jù)實施例，實現(xiàn)了一種緊湊型傳輸線、緊湊型阻抗變換器、集成電路安裝裝置和通信裝置模塊。根據(jù)實施例的一個方面，傳輸線包括具有逐漸變窄的平面形狀且平行布置的兩條漸縮線；與兩條漸縮線的較窄寬度側(cè)相對地設置的對置線；以及用于連接兩條漸縮線的較窄寬度側(cè)和對置線的接合線，其中，平行布置的兩條漸縮線的較窄寬度側(cè)上的兩個外緣之間的距離大于對置線的與兩條漸縮線的較窄寬度側(cè)相對的相對側(cè)上的外緣之間的距離。


圖IA和IB是說明阻抗轉(zhuǎn)換的圖；圖2是示出了包括彎曲形狀的線的高輸出集成電路安裝裝置的匹配電路的傳統(tǒng)示例的圖；圖3是示出了當應用圖2所示的、使用兩個芯片且具有彎曲形狀的線的輸出匹配電路時假定的電路布置的示例的圖；圖4是示出了第一實施例中的集成電路安裝裝置的電路布置的圖；圖5A是第一實施例中的集成電路安裝裝置的頂視圖，圖5B是沿著頂視圖中的虛線的部分的截面圖；圖6是示意性地示出了第一實施例中的集成電路安裝裝置的阻抗轉(zhuǎn)換電路的圖；圖7A是示出了具有第一實施例中的電路布置的放大器的測量特性的圖，圖7B是示出了具有圖3中的電路布置的放大器的測量特性的圖，這兩個放大器是作為樣品生產(chǎn)的；圖8是示出了第二實施例中的集成電路安裝裝置的電路布置的圖；圖9是示出了第二實施例中的集成電路安裝裝置的電路布置的圖；圖10是示出了第三實施例中的集成電路安裝裝置的電路布置的圖；圖11是示出了第四實施例中的集成電路安裝裝置的電路布置的圖；圖12是示出了第五實施例中的集成電路安裝裝置的電路布置的圖；圖13示出了當在第四實施例的電路布置中將低阻抗線形成為逐漸變窄的形狀時的修改示例；以及圖14是示出了使用高輸出放大器電路裝置的通信裝置模塊的配置的圖。
具體實施方式
在說明實施例之前，將說明增大集成電路安裝裝置的輸出和減小集成電路安裝裝置的尺寸的技術。圖2是示出了包括彎曲形狀的線的高輸出集成電路安裝裝置的匹配電路的傳統(tǒng)示例的圖。在圖2中，集成電路芯片11包括多個晶體管。集成電路芯片11的左側(cè)是輸入匹配電路20，而右側(cè)是輸出匹配電路30。輸入匹配電路20包括形成在基板21上的彎曲形狀的1/4波長線22、形成在基板23上的線性形狀的1/4波長線24、用于連接1/4波長線22和1/4波長線24的接合線25、以及用于連接1/4波長線24和集成電路芯片11的輸入端的接合線26。1/4波長線22的左側(cè)上的端部IN是輸入部分，并且其通過接合線等連接到集成電路安裝裝置的封裝的端子。輸出匹配電路30包括形成在基板31上的逐漸變窄的形狀的電極32、形成在基板33上的線性形狀的1/4波長線34、形成在基板35上的彎曲形狀的1/4波長線36、用于連接集成電路芯片11的輸出端和電極32的接合線37、用于連接電極32和1/4波長線34的接合線38、以及用于連接1/4波長線34和1/4波長線36的接合線39。1/4波長線36的右側(cè)上的端部OUT是輸出部分，并且其通過接合線等連接到集成電路安裝裝置的封裝的端子。通過使用彎曲形狀的線，可以減小集成電路安裝裝置在信號行進的方向上的寬度。通常通過接合線來實現(xiàn)連接。例如，在圖2的傳統(tǒng)示例中，集成電路芯片11和1/4波長線24、以及集成電路芯片11和1/4波長線32分別通過8條接合線26和37連接。此夕卜，對于1/4波長線22和1/4波長線24的連接，使用了 4條接合線25，而對于電極32和1/4波長線34的連接以及1/4波長線34和1/4波長線36的連接，分別使用了 4條接合線38和39。使用具有平行偏移的鍵合位置的相同鍵合裝置來鍵合多條布線。因此，投影在鍵合平面(線)上的接合線的跡線平行地延伸。下文中，用措辭“布線是平行的”來表示這樣的情況。在高輸出半導體電路中，使用了晶體管芯片，其中形成在半導體芯片上的功率晶體管在金屬封裝中按多個行平行布置。為了提取晶體管的性能，匹配電路被布置在晶體管芯片的輸入/輸出處。匹配電路是電介質(zhì)基板上的線且由阻抗轉(zhuǎn)換器配置成，并通過阻抗匹配晶體管來實現(xiàn)高輸出特性。為了增大輸出，使晶體管的柵極寬度更寬。通過將相同的信號輸入多個晶體管并共同連接所述多個晶體管的輸出，基本上使晶體管的柵極寬度更寬，并且實現(xiàn)了輸出的增大。此時，芯片內(nèi)的晶體管平行連接的數(shù)目增加，并且多個芯片以對齊的方式被布置以合成功率。如果芯片內(nèi)的晶體管平行連接的數(shù)目增加，則芯片的橫向?qū)挾瘸叽缦鄳卦龃?，晶體管芯片的兩端處的輸出部分(焊盤)之間的長度增大。此外，還當以對齊的方式布置多個芯片時，位于兩端處的輸出部分之間的長度增大。希望形成匹配電路以從這樣的晶體管芯片或多個芯片中提取輸出，而不使晶體管的輸出性能變差。圖3是示出了當應用圖2所示的、使用兩個芯片且具有彎曲形狀的線的輸出匹配電路時假定的電路布置的示例的圖。希望將輸入匹配電路考慮在內(nèi)，然而，輸入匹配電路可以通過例如以對稱的方式布置輸出匹配電路來實現(xiàn)，因此，為了簡化說明，僅說明了輸出 匹配電路。在圖3中，參考標號20表示輸入匹配電路，而30表示輸出匹配電路。如上所述，省略了對輸入匹配電路20的說明。
如圖3所示，兩個芯片IlA和IlB被布置為使得每個晶體管的輸出端被布置在一條線中，換言之，芯片IlA和IlB并排地布置。輸出匹配電路30具有低介電常數(shù)基板31A和31B、高介電常數(shù)基板33A和33B、以及低介電常數(shù)基板35。在低介電常數(shù)基板31A上，形成具有逐漸變窄的(梯形)平面形狀的漸縮線32A。在低介電常數(shù)基板31B上，形成具有逐漸變窄的(梯形)平面形狀的漸縮線32B。在高介電常數(shù)基板33A上，形成具有線性(矩形)平面形狀的低阻抗線34A。在高介電常數(shù)基板33B上，形成具有線性(矩形)平面形狀的低阻抗線34B。在低介電常數(shù)基板35上，形成用于對低阻抗線34A和34B的輸出進行阻抗匹配并在輸出OUT處合成它們的高阻抗線36A和36B。希望在高阻抗線36A和36B的輸入之間插入電阻器以防止 諸如由于封裝時的變化而產(chǎn)生的電路振蕩的麻煩。高阻抗線36A和36B的輸入端的位置是分開的，因此，連接線40A和40B從高阻抗線36A和36B的輸入端延伸并與電阻器41連接。漸縮線32A的較寬寬度側(cè)(梯形的長底邊)與芯片IlA相對并通過接合線連接。漸縮線32B的較寬寬度側(cè)(梯形的長底邊)與芯片IlB相對并通過接合線連接。芯片IlA的長度和漸縮線32A的長底邊的寬度、以及芯片IlB的長度和漸縮線32B的長底邊的寬度基本上相同，因此，接合線是平行的。漸縮線32A的較窄寬度側(cè)(梯形的短底邊)與低阻抗線34A相對并通過接合線連接。漸縮線32B的較窄寬度側(cè)(梯形的短底邊)與低阻抗線34B相對并通過接合線連接。漸縮線32A的短底邊的寬度和低阻抗線34A的寬度、以及漸縮線32B的短底邊的寬度和低阻抗線34B基本上相同，因此，接合線是平行的。低阻抗線34A與高阻抗線36A相對并通過接合線連接。低阻抗線34B與高阻抗線36B相對并通過接合線連接。因此，在圖3中的輸出匹配電路中，用于連接線的接合線基本上平行。根據(jù)基板的介電常數(shù)確定漸縮線32A和32B、低阻抗線34A和34B以及高阻抗線36A和36B的寬度和長度以實現(xiàn)阻抗匹配。如圖2和圖3所示，形成在低介電常數(shù)基板上的漸縮線具有逐漸變窄的(梯形)平面形狀并處于芯片的相對側(cè)的端部處，使布線的寬度比芯片的寬度尺寸窄。然而，當使用漸縮線時，從芯片的兩個端部輸出的信號的信號路徑長度與從芯片中央部分輸出的信號的信號路徑長度不同。因此，特別是在高頻下，信號相互抵消輸出，變得難以高效地提取信號。結果，降低了輸出、效率和頻帶。此外，難以精確調(diào)整妨礙生產(chǎn)改進的傳統(tǒng)電路特性。在以下描述的實施例中，提供了高性能集成電路安裝裝置，其中減小了從芯片的兩個端部輸出的信號與從中央部分輸出的信號之間的信號路徑長度差。圖4是示出了第一實施例中的集成電路安裝裝置的電路布置的圖。第一實施例中的集成電路安裝裝置的電路布置具有以行的形式排列多個晶體管的兩個芯片IlA和11B、輸入匹配電路20和輸出匹配電路30。從輸入匹配電路20的輸入端輸入的信號在輸入匹配電路20保持阻抗匹配的情況下被并行地輸入到兩個芯片的晶體管的輸入。因此，相同信號被輸入到多個晶體管，并且多個晶體管同時向輸出匹配電路30并行地輸出相同輸出。輸出匹配電路30在保持阻抗匹配的情況下合成并行地來自兩個芯片IlA和IlB的信號輸入，并從輸出端OUT將其輸出。由此，晶體管的柵極寬度基本上增加，并且實現(xiàn)了高輸出。如上所述，可以使用任何類型的輸入匹配電路20，并省略其說明。如圖4中所示，輸出匹配電路30具有低介電常數(shù)基板3IA和31B、高介電常數(shù)基板33A和33B、以及低介電常數(shù)基板35。在低介電常數(shù)基板31上，形成具有逐漸變窄的(梯形)平面形狀的兩條漸縮線32AA和32AB。在低介電常數(shù)基板31B上，形成具有逐漸變窄的(梯形)平面形狀的兩條漸縮線32BA和32BB。在高介電常數(shù)基板33A上，形成具有線性(矩形)平面形狀的低阻抗線34A。在高介電常數(shù)基板33B上，形成具有線性(矩形)平面形狀的低阻抗線34B。在 低介電常數(shù)基板35上，形成高阻抗線36A和36B，高阻抗線36A和36B在輸出OUT處將低阻抗線34A和34B的輸出阻抗匹配之后合成低阻抗線34A和34B的輸出。此外，在低介電常數(shù)基板35上，布置有從高阻抗線36A和36B的輸入端延伸的連接線40A和40B、以及連接線40A和40B之間連接的電阻器41。兩條漸縮線32AA和32AB的較寬寬度側(cè)(梯形的長底邊)在與信號行進的方向垂直的方向上、與芯片IlA相對地并排布置，并通過接合線而連接。兩條漸縮線32BA和32BB的較寬寬度側(cè)(梯形的長底邊)在與信號行進的方向垂直的方向上、與芯片IlB相對地并排布置，并通過接合線而連接。芯片IlA的長度基本上與兩條漸縮線32AA和32AB的長底邊的寬度之和相同，并且接合線是平行的。類似地，芯片IIB的長度基本上與兩條漸縮線32BA和32BB的長底邊的寬度之和相同，并且接合線是平行的。兩條漸縮線32AA和32AB的較窄寬度側(cè)(梯形的短底邊)與低阻抗線34A相對并通過接合線而連接。兩條漸縮線32BA和32BB的較窄寬度側(cè)(梯形的短底邊)與低阻抗線34B相對并通過接合線而連接。兩條漸縮線32AA和32AB的短底邊被布置為具有一個間隔，并且漸縮線32AA的短底邊的上端與漸縮線32AB的短底邊的下端之間的距離大于低阻抗線34A的寬度。由此，用于連接漸縮線32AA和低阻抗線34A的接合線38AA與用于連接漸縮線32AB和低阻抗線34A的接合線38AB不平行。具體地，漸縮線32AA和低阻抗線34A通過5條平行布線38AA連接，漸縮線32AB和低阻抗線34A通過5條平行布線38AB連接。然而，投影在線平面上的布線38AA的跡線在與投影在線平面上的布線38AB的跡線延伸的方向不同的方向上延伸。類似地，漸縮線32BA和低阻抗線34B通過5條平行布線38BA連接，漸縮線32BB和低阻抗線34B通過5條平行布線38BB連接。然而，投影在線平面上的布線38BA的跡線在與投影在線平面上的布線38BB的跡線延伸的方向不同的方向上延伸。低阻抗線34A與高阻抗線36A相對并通過接合線連接。低阻抗線34B與高阻抗線36B相對并通過接合線連接。高阻抗線36A和高阻抗線36B在輸出端OUT處連接，并且可以從其獲取輸出。根據(jù)基板的介電常數(shù)確定漸縮線32AA、32AB、32BA和32BB、低阻抗線34A和34B、以及高阻抗線36A和36B的寬度和長度以實現(xiàn)阻抗匹配。如上所述，第一實施例中的電路布置與圖3中的電路布置的區(qū)別在于漸縮線被分成兩條漸縮線并且兩條漸縮線的短底邊和低阻抗線通過在不同方向上延伸的接合線連接，而其它部分是相同的。圖5A是第一實施例中的集成電路安裝裝置的頂視圖，圖5B是頂視圖中的虛線部分處的截面圖。圖5A和5B示出了將圖4中的電路裝置安裝在具有金屬壁的密封金屬封裝中的高輸出放大器電路裝置。
通過蓋83和金屬壁82將封裝密封金屬底部81上。設置了連接電極84和87用于與外界的電連接。連接電極84和87通過場孔(field-through)86和89與金屬壁82和蓋83電絕緣。在連接電極84的封裝之外的部分上，設置了輸入引線85，并且在連接電極87的封裝之外的部分上，設置了輸出引線88。連接電極84的封裝內(nèi)的部分和輸入匹配電路20的輸入部分IN通過接合線等連接。連接電極88的封裝內(nèi)的部分和輸出匹配電路30的輸出部分OUT通過接合線等連接。在金屬底部81上，構成阻抗轉(zhuǎn)換器的兩個GaN(氮化鎵)功率晶體管(HEMT)芯片和匹配電路基板( 高電介質(zhì)基板、低電介質(zhì)基板)使用例如金錫(AuSn)在300°C下在氮氣環(huán)境中封裝?？梢允褂镁哂邢鄬殡姵?shù)9. 8的金屬作為低介電常數(shù)基板31A、31B以及具有相對介電常數(shù)140的金屬作為高介電常數(shù)基板33A、33B。由此，例如，在輸出匹配電路30中，可以形成用于通過具有期望特性阻抗的傳輸線將電阻器的輸出阻抗轉(zhuǎn)換為50歐姆的阻抗轉(zhuǎn)換器。形成在高介電常數(shù)基板33A、33B上的低阻抗線34A、34B被形成為具有2. 4mm的布線寬度。沿著漸縮線的短底邊的長度以規(guī)則間隔布置布線，并且布線被連接成在保持布線間隔的情況下相對于高介電常數(shù)基板33A、33B上的低阻抗線34A、34B豎直地對稱(關于信號行進方向上的線對稱)。通過如此設計配置，可以通過減小從芯片IlA與IlB內(nèi)的晶體管輸出的信號的相位差來高效地從基板31A、31B向基板33A、33B發(fā)送信號。此外，不僅通過經(jīng)由如前所述改變布線數(shù)目來調(diào)整布線電感,而且通過改變布線角度和布線數(shù)目，能夠以微小單位改變布線長度，因此，可以通過精細調(diào)整布線電感來精細調(diào)整電路特性，從而還有助于生產(chǎn)和性能的改進。低阻抗線34A、34B連接到低介電常數(shù)基板35的高阻抗線36A、36B。低介電常數(shù)基板35是具有0. 38mm的基板厚度、9. 8的基板介電常數(shù)和0. 65mm的布線寬度的平行線?？梢酝ㄟ^使電介質(zhì)基板的背面接地并使表面為信號布線，經(jīng)由微帶線而容易地實現(xiàn)微波和毫米波的傳輸線，因此可以獲得設計特性。在以上的說明中，每條線通過接合線連接，然而，也可以通過鍵合帶連接。同樣在這種情況下，用于連接漸縮線32AA和32AB的短底邊與低阻抗線34A的鍵合帶在不同的方向上延伸。此外，用于連接漸縮線32BA和32BB的短底邊與低阻抗線34B的鍵合帶在不同的方向上延伸。圖6是示意性地示出了第一實施例中的集成電路安裝裝置的阻抗轉(zhuǎn)換電路的圖。輸入匹配電路20布置到集成電路芯片IlA和IlB中的一個，并且輸出匹配電路30布置到集成電路芯片IlA和IlB中的另一個。輸入匹配電路20通過兩級的1/4波長電路執(zhí)行阻抗轉(zhuǎn)換。類似地，輸出匹配電路30也通過兩級的1/4波長電路執(zhí)行阻抗轉(zhuǎn)換。輸出匹配電路30的第一級由漸縮線32AA、32AB、32BA和32BB以及低阻抗線34形成，第二級通過高阻抗線36A和36B形成。圖7A是示出了具有第一實施例中的電路布置的測試制造放大器的測量特性的圖，圖7B是示出了具有圖3中的電路布置的測試制造放大器的測量特性的圖，以便證實第一實施例中的電路布置的效果。如圖7B所示，在圖3的電路布置中，降低了高頻的性能(輸出⑵、功率附加效率(E))。這是因為信號緊接著從芯片輸出之后的抵消在輸出匹配電路30中在高頻下變得顯著。另一方面，如圖7A所示，在第一實施例中的電路布置中，信號緊接著從芯片輸出的抵消降低，此外，使得可以精細調(diào)整特性，因此，已知輸出和功率附加效率增大，頻帶由于高頻特性的改進而變寬。由此，證實了第一實施例中的效果。圖8是示出了第二實施例中的集成電路安裝裝置的電路布置的圖。第二實施例中的電路布置與的第一實施例中的區(qū)別在于低阻抗線34A被分成兩條低阻抗線34AA和34AB并且低阻抗線34B被分成兩條低阻抗線34BA和34BB，而其它是相同的。在兩條低阻抗線34AA和34AB之間，設置了電阻器42A，并且在兩條低阻抗線34BA和34BB之間，設置了電阻器42B。隨著頻率增加從而變得不再可以忽略信號波長的線寬，激勵除了期望信號傳播模式之外的模式，從而導致信號損耗。在第二實施例中，為了避免該問題，線被形成為平行線。 此外，通過在平行線之間插入電阻器42A和42B，抑制了諸如由于封裝時的變化而產(chǎn)生的電路振蕩的問題。圖9是示出了第三實施例中的集成電路安裝裝置的電路布置的圖。第三實施例中的電路布置與第二實施例中的區(qū)別在于設置了用于合成低阻抗線34AA和34AB的合成線43A以及用于合成低阻抗線34BA和34BB的合成線43B，而其它是相同的。另外，在第三實施例中，其中在兩條低阻抗線34AA和34AB之間，設置了電阻器42A，并且在兩條低阻抗線34BA和34BB之間，設置了電阻器42B，可以獲得與第一實施例中相同的效果。圖10是示出了第四實施例中的集成電路安裝裝置的電路布置的圖。第四實施例中的電路布置與第一實施例中的區(qū)別在于漸縮線32AA、32AB、32BA和32BB形成在高介電常數(shù)基板33A和33B上并且在高介電常數(shù)基板33A和33B上形成低阻抗線34A和34B，而其它是相同的。因此，在第四實施例中，未設置低介電常數(shù)基板3IA和31B。在第四實施例中，也可以獲得與第一實施例相同的效果。圖11是示出了第五實施例中的集成電路安裝裝置的電路布置的圖。第五實施例中的電路布置與第一實施例中的區(qū)別在于漸縮線32AA、32AB、32BA和32BB的形狀被形成為分別分為關于中心對稱的形狀的、圖3所示的漸縮線32A和32B的形狀，而其它是相同的。還可以在漸縮線32AA和32AB之間、以及在漸縮線32BA和32BB之間連接電阻器49A和49B。由此，可以抑制諸如由于封裝時的變化而產(chǎn)生的電路振蕩的麻煩。在第五實施例中，也可以獲得與第一實施例相同的效果。圖12是示出了第六實施例中的集成電路安裝裝置的電路布置的圖。第六實施例中的電路布置與第一實施例中的區(qū)別在于與第一實施例中的輸出匹配電路相同的布置也應用于輸入匹配電路20。對于芯片IIA和11B，輸入匹配電路20的配置和操作與輸出匹配電路30的配置和操作對稱，因此省略其說明。如上說明了實施例中的集成電路安裝裝置的電路布置，然而，還可以存在各種修改示例。例如，在以上描述的說明中，說明了具有線性(矩形)平面形狀的低阻抗線的示例，然而，也可以將其形成為逐漸變窄的形狀。圖13示出了修改示例，其中低阻抗線34A被形成為第四實施例中的電路布置中的逐漸變窄的形狀。
此外，第二至第五實施例中說明的輸出匹配電路30的配置也可以應用于輸入匹配電路20。此外，也可以將以上說明的實施例中的配置僅應用于輸入匹配電路，或?qū)⒉煌渲脩糜谳敵銎ヅ潆娐?0和輸入匹配電路20，或應用其組合。此外,在實施例中，使用了 GaN晶體管,然而，也可以使用利用Si、GaAs、InP等的晶體管。在實施例中，芯片和匹配電路基板使用AuSn來封裝，然而，也可以使用導電粘合劑來封裝。 在這種情況下，可以在200°C或更低溫度下封裝，因此，可以抑制由于封裝和芯片、匹配電路基板、以及電容器之間的熱膨脹系數(shù)的不同而產(chǎn)生的裂縫，從而可以改進生產(chǎn)。此夕卜，可以封裝諸如抗熱性相對較差的InP的裝置，而不使特性變差。此外，可以應用諸如具有封裝材料的大的熱膨脹系數(shù)差、良好的散熱特性的銅的材料，因此，可以實現(xiàn)具有較高輸出的電路。如以上所說明的，根據(jù)實施例，使得可以減小阻抗轉(zhuǎn)換電路的損耗，并且還可以精細調(diào)整阻抗轉(zhuǎn)換電路的特性，因此，可以通過改進生產(chǎn)而以低成本實現(xiàn)具有更高性能(諸如更高輸出、更高效率和更寬頻帶)的集成電路裝置。 接下來，說明了上述集成電路裝置的應用示例。圖14是示出了使用實施例中的高輸出放大器電路裝置的通信裝置模塊100的配置的圖。如圖14所示，通信裝置模塊100包括連接到天線的輸入/輸出端90、與輸入/輸出端90連接的發(fā)送/接收開關裝置91、低噪聲放大器92、控制電路93、前級放大器94、高輸出放大器95、以及濾波器96。圖14中的右前側(cè)的行構成發(fā)送系統(tǒng)，且左后側(cè)構成接收系統(tǒng)。來自輸入/輸出端90的輸入信號由發(fā)送/接收開關裝置91被選擇性地發(fā)送到低噪聲放大器92，并且執(zhí)行接收處理。另一方面，在前級放大器94中放大的發(fā)送信號進一步被高輸出放大器95放大，并由發(fā)送/接收開關裝置91通過濾波器96被選擇性地發(fā)送到輸入/輸出端90，并從天線發(fā)送。作為高輸出放大器95，使用了實施例中的高輸出放大器電路裝置。很顯然，不僅可以在發(fā)送/接收通信模塊裝置中而且可以在發(fā)送通信裝置模塊中使用實施例中的高輸出放大器電路裝置。圖14中的通信裝置模塊100被用作諸如通信系統(tǒng)、雷達、傳感器和無線電干擾單元的系統(tǒng)裝置的部分。當安裝在各種裝置中時，實施例中的高性能緊湊型的高輸出放大器電路裝置可以有助于裝置性能的改進以及裝置尺寸的減小。本文中記載的所有示例和條件用語旨在用于教導的目的，以幫助讀者理解本發(fā)明以及發(fā)明人對促進技術發(fā)展貢獻的想法，應當被解釋為不限于這樣具體記載的示例和條件，說明書中的這樣的示例的組織也不涉及本發(fā)明的優(yōu)點和缺點的說明。雖然已經(jīng)詳細描述了本發(fā)明的實施例，但是應理解，在不背離本發(fā)明的精神和范圍的情況下可以對其進行各種修改、替代、和變更。
權利要求
1.一種傳輸線,包括 具有逐漸變窄的平面形狀且平行布置的兩條漸縮線； 與所述兩條漸縮線的較窄寬度側(cè)相對地設置的對置線；以及 用于連接所述兩條漸縮線的所述較窄寬度側(cè)和所述對置線的接合線，其中， 平行布置的所述兩條漸縮線的所述較窄寬度側(cè)上的兩個外緣之間的距離大于所述對置線的與所述兩條漸縮線的所述較窄寬度側(cè)相對的相對側(cè)上的外緣之間的距離。
2.根據(jù)權利要求I所述的傳輸線，其中 所述對置線包括一條對置線，并且 平行布置的所述兩條漸縮線的所述較窄寬度側(cè)上的兩個外緣之間的距離大于所述一條對置線的相對側(cè)上的寬度。
3.根據(jù)權利要求I所述的傳輸線，其中 所述對置線包括兩條對置線，并且 平行布置的所述兩條漸縮線的所述較窄寬度側(cè)上的外緣之間的距離大于所述兩條對置線的相對側(cè)上的兩個外緣之間的距離。
4.根據(jù)權利要求I至3中任意一項所述的傳輸線，其中 所述對置線具有矩形的平面形狀。
5.根據(jù)權利要求I至3中任意一項所述的傳輸線，其中 所述對置線具有逐漸變窄的平面形狀。
6.根據(jù)權利要求I至3中任意一項所述的傳輸線，其中 所述接合線包括第一組和第二組， 所述第一組中的多條布線當投影在所述對置線的平面上時在第一方向上彼此平行地延伸，并且 所述第二組中的多條布線在第二方向上彼此平行地延伸，當投影在所述對置線的平面上時所述第二方向與所述第一方向不同。
7.根據(jù)權利要求I所述的傳輸線，其中 所述兩條漸縮線被形成在低介電常數(shù)基板上， 所述對置線是形成在高介電常數(shù)基板上的低阻抗線。
8.根據(jù)權利要求I所述的傳輸線,其中 所述兩條漸縮線被形成在高介電常數(shù)基板上， 所述對置線是形成在高介電常數(shù)基板上的低阻抗線。
9.根據(jù)權利要求7或8所述的傳輸線，還包括形成在低介電常數(shù)基板上的高阻抗線，所述低介電常數(shù)基板的介電常數(shù)低于所述高介電常數(shù)基板的介電常數(shù)，在所述高介電常數(shù)基板上形成有所述對置線，且所述對置線要連接到所述高阻抗線，其中 所述對置線連接到所述高阻抗線，并且 所述傳輸線形成阻抗轉(zhuǎn)換電路。
10.一種傳輸線，包括 兩條第一線； 第二線；以及 用于連接所述兩條第一線和所述第二線的接合線，其中所述接合線包括第一組和第二組， 所述第一組中的多條布線當投影在所述線的平面上時在第一方向上彼此平行地延伸，并且 所述第二組中的多條布線在第二方向上彼此平行地延伸，所述第二方向與所述第一方向不同。
11.一種集成電路安裝裝置，包括 集成電路；以及 根據(jù)權利要求I至3中任意一項所述的傳輸線。
12.根據(jù)權利要求11所述的集成電路安裝裝置，其中 所述傳輸線設置在所述集成電路的輸出側(cè)，并且 所述集成電路的輸出和所述傳輸線的所述兩條漸縮線的較寬寬度側(cè)通過接合線連接。
13.根據(jù)權利要求11所述的集成電路安裝裝置，其中 所述傳輸線設置在所述集成電路的輸入側(cè)和輸出側(cè)，并且 所述集成電路的輸入和輸出與所述傳輸線的所述兩條漸縮線的較寬寬度側(cè)通過接合線連接。
14.根據(jù)權利要求11所述的集成電路安裝裝置，其中 所述集成電路包括與所述傳輸線的所述兩條漸縮線的較寬寬度側(cè)平行排列的多個晶體管。
15.一種通信裝置模塊，包括根據(jù)權利要求11所述的集成電路安裝裝置。
全文摘要
本發(fā)明公開了一種傳輸線、阻抗變換器、集成電路安裝裝置和通信裝置模塊，所述傳輸線包括具有逐漸變窄的平面形狀且平行布置的兩條漸縮線；與兩條漸縮線的較窄寬度側(cè)相對地設置的對置線；以及用于連接兩條漸縮線的較窄寬度側(cè)和對置線的接合線，其中，平行布置的兩條漸縮線的較窄寬度側(cè)上的兩個外緣之間的寬度大于對置線的與兩條漸縮線的較窄寬度側(cè)相對的相對側(cè)上的外緣之間的寬度。
文檔編號H04L25/02GK102623863SQ20111038457
公開日2012年8月1日 申請日期2011年11月28日 優(yōu)先權日2011年1月27日
發(fā)明者增田哲 申請人:富士通株式會社