專利名稱：一種mvb網(wǎng)絡(luò)的數(shù)據(jù)檢測(cè)設(shè)備及方法
技術(shù)領(lǐng)域：
本申請(qǐng)涉及通信技術(shù)領(lǐng)域，特別是涉及一種MVB網(wǎng)絡(luò)的數(shù)據(jù)檢測(cè)設(shè)備及方法。
背景技術(shù)：
1999 年 6 月，TCN(Train Communication Network,列車通信網(wǎng)絡(luò))標(biāo)準(zhǔn)草案 IEC61375-1正式成為國(guó)際標(biāo)準(zhǔn)。2007年4月IEC61375-1進(jìn)行了修訂，發(fā)布了第2版，同時(shí)也發(fā)布了 IEC61375-2列車通信網(wǎng)絡(luò)兼容性測(cè)試標(biāo)準(zhǔn)。該標(biāo)準(zhǔn)將通信網(wǎng)絡(luò)分成用于連接各節(jié)可動(dòng)態(tài)編組的車輛的列車級(jí)通信網(wǎng)絡(luò)WTB (Twisted Train Bus，絞線式列車總線)和用于連接車輛內(nèi)固定設(shè)備的車輛通信網(wǎng)絡(luò)MVB (Multifunctional Vehicle Bus，多功能列車總線)。目前國(guó)內(nèi)的CRH(China Railways High-speed，中國(guó)高速鐵路)系列動(dòng)車組中， CRHUCRH3和CRH5均采用基于TCN標(biāo)準(zhǔn)構(gòu)成列車通信與控制系統(tǒng)。還有很多已建、在建和即將建設(shè)開(kāi)通的地鐵列車都采用基于MVB標(biāo)準(zhǔn)的網(wǎng)絡(luò)控制系統(tǒng)。但目前國(guó)內(nèi)的地鐵車輛和高速列車大都是直接采購(gòu)國(guó)外整套控制網(wǎng)絡(luò)設(shè)備，在整車調(diào)試時(shí)無(wú)法實(shí)現(xiàn)透明化，運(yùn)行中由于控制網(wǎng)絡(luò)出現(xiàn)的故障，難以找到真正的問(wèn)題根源，其維護(hù)維修十分困難。所以對(duì)MVB網(wǎng)絡(luò)的數(shù)據(jù)進(jìn)行有效檢測(cè)是設(shè)計(jì)實(shí)施、運(yùn)營(yíng)維護(hù)以及檢修維修控制系統(tǒng)的必備手段。為了解決上述問(wèn)題，現(xiàn)有的MVB網(wǎng)絡(luò)檢測(cè)設(shè)備，通常采用專用的MVB控制器控制核心的MVB網(wǎng)絡(luò)，MVB控制器會(huì)通過(guò)PC104總線與CPU (Central Processing Unit,中央處理單元)連接，CPU再通過(guò)通信接口(例如，以太網(wǎng)和RS232串口等)與計(jì)算機(jī)連接，在計(jì)算機(jī)中安裝專用的數(shù)據(jù)分析軟件來(lái)分析數(shù)據(jù)。此時(shí)數(shù)據(jù)需要通過(guò)PC104總線從MVB控制器傳輸給CPU，通過(guò)CPU對(duì)數(shù)據(jù)進(jìn)行解析、轉(zhuǎn)換后，再通過(guò)通信接口傳輸給計(jì)算機(jī)，計(jì)算機(jī)通過(guò)數(shù)據(jù)分析軟件對(duì)數(shù)據(jù)進(jìn)行分析處理。由上述可知，數(shù)據(jù)需要通過(guò)一系列的解析、轉(zhuǎn)換處理，才會(huì)傳到計(jì)算機(jī)中會(huì)耗費(fèi)比較長(zhǎng)的時(shí)間，導(dǎo)致數(shù)據(jù)傳輸速率非常低。傳輸?shù)接?jì)算機(jī)后才能進(jìn)行分析，數(shù)據(jù)處理的實(shí)時(shí)性非常低。

發(fā)明內(nèi)容
本申請(qǐng)?zhí)峁┝艘环NMVB網(wǎng)絡(luò)的數(shù)據(jù)檢測(cè)設(shè)備及方法，以解決原有MVB網(wǎng)絡(luò)的數(shù)據(jù)檢測(cè)設(shè)備傳輸速率低，數(shù)據(jù)處理實(shí)時(shí)性差的問(wèn)題。為了解決上述問(wèn)題，本申請(qǐng)公開(kāi)了一種MVB網(wǎng)絡(luò)的數(shù)據(jù)檢測(cè)設(shè)備，包括FPGA控制器、USB控制器、USB總線接口和MVB物理接口，其中，所述的FPGA控制器用于完成MVB協(xié)議控制及網(wǎng)絡(luò)錯(cuò)誤分析，包括MVB協(xié)議控制模塊、錯(cuò)誤分析模塊和USB接口控制模塊；所述的MVB協(xié)議控制模塊通過(guò)內(nèi)部總線連接錯(cuò)誤分析模塊和USB接口控制模塊， 包括MVB接口 IP核子模塊和內(nèi)部存儲(chǔ)器子模塊；所述的錯(cuò)誤分析模塊通過(guò)內(nèi)部總線，分別連接MVB協(xié)議控制模塊和USB接口控制模塊；USB接口控制模塊封裝了讀寫(xiě)USB控制器的相關(guān)時(shí)序，通過(guò)內(nèi)部總線分別連接MVB 協(xié)議控制模塊和錯(cuò)誤分析模塊。所述USB控制器包括FIFO模塊和SIE模塊，F(xiàn)IFO模塊通過(guò)內(nèi)部總線連接SIE模塊；FPGA控制器的MVB協(xié)議控制模塊通過(guò)MVB物理接口連接MVB網(wǎng)絡(luò)；FPGA控制器的USB接口控制模塊連接USB控制器的FIFO模塊；USB控制器的SIE模塊通過(guò)USB總線接口連接上位機(jī)。優(yōu)選的，所述MVB物理接口具有兩路冗余結(jié)構(gòu)，包括介質(zhì)切換電路，所述介質(zhì)切換電路用于根據(jù)MVB網(wǎng)絡(luò)的介質(zhì)，選擇相應(yīng)的介質(zhì)切換電路。優(yōu)選的，所述的系統(tǒng)還包括實(shí)時(shí)時(shí)鐘電路，其中，實(shí)時(shí)時(shí)鐘電路連接FPGA控制器，用于提供實(shí)時(shí)時(shí)鐘。優(yōu)選的，所述的系統(tǒng)還包括復(fù)位電路，其中，復(fù)位電路分別連接FPGA控制器和 USB控制器，用于提供復(fù)位信號(hào)。優(yōu)選的，所述的系統(tǒng)還包括電源電路，其中，電源電路分別連接FPGA控制器、USB 控制器和上位機(jī)，用于提供供電電壓。相應(yīng)的本申請(qǐng)還公開(kāi)了一種MVB網(wǎng)絡(luò)的數(shù)據(jù)檢測(cè)方法，包括FPGA控制器中的MVB接口 IP核子模塊捕獲MVB網(wǎng)絡(luò)數(shù)據(jù)的數(shù)據(jù)包并進(jìn)行解碼；若解碼后數(shù)據(jù)包為完整的數(shù)據(jù)包，則將所述MVB網(wǎng)絡(luò)數(shù)據(jù)解析為標(biāo)準(zhǔn)數(shù)據(jù)；若解碼后數(shù)據(jù)包為不完整的數(shù)據(jù)包，則通過(guò)錯(cuò)誤分析模塊處理得到相應(yīng)的錯(cuò)誤信息；將所述標(biāo)準(zhǔn)數(shù)據(jù)，或，錯(cuò)誤信息發(fā)送至USB控制器；當(dāng)USB控制器檢測(cè)到上位機(jī)的請(qǐng)求并有待發(fā)送數(shù)據(jù)時(shí)，通過(guò)USB總線將USB控制器中的標(biāo)準(zhǔn)數(shù)據(jù)或錯(cuò)誤信息傳輸給上位機(jī)。優(yōu)選的，F(xiàn)PGA控制器中的MVB接口 IP核子模塊捕獲MVB網(wǎng)絡(luò)數(shù)據(jù)的數(shù)據(jù)包并進(jìn)行解碼之前，還包括根據(jù)MVB網(wǎng)絡(luò)實(shí)際采用的介質(zhì)，選擇MVB物理接口中相應(yīng)的介質(zhì)切換電路。優(yōu)選的，將所述標(biāo)準(zhǔn)數(shù)據(jù)，或，錯(cuò)誤信息發(fā)送至USB控制器之前，還包括從實(shí)時(shí)時(shí)鐘電路獲取的當(dāng)前時(shí)刻的實(shí)時(shí)時(shí)鐘。優(yōu)選的，將所述標(biāo)準(zhǔn)數(shù)據(jù)或錯(cuò)誤信息發(fā)送至USB控制器，包括將所述標(biāo)準(zhǔn)數(shù)據(jù)與當(dāng)前時(shí)刻的實(shí)時(shí)時(shí)鐘打包發(fā)送至USB控制器，或，將所述錯(cuò)誤信息與當(dāng)前時(shí)刻的實(shí)時(shí)時(shí)鐘打包發(fā)送至USB控制器。與現(xiàn)有技術(shù)相比，本申請(qǐng)包括以下優(yōu)點(diǎn)本申請(qǐng)?zhí)峁┝艘环NMVB網(wǎng)絡(luò)的數(shù)據(jù)檢測(cè)設(shè)備及方法，所述的裝置包括USB控制器、 FPGA控制器、USB總線接口和MVB物理接口。其中，F(xiàn)PGA控制器的MVB協(xié)議控制模塊通過(guò) MVB物理接口連接MVB網(wǎng)絡(luò)，并捕獲MVB網(wǎng)絡(luò)傳輸?shù)臄?shù)據(jù)包，若進(jìn)一步分析為完整數(shù)據(jù)，則將數(shù)據(jù)通過(guò)USB控制器傳送到上位機(jī)；若為不完整的數(shù)據(jù)包，則通過(guò)FPGA控制器的錯(cuò)誤分析模塊進(jìn)行處理，然后將錯(cuò)誤信息通過(guò)USB控制器傳送到上位機(jī)。本申請(qǐng)所述的設(shè)備能夠通過(guò)FPGA控制器實(shí)現(xiàn)對(duì)MVB網(wǎng)絡(luò)數(shù)據(jù)進(jìn)行實(shí)時(shí)處理、分析，數(shù)據(jù)處理效率高，節(jié)省時(shí)間。并可以通過(guò)USB串口高速傳送至上位機(jī)，無(wú)需采用CPU控制的數(shù)據(jù)傳輸模式，快速的上報(bào)錯(cuò)誤信息和正確數(shù)據(jù)。


圖1是本申請(qǐng)實(shí)施例所述一種MVB網(wǎng)絡(luò)的數(shù)據(jù)檢測(cè)設(shè)備結(jié)構(gòu)圖；圖2是本申請(qǐng)實(shí)施例所述一種MVB網(wǎng)絡(luò)的數(shù)據(jù)檢測(cè)方法流程圖；圖3是本申請(qǐng)優(yōu)選實(shí)施例所述一種MVB網(wǎng)絡(luò)的數(shù)據(jù)檢測(cè)方法流程圖。
具體實(shí)施例方式為使本申請(qǐng)的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖和具體實(shí)施方式
對(duì)本申請(qǐng)作進(jìn)一步詳細(xì)的說(shuō)明。目前國(guó)內(nèi)的地鐵車輛和高速列車在整車調(diào)試時(shí)無(wú)法實(shí)現(xiàn)透明化，運(yùn)行中由于控制網(wǎng)絡(luò)出現(xiàn)的故障，難以找到真正的問(wèn)題根源，其維護(hù)維修十分困難。所以對(duì)MVB網(wǎng)絡(luò)的數(shù)據(jù)進(jìn)行有效檢測(cè)是設(shè)計(jì)實(shí)施、運(yùn)營(yíng)維護(hù)以及檢修維修控制系統(tǒng)的必備手段?，F(xiàn)有的MVB網(wǎng)絡(luò)檢測(cè)設(shè)備，通常采用專用的MVB控制器控制核心的MVB網(wǎng)絡(luò)，MVB 控制器會(huì)通過(guò)PC104總線與CPU (Central Processing Unit，中央處理單元)連接，CPU再通過(guò)以太網(wǎng)與計(jì)算機(jī)連接，在計(jì)算機(jī)中安裝專用的數(shù)據(jù)分析軟件來(lái)分析數(shù)據(jù)。由上述可知，數(shù)據(jù)需要通過(guò)一系列的解析、轉(zhuǎn)換處理，才會(huì)傳到計(jì)算機(jī)中會(huì)耗費(fèi)比較長(zhǎng)的時(shí)間，導(dǎo)致數(shù)據(jù)傳輸速率非常低。并且還存在網(wǎng)絡(luò)狀態(tài)不穩(wěn)定等因素，進(jìn)一步導(dǎo)致數(shù)據(jù)傳輸延遲，傳輸?shù)接?jì)算機(jī)后才能進(jìn)行分析，數(shù)據(jù)處理的實(shí)時(shí)性非常低。本申請(qǐng)?zhí)峁┝艘环NMVB網(wǎng)絡(luò)的數(shù)據(jù)檢測(cè)設(shè)備及方法，能夠?qū)VB網(wǎng)絡(luò)數(shù)據(jù)進(jìn)行實(shí)時(shí)處理、分析，數(shù)據(jù)處理效率高，節(jié)省時(shí)間，并可以通過(guò)USB串口高速傳送至上位機(jī)，快速的上報(bào)錯(cuò)誤信息和正確數(shù)據(jù)。參照?qǐng)D1，給出了本申請(qǐng)實(shí)施例所述一種MVB網(wǎng)絡(luò)的數(shù)據(jù)檢測(cè)設(shè)備結(jié)構(gòu)圖。本申請(qǐng)?zhí)峁┮环NMVB網(wǎng)絡(luò)的數(shù)據(jù)檢測(cè)設(shè)備，包括FPGA控制器11、USB控制器12、 USB總線接口 13、MVB物理接口 14，實(shí)時(shí)時(shí)鐘電路15、復(fù)位電路16和電源電路17，其中，所述的FPGA控制器11用于完成MVB協(xié)議控制及網(wǎng)絡(luò)錯(cuò)誤分析，主要包括晶振電路、復(fù)位電路及JTAG(Joint Test Action Group，聯(lián)合測(cè)試行為組織)下載電路。包括MVB 協(xié)議控制模塊111、錯(cuò)誤分析模塊112和USB接口控制模塊113，負(fù)責(zé)將MVB總線的所有信息按照TCN標(biāo)準(zhǔn)協(xié)議進(jìn)行解碼，并能夠監(jiān)測(cè)MVB網(wǎng)絡(luò)通信狀態(tài)實(shí)現(xiàn)網(wǎng)絡(luò)數(shù)據(jù)傳輸錯(cuò)誤檢測(cè)分析，同時(shí)實(shí)現(xiàn)與USB控制器的數(shù)據(jù)通信。其中，USB為Universal Serial BUS通用串行總線，是一個(gè)外部總線標(biāo)準(zhǔn)，用于規(guī)范電腦與外部設(shè)備的連接和通訊。FPGA為Field-Programmable Gate Array，現(xiàn)場(chǎng)可編程門(mén)陣列。JTAG為Joint Test Action Group，聯(lián)合測(cè)試行為組織。FPGA控制器11的MVB協(xié)議控制模塊111通過(guò)MVB物理接口 14連接MVB網(wǎng)絡(luò)。所述的MVB協(xié)議控制模塊111與MVB網(wǎng)絡(luò)實(shí)現(xiàn)通訊功能，通信數(shù)據(jù)包括過(guò)程數(shù)據(jù)、 消息數(shù)據(jù)、監(jiān)視數(shù)據(jù)等，符合IEC61375-1標(biāo)準(zhǔn)的相關(guān)規(guī)定。并且通過(guò)內(nèi)部總線連接錯(cuò)誤分析模塊112和USB接口控制模塊113，包括MVB接口 IP核子模塊1111和內(nèi)部存儲(chǔ)器子模塊1112。其中，MVB接口 IP核1111中包括MVB數(shù)據(jù)的編/解碼模塊，在本申請(qǐng)所述的設(shè)備與網(wǎng)絡(luò)連接后，編/解碼模塊能夠?qū)崟r(shí)捕獲MVB網(wǎng)絡(luò)上的數(shù)據(jù)包并進(jìn)行解碼，根據(jù) IEC61375-1標(biāo)準(zhǔn)的相關(guān)規(guī)定，可以判斷接收的數(shù)據(jù)包是否為完整的正常數(shù)據(jù)包。其中，IP 為 Intellectual Property,知識(shí)產(chǎn)權(quán)。所述的錯(cuò)誤分析模塊112用于完成幀數(shù)據(jù)的錯(cuò)誤檢測(cè)及分析，通過(guò)內(nèi)部總線分別連接MVB協(xié)議控制模塊111和USB接口控制模塊113。在IEC61357-1標(biāo)準(zhǔn)中規(guī)定了信號(hào)的編碼，CRC校驗(yàn)(Cyclic Redundancy Check，循環(huán)冗余校驗(yàn)碼)，主從幀數(shù)據(jù)的完整性 (IEC61357-1標(biāo)準(zhǔn)中規(guī)定了主幀數(shù)據(jù)長(zhǎng)度和從幀數(shù)據(jù)長(zhǎng)度)和主從幀數(shù)據(jù)的響應(yīng)時(shí)間。因此錯(cuò)誤分析模塊112根據(jù)上述規(guī)定，檢測(cè)MVB網(wǎng)絡(luò)傳輸?shù)膸瑪?shù)據(jù)長(zhǎng)度是否符合規(guī)定等，實(shí)現(xiàn)對(duì)幀數(shù)據(jù)的錯(cuò)誤檢測(cè)及分析。USB接口控制模塊113封裝了讀寫(xiě)USB控制器的相關(guān)時(shí)序，通過(guò)內(nèi)部總線分別連接MVB協(xié)議控制模塊111和錯(cuò)誤分析模塊112，接收MVB協(xié)議控制模塊111和錯(cuò)誤分析模塊 112傳送的數(shù)據(jù)，并且發(fā)送數(shù)據(jù)到USB控制器12，同時(shí)接收USB控制器12傳送的消息。FPGA控制器11的USB接口控制模塊113連接USB控制器12的FIFO模塊121。USB控制器12的SIE模塊122通過(guò)USB總線接口 13連接上位機(jī)，實(shí)現(xiàn)與上位機(jī)的數(shù)據(jù)交換。所述USB 控制器 12 包括 FIFO 模塊 121 和 SIE 模塊 122，F(xiàn)IFO (First Input First Output，先入先出)模塊121通過(guò)內(nèi)部總線連接SIE模塊122。其中，SIE (Serial Interface Engine，串行接口引擎)是USB外設(shè)最重要的硬件組成部分之一。USB控制器12工作在無(wú)需CPU參與控制的Slave FIFO模式，F(xiàn)PGA控制器11負(fù)責(zé) USB應(yīng)用層數(shù)據(jù)的處理，F(xiàn)IFO模塊121是FPGA控制器11和SIE模塊122之間通信的橋梁。 SIE模塊122把從計(jì)算機(jī)接收到的數(shù)據(jù)包放在FIFO模塊121的緩沖區(qū)中供FPGA控制器11 讀?。籉PGA控制器11把需要發(fā)送的數(shù)據(jù)存放在FIFO模塊121的緩沖區(qū)中供SIE模塊122 讀取并發(fā)送到上位機(jī)。具體實(shí)現(xiàn)中，F(xiàn)PGA控制器11可以通過(guò)自定義1/0(input/output即輸入輸出端口 )引腳分別與USB控制器12的引腳相連，所述引腳為IFCLK、FIF0ADR[1 0]、FLAGA、 FLAGB, FLAGC, SLOE、SLRD, SLWR, FD [15:0]、HiTEND，其中各個(gè)引腳的功能屬于現(xiàn)有技術(shù)，不是本申請(qǐng)的重點(diǎn)，因此不具體論述。所述MVB物理接口 14具有兩路冗余結(jié)構(gòu)，實(shí)現(xiàn)MVB網(wǎng)絡(luò)與MVB協(xié)議控制模塊111 的通信?？梢园∕VB物理層電平轉(zhuǎn)換電路、變壓器隔離電路、光纖驅(qū)動(dòng)電路和介質(zhì)切換電路，其中，在IEC61375-1標(biāo)準(zhǔn)中規(guī)定了 ESD/EMD/0GF三種介質(zhì)，本申請(qǐng)所述的設(shè)備在啟動(dòng)時(shí)，MVB物理接口 14中的介質(zhì)切換電路可以根據(jù)MVB網(wǎng)絡(luò)的介質(zhì)選擇相應(yīng)的介質(zhì)切換電路。其中，ESD 為 Electrical Short Distance，電氣短距離；EMD為 Electrical Middle Distance，電氣中距離；OGF 為 Optical Glass Fibre，光纖。實(shí)時(shí)時(shí)鐘15電路連接FPGA控制器11，用于提供實(shí)時(shí)時(shí)鐘。復(fù)位電路16分別連接FPGA控制器11和USB控制器12，用于提供復(fù)位信號(hào)；
電源電路17分別連接FPGA控制器11、USB控制器12和上位機(jī)，用于提供供電電壓。其中，電源電路通過(guò)USB電纜與上位機(jī)相連后，可以通過(guò)USB電纜給整個(gè)MVB網(wǎng)絡(luò)的數(shù)據(jù)檢測(cè)設(shè)備供電，實(shí)現(xiàn)設(shè)備的自供電功能。其中，圖1中單向箭頭代表單向通信，雙向箭頭代表雙向通信。綜上所述，本申請(qǐng)?zhí)峁┝艘环NMVB網(wǎng)絡(luò)的數(shù)據(jù)檢測(cè)設(shè)備，所述的裝置包括USB控制器、FPGA控制器、USB總線接口和MVB物理接口。其中，F(xiàn)PGA控制器的MVB協(xié)議控制模塊通過(guò)MVB物理接口連接MVB網(wǎng)絡(luò)，并捕獲MVB網(wǎng)絡(luò)傳輸?shù)臄?shù)據(jù)包，若進(jìn)一步分析為完整數(shù)據(jù)， 則將數(shù)據(jù)通過(guò)USB控制器傳送到上位機(jī)；若為不完整的數(shù)據(jù)包，則通過(guò)FPGA控制器的錯(cuò)誤分析模塊進(jìn)行處理，然后將錯(cuò)誤信息通過(guò)USB控制器傳送到上位機(jī)。本申請(qǐng)所述的設(shè)備能夠?qū)VB網(wǎng)絡(luò)數(shù)據(jù)進(jìn)行實(shí)時(shí)處理、分析，數(shù)據(jù)處理效率高，節(jié)省時(shí)間，并可以通過(guò)USB串口高速傳送至上位機(jī)，快速的上報(bào)錯(cuò)誤信息和正確數(shù)據(jù)。參照?qǐng)D2，給出了本申請(qǐng)實(shí)施例所述一種MVB網(wǎng)絡(luò)的數(shù)據(jù)檢測(cè)方法流程圖。相應(yīng)的，本申請(qǐng)還提供了一種MVB網(wǎng)絡(luò)的數(shù)據(jù)檢測(cè)方法，可以實(shí)現(xiàn)多任務(wù)的并行處理，包括步驟101，F(xiàn)PGA控制器中的MVB接口 IP核子模塊捕獲MVB網(wǎng)絡(luò)數(shù)據(jù)的數(shù)據(jù)包并進(jìn)行解碼；MVB接口 IP核1111中包括MVB數(shù)據(jù)的編/解碼模塊，在本申請(qǐng)所述的設(shè)備與網(wǎng)絡(luò)連接后，編/解碼模塊能夠?qū)崟r(shí)捕獲MVB網(wǎng)絡(luò)上的數(shù)據(jù)包并進(jìn)行解碼。根據(jù)IEC61375-1標(biāo)準(zhǔn)的相關(guān)規(guī)定，可以判斷接收的數(shù)據(jù)包是否為完整的正常數(shù)據(jù)包。若解碼后數(shù)據(jù)包為完整的數(shù)據(jù)包，則執(zhí)行步驟13 ；若解碼后數(shù)據(jù)包為不完整的數(shù)據(jù)包，則執(zhí)行步驟14。其中，所述完整的數(shù)據(jù)包為完整并且符合IEC61375-1標(biāo)準(zhǔn)規(guī)定的數(shù)據(jù)包。所述不完整的數(shù)據(jù)包為不完整，或不符合IEC61375-1標(biāo)準(zhǔn)規(guī)定的數(shù)據(jù)包。步驟102，將所述MVB網(wǎng)絡(luò)數(shù)據(jù)解析為標(biāo)準(zhǔn)數(shù)據(jù)；上述步驟中，若解碼后數(shù)據(jù)包為完整的數(shù)據(jù)包時(shí)，可以進(jìn)一步解析為標(biāo)準(zhǔn)數(shù)據(jù)。當(dāng)然在具體實(shí)施中，對(duì)于解碼后是完整的數(shù)據(jù)包的情況，可以直接解碼成標(biāo)準(zhǔn)數(shù)據(jù)，此處是具體實(shí)施中的一種方式，不應(yīng)理解為是對(duì)本申請(qǐng)的限制。步驟103，通過(guò)錯(cuò)誤分析模塊處理得到相應(yīng)的錯(cuò)誤信息；錯(cuò)誤分析模塊根據(jù)IEC61357-1標(biāo)準(zhǔn)中的規(guī)定，可以檢測(cè)MVB網(wǎng)絡(luò)傳輸?shù)膸瑪?shù)據(jù)長(zhǎng)度及響應(yīng)時(shí)間等是否符合規(guī)定，實(shí)現(xiàn)對(duì)幀數(shù)據(jù)的錯(cuò)誤檢測(cè)及分析，得到相應(yīng)的錯(cuò)誤信息。步驟104，將所述標(biāo)準(zhǔn)數(shù)據(jù)，或，錯(cuò)誤信息發(fā)送至USB控制器；當(dāng)USB控制器檢測(cè)到上位機(jī)的請(qǐng)求并有待發(fā)送數(shù)據(jù)時(shí)，執(zhí)行步驟15，否則繼續(xù)等
IvTo步驟105，通過(guò)USB總線將USB控制器中的標(biāo)準(zhǔn)數(shù)據(jù)或錯(cuò)誤信息傳輸給上位機(jī)。優(yōu)選的，步驟101之前還包括根據(jù)MVB網(wǎng)絡(luò)實(shí)際采用的介質(zhì)，選擇MVB物理接口中相應(yīng)的介質(zhì)切換電路；在IEC61375-1標(biāo)準(zhǔn)中規(guī)定了 ESD/EMD/0GF三種介質(zhì)，本申請(qǐng)所述的設(shè)備在啟動(dòng)時(shí)，MVB物理接口 14中的介質(zhì)切換電路可以根據(jù)MVB網(wǎng)絡(luò)的介質(zhì)選擇相應(yīng)的介質(zhì)切換電路。優(yōu)選的，將所述標(biāo)準(zhǔn)數(shù)據(jù)，或，錯(cuò)誤信息發(fā)送至USB控制器之前，還包括
從實(shí)時(shí)時(shí)鐘電路獲取的當(dāng)前時(shí)刻的實(shí)時(shí)時(shí)鐘。優(yōu)選的，將所述標(biāo)準(zhǔn)數(shù)據(jù)或錯(cuò)誤信息發(fā)送至USB控制器，包括將所述標(biāo)準(zhǔn)數(shù)據(jù)與當(dāng)前時(shí)刻的實(shí)時(shí)時(shí)鐘打包發(fā)送至USB控制器，或，將所述錯(cuò)誤信息與當(dāng)前時(shí)刻的實(shí)時(shí)時(shí)鐘打包發(fā)送至USB控制器。上述論述中獲取了當(dāng)前時(shí)刻的實(shí)時(shí)時(shí)鐘，因此可以將實(shí)時(shí)時(shí)鐘與所述標(biāo)準(zhǔn)數(shù)據(jù)構(gòu)成一個(gè)數(shù)據(jù)包，或?qū)?shí)時(shí)時(shí)鐘與所述錯(cuò)誤信息構(gòu)成一個(gè)數(shù)據(jù)包，發(fā)送至USB控制器。參照?qǐng)D3，給出了本申請(qǐng)優(yōu)選實(shí)施例所述一種MVB網(wǎng)絡(luò)的數(shù)據(jù)檢測(cè)方法流程圖。步驟21，介質(zhì)選擇；根據(jù)MVB網(wǎng)絡(luò)的介質(zhì)選擇相應(yīng)的介質(zhì)切換電路。步驟22，連接上位機(jī)和MVB網(wǎng)絡(luò)；將本申請(qǐng)所述的設(shè)備的USB端的USB總線接口通過(guò)USB電纜連接至上位機(jī)。MVB 端通過(guò)MVB物理接口及MVB電纜連接至MVB總線，與MVB網(wǎng)絡(luò)實(shí)現(xiàn)連接。下面的步驟具體可以包括步驟23，F(xiàn)PGA控制器處理過(guò)程；步驟24，USB控制器處理過(guò)程，其中，F(xiàn)PGA控制器和USB控制器是并行處理的。FPGA控制器的處理流程步驟231，F(xiàn)PGA控制器初始化；步驟232，MVB接口 IP核捕獲MVB網(wǎng)絡(luò)數(shù)據(jù)包并解碼；步驟233，判斷數(shù)據(jù)包是否為完整數(shù)據(jù)包；若是，則執(zhí)行步驟234，若否，則執(zhí)行步驟235。步驟234，解析為標(biāo)準(zhǔn)數(shù)據(jù)，并輸出；步驟235，執(zhí)行錯(cuò)誤分析處理，并輸出錯(cuò)誤信息；步驟236，獲取實(shí)時(shí)時(shí)鐘電路的當(dāng)前時(shí)刻；步驟237，送入U(xiǎn)SB控制器的FIFO模塊；將上述步驟234中解析的標(biāo)準(zhǔn)數(shù)據(jù)和步驟236獲取的當(dāng)前時(shí)刻構(gòu)成一個(gè)數(shù)據(jù)包， 送入U(xiǎn)SB控制器的FIFO模塊?；颍瑢⑸鲜霾襟E235中分析的錯(cuò)誤信息和步驟236獲取的當(dāng)前時(shí)刻構(gòu)成一個(gè)數(shù)據(jù)包，送入U(xiǎn)SB控制器的FIFO模塊。數(shù)據(jù)送入FIFO模塊后，繼續(xù)執(zhí)行步驟232。USB控制器的處理流程步驟M1，USB控制器初始化；步驟M2，檢測(cè)是否有上位機(jī)發(fā)送的讀取請(qǐng)求；若是，則執(zhí)行步驟M3，若否，則繼續(xù)執(zhí)行步驟M2。步驟M3，F(xiàn)IFO模塊是否有待發(fā)送的數(shù)據(jù)包；若是，則執(zhí)行步驟對(duì)5，若否，則執(zhí)行步驟M4。步驟M4，判斷是否超時(shí)等待；若是，則執(zhí)行步驟對(duì)2，若否，則執(zhí)行步驟M3。步驟M5，將數(shù)據(jù)包通過(guò)USB電纜發(fā)送至上位機(jī)。數(shù)據(jù)發(fā)送完畢后，繼續(xù)執(zhí)行步驟242。對(duì)于方法實(shí)施例而言，由于其與設(shè)備實(shí)施例基本相似，所以描述的比較簡(jiǎn)單，相關(guān)之處參見(jiàn)設(shè)備實(shí)施例的部分說(shuō)明即可。本說(shuō)明書(shū)中的各個(gè)實(shí)施例均采用遞進(jìn)的方式描述，每個(gè)實(shí)施例重點(diǎn)說(shuō)明的都是與其他實(shí)施例的不同之處，各個(gè)實(shí)施例之間相同相似的部分互相參見(jiàn)即可。以上對(duì)本申請(qǐng)所提供的一種MVB網(wǎng)絡(luò)的數(shù)據(jù)檢測(cè)設(shè)備及方法，進(jìn)行了詳細(xì)介紹， 本文中應(yīng)用了具體個(gè)例對(duì)本申請(qǐng)的原理及實(shí)施方式進(jìn)行了闡述，以上實(shí)施例的說(shuō)明只是用于幫助理解本申請(qǐng)的方法及其核心思想；同時(shí)，對(duì)于本領(lǐng)域的一般技術(shù)人員，依據(jù)本申請(qǐng)的思想，在具體實(shí)施方式
及應(yīng)用范圍上均會(huì)有改變之處，綜上所述，本說(shuō)明書(shū)內(nèi)容不應(yīng)理解為對(duì)本申請(qǐng)的限制。
權(quán)利要求
1.一種MVB網(wǎng)絡(luò)的數(shù)據(jù)檢測(cè)設(shè)備，其特征在于，包括FPGA控制器、USB控制器、USB總線接口和MVB物理接口，其中，所述的FPGA控制器用于完成MVB協(xié)議控制及網(wǎng)絡(luò)錯(cuò)誤分析，包括MVB協(xié)議控制模塊、 錯(cuò)誤分析模塊和USB接口控制模塊；所述的MVB協(xié)議控制模塊通過(guò)內(nèi)部總線連接錯(cuò)誤分析模塊和USB接口控制模塊，包括 MVB接口 IP核子模塊和內(nèi)部存儲(chǔ)器子模塊；所述的錯(cuò)誤分析模塊通過(guò)內(nèi)部總線，分別連接MVB協(xié)議控制模塊和USB接口控制模塊；USB接口控制模塊封裝了讀寫(xiě)USB控制器的相關(guān)時(shí)序，通過(guò)內(nèi)部總線分別連接MVB協(xié)議控制模塊和錯(cuò)誤分析模塊。所述USB控制器包括FIFO模塊和SIE模塊，F(xiàn)IFO模塊通過(guò)內(nèi)部總線連接SIE模塊； FPGA控制器的MVB協(xié)議控制模塊通過(guò)MVB物理接口連接MVB網(wǎng)絡(luò)； FPGA控制器的USB接口控制模塊連接USB控制器的FIFO模塊； USB控制器的SIE模塊通過(guò)USB總線接口連接上位機(jī)。
2.根據(jù)權(quán)利要求1所述的設(shè)備，其特征在于，所述MVB物理接口具有兩路冗余結(jié)構(gòu)，包括介質(zhì)切換電路，所述介質(zhì)切換電路用于根據(jù)MVB網(wǎng)絡(luò)的介質(zhì)，選擇相應(yīng)的介質(zhì)切換電路。
3.根據(jù)權(quán)利要求1所述的設(shè)備，其特征在于，還包括實(shí)時(shí)時(shí)鐘電路，其中，實(shí)時(shí)時(shí)鐘電路連接FPGA控制器，用于提供實(shí)時(shí)時(shí)鐘。
4.根據(jù)權(quán)利要求1所述的設(shè)備，其特征在于，還包括復(fù)位電路，其中，復(fù)位電路分別連接FPGA控制器和USB控制器，用于提供復(fù)位信號(hào)。
5.根據(jù)權(quán)利要求1所述的設(shè)備，其特征在于，還包括電源電路，其中，電源電路分別連接FPGA控制器、USB控制器和上位機(jī)，用于提供供電電壓。
6.一種MVB網(wǎng)絡(luò)的數(shù)據(jù)檢測(cè)方法，其特征在于，包括FPGA控制器中的MVB接口 IP核子模塊捕獲MVB網(wǎng)絡(luò)數(shù)據(jù)的數(shù)據(jù)包并進(jìn)行解碼； 若解碼后數(shù)據(jù)包為完整的數(shù)據(jù)包，則將所述MVB網(wǎng)絡(luò)數(shù)據(jù)解析為標(biāo)準(zhǔn)數(shù)據(jù)； 若解碼后數(shù)據(jù)包為不完整的數(shù)據(jù)包，則通過(guò)錯(cuò)誤分析模塊處理得到相應(yīng)的錯(cuò)誤信息； 將所述標(biāo)準(zhǔn)數(shù)據(jù)，或，錯(cuò)誤信息發(fā)送至USB控制器；當(dāng)USB控制器檢測(cè)到上位機(jī)的請(qǐng)求并有待發(fā)送數(shù)據(jù)時(shí)，通過(guò)USB總線將USB控制器中的標(biāo)準(zhǔn)數(shù)據(jù)或錯(cuò)誤信息傳輸給上位機(jī)。
7.根據(jù)權(quán)利要求6所述的方法，其特征在于，F(xiàn)PGA控制器中的MVB接口IP核子模塊捕獲MVB網(wǎng)絡(luò)數(shù)據(jù)的數(shù)據(jù)包并進(jìn)行解碼之前，還包括根據(jù)MVB網(wǎng)絡(luò)實(shí)際采用的介質(zhì)，選擇MVB物理接口中相應(yīng)的介質(zhì)切換電路。
8.根據(jù)權(quán)利要求6所述的方法，其特征在于，將所述標(biāo)準(zhǔn)數(shù)據(jù)，或，錯(cuò)誤信息發(fā)送至USB 控制器之前，還包括從實(shí)時(shí)時(shí)鐘電路獲取的當(dāng)前時(shí)刻的實(shí)時(shí)時(shí)鐘。
9.根據(jù)權(quán)利要求8所述的方法，其特征在于，將所述標(biāo)準(zhǔn)數(shù)據(jù)或錯(cuò)誤信息發(fā)送至USB控制器，包括將所述標(biāo)準(zhǔn)數(shù)據(jù)與當(dāng)前時(shí)刻的實(shí)時(shí)時(shí)鐘打包發(fā)送至USB控制器，或，將所述錯(cuò)誤信息與當(dāng)前時(shí)刻的實(shí)時(shí)時(shí)鐘打包發(fā)送至USB控制器。
全文摘要
本申請(qǐng)?zhí)峁┝艘环NMVB網(wǎng)絡(luò)的數(shù)據(jù)檢測(cè)設(shè)備及方法。所述的設(shè)備包括FPGA控制器、USB控制器、USB總線接口和MVB物理接口。其中，F(xiàn)PGA控制器通過(guò)MVB物理接口連接MVB網(wǎng)絡(luò)，捕獲MVB網(wǎng)絡(luò)傳輸?shù)臄?shù)據(jù)包并解碼，若解碼為完整數(shù)據(jù)，則將數(shù)據(jù)通過(guò)USB控制器傳送到上位機(jī)；若解碼為不完整的數(shù)據(jù)包，則通過(guò)FPGA控制器的錯(cuò)誤分析模塊進(jìn)行處理，然后將錯(cuò)誤信息通過(guò)USB控制器傳送到上位機(jī)。本申請(qǐng)所述的設(shè)備能夠通過(guò)FPGA控制器實(shí)現(xiàn)對(duì)MVB網(wǎng)絡(luò)數(shù)據(jù)進(jìn)行實(shí)時(shí)處理、分析，數(shù)據(jù)處理效率高，節(jié)省時(shí)間。并可以通過(guò)USB串口高速傳送至上位機(jī)，無(wú)需采用CPU控制的數(shù)據(jù)傳輸模式，快速的上報(bào)錯(cuò)誤信息和正確數(shù)據(jù)。
文檔編號(hào)H04L12/26GK102497290SQ201110363439
公開(kāi)日2012年6月13日 申請(qǐng)日期2011年11月16日 優(yōu)先權(quán)日2011年11月16日
發(fā)明者嚴(yán)翔, 宋娟, 王立德 申請(qǐng)人:北京交通大學(xué)