專利名稱：音頻去加重網(wǎng)絡(luò)內(nèi)部集成的方法
技術(shù)領(lǐng)域：
本發(fā)明是一種利用CMOS工作在三極管區(qū)時(shí)所具有的電阻特性，實(shí)現(xiàn)去加重網(wǎng)絡(luò)的內(nèi)部集成，屬于集成電路設(shè)計(jì)技術(shù)領(lǐng)域。
背景技術(shù)：
語音和圖像信號(hào)低頻段能量大，高頻段信號(hào)能量明顯?。欢b頻器輸出噪聲的功率譜密度隨頻率的平方而增加(低頻噪聲小，高頻噪聲大)，造成信號(hào)的低頻信噪比很大，而高頻信噪比明顯不足，使高頻傳輸困難。為了抵消這種不希望的現(xiàn)象，在調(diào)頻系統(tǒng)中人們普遍的采用了一種叫做預(yù)加重和去加重措施，其核心思想是利用信號(hào)特性和噪聲特性的差別來有效的對(duì)信號(hào)進(jìn)行處理。預(yù)加重與去加重電路的實(shí)現(xiàn)由簡(jiǎn)單的RC高通和低通濾波器回路來實(shí)現(xiàn)。由于音頻信號(hào)頻率較低，預(yù)加重及去加重點(diǎn)的頻率也相應(yīng)較低，約為15-20K。去加重的時(shí)間常數(shù)為50u/75u。目前音頻系統(tǒng)中去加重網(wǎng)絡(luò)主要由集成電路內(nèi)部的較小電阻約漲與外部電容串接實(shí)現(xiàn)。在該結(jié)構(gòu)中，外部去加重電容的容值為C=10nF。要想在集成電路內(nèi)部集成IOnF的電容，在成本和技術(shù)芯片尺寸方面都是不可接受的，因此要實(shí)現(xiàn)去加重網(wǎng)絡(luò)的集成化，必要的方法就是減小電容，相應(yīng)的增大電阻以保證去加重常數(shù)。集成電路中的電容均為PF級(jí)，即電容至少要減少100倍，相應(yīng)的電阻要增大一百倍。要集成1兆的電阻，所需要的芯片面積及技術(shù)條件都無法接受。MOS電阻是利用晶體管在一定偏置下的等效電阻，以提供直流電壓降，或在小范圍內(nèi)呈線性的小信號(hào)交流電阻。在大多數(shù)的情況下，獲得小信號(hào)電阻所需要的面積比直線性重要得多。一個(gè)MOS器件就是一個(gè)模擬電阻，與等價(jià)的多晶硅或跨三電阻相比，其尺寸要小得多。但如果直接做IM的MOS電阻，其精度及直線性就會(huì)太差，因此不能直接集成大電阻來完成去加重網(wǎng)絡(luò)的內(nèi)部集成問題。為了解決精度及線性度的問題，本發(fā)明便介紹了一種新的方法。

發(fā)明內(nèi)容
技術(shù)問題本發(fā)明的目的是提供一種利用CMOS的電阻特性，實(shí)現(xiàn)兆級(jí)電阻內(nèi)部集成的方法，在集成電路內(nèi)部集成精確的超大電阻(約1M)，與集成電路內(nèi)部小電容實(shí)現(xiàn)RC常數(shù)與外部去加重網(wǎng)絡(luò)一致的RC回路。技術(shù)方案
為了解決超大MOS電阻的誤差及線性度問題，本發(fā)明的超大電阻由多個(gè)MOS可變電阻串接而成，每個(gè)MOS可變電阻的VG及Id精確可調(diào)，以此來保證大電阻的精度及可控性。另一方面做小尺寸的MOS器件其工藝難度及工藝控制都會(huì)得到很大的改善，從而降低了工藝波動(dòng)對(duì)大電阻的影響。由CMOS的工作原理我們知道，如果VDS< (VGS-VT)，則ID與VDS之間關(guān)系為直線性，CMOS線性區(qū)電阻表達(dá)式R=KL/W，K=1/ [ μ 0C0X (VGS-VT)], μ ^為載流子的表面遷移率， Cox為柵溝電容密度；K值通常在1000 3000 Ω / 口。
本電路中采用MOS電阻做基準(zhǔn)電阻電路，控制MOS柵電壓使得電阻電路中產(chǎn)生的電壓被控制為與基準(zhǔn)電壓相同，然后參照基準(zhǔn)電路中的MOS的柵電壓，控制MOS電阻的可變電阻電路中MOS的柵電壓，完成電阻的控制。音頻去加重網(wǎng)絡(luò)內(nèi)部集成的方法，包含利用MOS電阻反饋的閉環(huán)運(yùn)放產(chǎn)生控制電壓的模塊，利用控制電壓轉(zhuǎn)換的電流控制MOS可變電阻，由多個(gè)MOS可變電阻串接構(gòu)成兆級(jí)電阻的模塊，以及可選電容模塊；其中利用MOS電阻反饋的閉環(huán)運(yùn)放產(chǎn)生的控制電壓，經(jīng) MOS管轉(zhuǎn)換成電流，該電流再去控制受控MOS電阻，多個(gè)受控電阻串接后再與可選電容構(gòu)成去加重網(wǎng)絡(luò)。利用MOS電阻做反饋，使運(yùn)放工作在穩(wěn)定狀態(tài)，在控制信號(hào)變化不大的情況下，輸出控制電壓基本保持不變；當(dāng)控制電壓變大致使控制電流變大時(shí)，輸出電壓開始先變小，輸出電壓變高，控制反饋電阻的電流變大，反饋電阻變小，輸入電壓升高，輸出降低，最終輸出與原值保持一致；當(dāng)控制電流變小時(shí)，輸入電壓先變高，輸出電壓變低，控制反饋電阻的電流變小，反饋電阻變大，輸入再變低，輸出變高，最終輸出與原值保持一致。可變電阻大小只受控制電壓控制，而不受工藝條件及體效應(yīng)的影響，實(shí)現(xiàn)了電阻的精確可控?；鶞?zhǔn)電阻控制回路Mpel8，Mpel9構(gòu)成差分對(duì)，再與Te38，Te39—起構(gòu)成一開環(huán)運(yùn)放，Mpe 19柵極接Vrefl，Mpe 18柵極通過MOS管與Vref2相接，同時(shí)Mpe 18柵極接一下拉電流源，該電流源由控制電壓VC控制。該運(yùn)放輸出接Mne21柵極，該MOS管為倒比管，柵電壓控制其電阻大小，恒流源電流在該電阻上產(chǎn)生壓降，控制Mne25的電阻，Mne25上接漏柵短接的PMOS管Mpe32，該路電流控制與MpelS柵極相接的MOS電阻的大小，通過這個(gè)回路，運(yùn)放形成閉環(huán)負(fù)反饋。MpelS柵極電流源為定值時(shí)，系統(tǒng)穩(wěn)定后Mne21柵極電壓固定。Mne21 柵壓與下拉電流形成嚴(yán)格的對(duì)應(yīng)關(guān)系，該電壓即為受控電阻控制電壓。MOS電阻柵壓產(chǎn)生模塊圖1是基準(zhǔn)電阻控制模塊框圖，控制模塊產(chǎn)生的電壓接至 Mne26的柵極，Mne26的漏極接Te64的發(fā)射極，Te64基極接基準(zhǔn)電壓Vrefl，據(jù)此條件可算出Mnde漏極電流，該電流再經(jīng)電流鏡轉(zhuǎn)換后作為可變電阻模塊的基準(zhǔn)電流，改變基準(zhǔn)電流即可改變電阻的大小。圖2中，根據(jù)各管子的比例關(guān)系可知
τ =9T = Trpf T =T T =T -T =T -T =T
1CTeZO HCTe66 11 ，χ0 β66 χ Μρβ53' χ Μρβ54 1CTeZO χ Μρβ53 1CTeZO LCte66 χ0 β66
因?yàn)镸pe53，MpeM的源極電位相同，因此Mpe53，Mpd4柵極電壓相同，即Vaipe53= VeMpe54。 Mpe55的電流Id=l/2Iref，所以Mpe55柵極電壓VG可算出。Mpe55的柵極與Mpe58柵極相連，Mpe58為受控電阻(如圖3)。該受控電阻只受基準(zhǔn)電壓及MpelS柵極電流源控制，而不受工藝誤差及體效應(yīng)的影響，實(shí)現(xiàn)了電阻的精確可控。與可控電阻并接的另一可控電阻受與此模塊完全相同的模塊控制，兩個(gè)并聯(lián)電阻具有互補(bǔ)的作用，保證了電阻的穩(wěn)定，由于該電阻所接負(fù)載為電容，因此流過該受控電阻的直流電阻接近為零，因此各串接模塊所控制的受控電阻相同，因此總電阻值約為6*ΜΕ ρ 8。本網(wǎng)絡(luò)中，當(dāng)電路工作穩(wěn)定后，可變電阻為定值。電容為61. Op和91. 5ρ通過選擇器選通，實(shí)現(xiàn)去加重常數(shù)50u/75u的控制。圖4是去加重網(wǎng)絡(luò)內(nèi)部線路圖；圖如是去加重網(wǎng)絡(luò)內(nèi)部線路圖第一部分；圖4b是去加重網(wǎng)絡(luò)內(nèi)部線路圖第二部分；圖如是去加重網(wǎng)絡(luò)內(nèi)部線路圖第三部分。集成去加重網(wǎng)絡(luò)，去加重常數(shù)(50u/75u)的切換由選擇器選擇電容的大小實(shí)現(xiàn)。去加重網(wǎng)絡(luò)完全由集成電路內(nèi)部電阻電容構(gòu)成，而不需要外圍元件。有益效果目前電視機(jī)及相關(guān)音頻處理電路中去加重網(wǎng)絡(luò)均由外接電容與內(nèi)部電阻完成，通過控制內(nèi)部集成電阻的變化完成，RC常數(shù)的選擇，在芯片集成度越來越高的情況下，該結(jié)構(gòu)對(duì)相關(guān)集成電路的封裝及外圍應(yīng)用成本都產(chǎn)生極為不利的影響。本方案通過內(nèi)部集成大電阻及可選電容的方法，實(shí)現(xiàn)去加重網(wǎng)絡(luò)的內(nèi)部集成化，不僅對(duì)此類電路封裝上節(jié)省一個(gè)PIN腳，而且簡(jiǎn)化了外圍元件。為芯片使用者節(jié)省了成本，產(chǎn)生明顯的經(jīng)濟(jì)效益。


圖1是基準(zhǔn)電阻控制模塊框圖； 圖2是基準(zhǔn)電阻控制線路圖3是單個(gè)受控電阻線路圖； 圖4是去加重網(wǎng)絡(luò)內(nèi)部線路圖如是去加重網(wǎng)絡(luò)內(nèi)部線路圖第一部分；圖4b是去加重網(wǎng)絡(luò)內(nèi)部線路圖第二部分； 圖4c是去加重網(wǎng)絡(luò)內(nèi)部線路圖第三部分； 圖5是集成去加重網(wǎng)絡(luò)功能框圖。
具體實(shí)施例方式
基準(zhǔn)電阻控制回路Mpel8，Mpel9構(gòu)成差分對(duì)，再與Te38，Te39 一起構(gòu)成一開環(huán)運(yùn)放， Mpe 19柵極接Vrefl，Mpe 18柵極通過MOS管與Vref 2相接，同時(shí)Mpe 18柵極接一下拉電流源，該電流源由控制電壓VC控制。該運(yùn)放輸出接Mne21柵極，該MOS管為倒比管，柵電壓控制其電阻大小，恒流源電流在該電阻上產(chǎn)生壓降，控制Mne25的電阻，Mne25上接漏柵短接的PMOS管Mpe32，該路電流控制與MpelS柵極相接的MOS電阻的大小，通過這個(gè)回路，運(yùn)放形成閉環(huán)負(fù)反饋。MpelS柵極電流源為定值時(shí)，系統(tǒng)穩(wěn)定后Mne21柵極電壓固定。Mne21 柵壓與下拉電流形成嚴(yán)格的對(duì)應(yīng)關(guān)系，該電壓即為受控電阻控制電壓。MOS電阻柵壓產(chǎn)生模塊圖1是基準(zhǔn)電阻控制模塊框圖，控制模塊產(chǎn)生的電壓接至 Mne26的柵極，Mne26的漏極接Te64的發(fā)射極，Te64基極接基準(zhǔn)電壓Vrefl，據(jù)此條件可算出Mnde漏極電流，該電流再經(jīng)電流鏡轉(zhuǎn)換后作為可變電阻模塊的基準(zhǔn)電流，改變基準(zhǔn)電流即可改變電阻的大小。圖2中，根據(jù)各管子的比例關(guān)系可知
τ =9T = Trpf T =T T =T -T =T -T =T
1CTeZO HCTe66 11 ，χ0 β66 χ Μρβ53' χ Μρβ54 1CTeZO χ Μρβ53 1CTeZO LCte66 χ0 β66
因?yàn)镸pe53，MpeM的源極電位相同，因此Mpe53，Mpd4柵極電壓相同，即Vaipe53= VeMpe54。 Mpe55的電流Id=l/2Iref，所以Mpe55柵極電壓VG可算出。Mpe55的柵極與Mpe58柵極相連，Mpe58為受控電阻(如圖3)。該受控電阻只受基準(zhǔn)電壓及MpelS柵極電流源控制，而不受工藝誤差及體效應(yīng)的影響，實(shí)現(xiàn)了電阻的精確可控。與可控電阻并接的另一可控電阻受與此模塊完全相同的模塊控制，兩個(gè)并聯(lián)電阻具有互補(bǔ)的作用，保證了電阻的穩(wěn)定，由于該電阻所接負(fù)載為電容，因此流過該受控電阻的直流電阻接近為零，因此各串接模塊所控制的受控電阻相同，因此總電阻值約為6*MRMpe58。本網(wǎng)絡(luò)中，當(dāng)電路工作穩(wěn)定后，可變電阻為定值。電容為61. Op和91. 5p通過選擇器選通，實(shí)現(xiàn)去加重常數(shù)50u/75u的控制。圖5是集成去加重網(wǎng)絡(luò)功能框圖。
權(quán)利要求
1.一種音頻去加重網(wǎng)絡(luò)內(nèi)部集成的方法，其特征在于包含利用MOS電阻反饋的閉環(huán)運(yùn)放產(chǎn)生控制電壓的模塊，利用控制電壓轉(zhuǎn)換的電流控制MOS可變電阻，由多個(gè)MOS可變電阻串接構(gòu)成兆級(jí)電阻的模塊，以及可選電容模塊；其中利用MOS電阻反饋的閉環(huán)運(yùn)放產(chǎn)生的控制電壓，經(jīng)Mnde轉(zhuǎn)換成電流，該電流再去控制受控MOS電阻，多個(gè)受控電阻串接后再與可選電容構(gòu)成去加重網(wǎng)絡(luò)。
2.根據(jù)權(quán)利要求1所述的音頻去加重網(wǎng)絡(luò)內(nèi)部集成的方法，利用MOS電阻反饋的閉環(huán)運(yùn)放產(chǎn)生控制電壓的模塊，其特征在于利用MOS電阻做反饋，使運(yùn)放工作在穩(wěn)定狀態(tài)，在控制信號(hào)變化不大的情況下，輸出控制電壓基本保持不變；當(dāng)控制電壓變大致使控制電流變大時(shí)，輸出電壓開始先變小，輸出電壓變高，控制反饋電阻的電流變大，反饋電阻變小，輸入電壓升高，輸出降低，最終輸出與原值保持一致；當(dāng)控制電流變小時(shí)，輸入電壓先變高，輸出電壓變低，控制反饋電阻的電流變小，反饋電阻變大，輸入再變低，輸出變高，最終輸出與原值保持一致。
3.根據(jù)權(quán)利要求1所述的音頻去加重網(wǎng)絡(luò)內(nèi)部集成的方法，其特征在于利用控制電壓轉(zhuǎn)換的電流控制的可變電阻，其特征在于可變電阻大小只受控制電壓控制，而不受工藝條件及體效應(yīng)的影響，實(shí)現(xiàn)了電阻的精確可控。
4.根據(jù)權(quán)利要求1所述的音頻去加重網(wǎng)絡(luò)內(nèi)部集成的方法，其特征在于去加重網(wǎng)絡(luò)完全由集成電路內(nèi)部電阻電容構(gòu)成，而不需要外圍元件。
5.根據(jù)權(quán)利要求4所述的音頻去加重網(wǎng)絡(luò)內(nèi)部集成的方法，其特征在于內(nèi)部去加重網(wǎng)絡(luò)，去加重常數(shù)(50u/75u)的切換由選擇器選擇電容的大小實(shí)現(xiàn)。
全文摘要
本發(fā)明公布了一種音頻去加重網(wǎng)絡(luò)內(nèi)部集成的方法，包含利用MOS電阻反饋的閉環(huán)運(yùn)放產(chǎn)生控制電壓的模塊，利用控制電壓轉(zhuǎn)換的電流控制MOS可變電阻，由多個(gè)MOS可變電阻串接構(gòu)成兆級(jí)電阻的模塊，以及可選電容模塊；其中利用MOS電阻反饋的閉環(huán)運(yùn)放產(chǎn)生的控制電壓，經(jīng)Mne26轉(zhuǎn)換成電流，該電流再去控制受控MOS電阻，多個(gè)受控電阻串接后再與可選電容構(gòu)成去加重網(wǎng)絡(luò)。本發(fā)明網(wǎng)絡(luò)不需要外部電容，即可完成音頻去加重功能。
文檔編號(hào)H04R3/00GK102355615SQ20111015552
公開日2012年2月15日 申請(qǐng)日期2011年6月10日 優(yōu)先權(quán)日2011年6月10日
發(fā)明者張煒, 滕龍, 王一六, 雍廣虎 申請(qǐng)人:無錫市晶源微電子有限公司