專利名稱：解碼方法及解碼裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于解碼輸入視頻比特流(bit stream)，特別有關(guān)于獲得從先前圖像獲 取的需要的解碼數(shù)據(jù)之后使用并行處理機(jī)制以解碼輸入視頻比特流中包含的不同比特流 中的圖像的解碼方法與解碼裝置。
背景技術(shù)：
研發(fā)三維(three-dimensional，3D)視頻顯示(presentation)技術(shù)以改善終端用 戶(end-user)的觀賞娛樂。舉例而言，設(shè)計(devise)三維眼鏡與三維顯示設(shè)備以實(shí)現(xiàn)三 維視頻內(nèi)容的播放(playback)。對于三維視頻內(nèi)容，其通常通過使用不同攝影機(jī)從而捕獲 不同視圖的圖像來產(chǎn)生。然后編碼被捕獲的不同視圖的圖像以產(chǎn)生分別對應(yīng)于不同視圖的 多個比特流。對于傳統(tǒng)解碼程序，通常采用順序處理機(jī)制以根據(jù)解碼次序逐個解碼圖像，從 而產(chǎn)生不同視圖的重建圖像。然而，上述使用順序處理機(jī)制的解碼程序效率十分低下。

發(fā)明內(nèi)容
為解決以上技術(shù)問題，特提供以下技術(shù)方案本發(fā)明實(shí)施方式提供一種輸入視頻比特流的解碼方法，輸入視頻比特流包含第一 比特流與第二比特流，第一比特流與第二比特流中的每一個包含多個圖像，輸入視頻比特 流的解碼方法包含解碼第一比特流中的第一圖像；在第一比特流中的第二圖像的第一解 碼操作所需的解碼數(shù)據(jù)已從解碼第一圖像獲取之后，執(zhí)行第一解碼操作；以及在第二比特 流中的圖像的第二解碼操作所需的解碼數(shù)據(jù)已從解碼第一圖像獲取之后，執(zhí)行第二解碼操 作，其中，第一比特流包含用于三維視頻顯示的第一視圖的多個圖像，第二比特流包含用于 三維視頻顯示的第二視圖的多個圖像，并且解碼第一比特流中的第二圖像的時間周期與解 碼第二比特流中的圖像的時間周期在時間上是重疊的。本發(fā)明實(shí)施方式另提供一種輸入視頻比特流的解碼裝置，輸入視頻比特流包含第 一比特流與第二比特流，第一比特流與第二比特流中的每一個包含多個圖像，輸入視頻比 特流的解碼裝置包含輸入存儲器，用于存儲輸入視頻比特流；輸出存儲器，用于存儲輸入 視頻比特流的解碼結(jié)果；以及解碼電路，耦接于輸入存儲器與輸出存儲器之間，用于解碼第 一比特流中的第一圖像；在第一比特流中的第二圖像的第一解碼操作所需的解碼數(shù)據(jù)已從 解碼第一圖像獲取之后，執(zhí)行第一解碼操作；以及在第二比特流中的圖像的第二解碼操作 所需的解碼數(shù)據(jù)已從解碼第一圖像獲取之后，執(zhí)行第二解碼操作，其中，第一比特流包含用 于三維視頻顯示的第一視圖的多個圖像，第二比特流包含用于三維視頻顯示的第二視圖的 多個圖像，并且解碼第一比特流中的第二圖像的時間周期與解碼第二比特流中的圖像的時 間周期在時間上是重疊的。本發(fā)明實(shí)施方式另提供一種輸入視頻比特流的解碼方法，輸入視頻比特流包含第 一比特流與第二比特流，第一比特流與第二比特流中的每一個包含多個圖像，輸入視頻比 特流的解碼方法包含解碼第一比特流中的第一圖像；解碼第二比特流中的第一圖像；在第一比特流中的第二圖像的第一解碼操作所需的解碼數(shù)據(jù)已從解碼第一比特流中的第一 圖像與第二比特流中的第一圖像獲取之后，執(zhí)行第一解碼操作；以及在第二比特流中的第 二圖像的第二解碼操作所需的解碼數(shù)據(jù)已從解碼第一比特流中的第一圖像與第二比特流 中的第一圖像獲取之后，執(zhí)行第二解碼操作，其中，第一比特流包含用于三維視頻顯示的第 一視圖的多個圖像，第二比特流包含用于三維視頻顯示的第二視圖的多個圖像，并且解碼 第一比特流中的第二圖像的時間周期與解碼第二比特流中的圖像的時間周期在時間上是 重疊的。本發(fā)明實(shí)施方式另提供一種輸入視頻比特流的解碼裝置，輸入視頻比特流包含第 一比特流與第二比特流，第一比特流與第二比特流中的每一個包含多個圖像，輸入視頻比 特流的解碼裝置包含輸入存儲器，用于存儲輸入視頻比特流；輸出存儲器，用于存儲輸入 視頻比特流的解碼結(jié)果；以及解碼電路，耦接于輸入存儲器與輸出存儲器之間，用于解碼第 一比特流中的第一圖像；解碼第二比特流中的第一圖像；在第一比特流中的第二圖像的第 一解碼操作所需的解碼數(shù)據(jù)已從解碼第一比特流中的第一圖像與第二比特流中的第一圖 像獲取之后，執(zhí)行第一解碼操作；以及在第二比特流中的第二圖像的第二解碼操作所需的 解碼數(shù)據(jù)已從解碼第一比特流中的第一圖像與第二比特流中的第一圖像獲取之后，執(zhí)行第 二解碼操作，其中，第一比特流包含用于三維視頻顯示的第一視圖的多個圖像，第二比特流 包含用于三維視頻顯示的第二視圖的多個圖像，并且解碼第一比特流中的第二圖像的時間 周期與解碼第二比特流中的第二圖像的時間周期在時間上是重疊的。以上所述的解碼方法及解碼裝置，通過使用并行處理機(jī)制以在從先前圖像獲取的 需要的解碼數(shù)據(jù)之后解碼輸入視頻比特流中包含的不同比特流中的圖像，可改善輸入視頻 比特流的總體解碼性能。


圖1是根據(jù)本發(fā)明一個實(shí)施方式的解碼裝置的方框圖。圖2是輸入視頻比特流的示意圖。圖3是輸入視頻串流中包含的第一比特流與第二比特流傳送的圖像的解碼次序 的示意圖。圖4是圖1中所示的解碼電路的第一個實(shí)施方式的示意圖。圖5是圖1中所示的解碼電路的第二實(shí)施方式的示意圖。圖6是具有圖5中所示的架構(gòu)的第一示例解碼電路的示意圖。圖7是圖6中所示的解碼電路的示例操作的示意圖。圖8是具有圖5中所示的架構(gòu)的第二示例解碼電路的簡化示意圖。圖9是圖8中所示的解碼電路的示例操作的示意圖。圖10是圖1中所示的解碼電路的第三實(shí)施方式的示意圖。
具體實(shí)施例方式在說明書及權(quán)利要求書當(dāng)中使用了某些詞匯來指稱特定的元件。所屬技術(shù)領(lǐng)域的 技術(shù)人員應(yīng)可理解，硬件制造商可能會用不同的名詞來稱呼同一個元件。本說明書及權(quán)利 要求書并不以名稱的差異作為區(qū)分元件的方式，而是以元件在功能上的差異作為區(qū)分的準(zhǔn)則。在說明書及權(quán)利要求書中所提及的“包含”為開放式的用語，因此，應(yīng)解釋成“包含但不 限定在”。此外，“耦接”一詞在這里包含任何直接及間接的電氣連接手段。因此，若文中描 述第一裝置耦接于第二裝置，則代表第一裝置可直接電氣連接在第二裝置，或通過其它裝 置或連接手段間接地電氣連接到第二裝置。本發(fā)明的概念是采用并行處理機(jī)制以加速至少包含第一比特流與第二比特流的 輸入視頻比特流的解碼程序。舉例而言，第一比特流的解碼不需參考從解碼第二比特流 獲取的解碼數(shù)據(jù)，以及第二比特流的解碼是通過參考從解碼第一比特流獲取的解碼數(shù)據(jù)。 在一個實(shí)施方式中，第一比特流包含用于三維視頻顯示的第一視圖的圖像，第二比特流包 含用于三維視頻顯示的第二視圖的圖像。更確切而言，輸入視頻比特流遵守多視圖編碼 (multi-view coding,以下簡稱為MVC)標(biāo)準(zhǔn)。具體細(xì)節(jié)將在下文詳細(xì)描述。圖1是根據(jù)本發(fā)明一個實(shí)施方式的解碼裝置的方框圖。示例解碼裝置100包含，但 不限于，輸入存儲器102、解碼電路104、以及輸出存儲器106。解碼裝置100用于解碼至少包 含第一比特流Sl與第二比特流S2的輸入視頻比特流S_IN。第一比特流Sl與第二比特流 S2中的每一個包含多個待解碼的圖像。圖2是輸入視頻比特流S_IN的示意圖。如圖2中 所示，第一比特流Sl包含一個幀內(nèi)編碼(intra-coded)圖像(以下簡稱為I-圖像)10、多 個預(yù)測圖像(以下簡稱為P-圖像)Pl與P4、以及多個雙向預(yù)測(bi-predictive)圖像(以 下簡稱為B-圖像)B2與B3，且第二比特流S2包含多個P-圖像P5與P7、以及多個B-圖像 B6與B9。根據(jù)示例輸入次序，圖像I0、P1、B2、B3、P4、P5、B6、P7、P8、以及B9經(jīng)由輸入視頻 比特流S_IN被順序傳送。在本實(shí)施方式中，第一比特流Sl的解碼不依靠從解碼第二比特 流S2產(chǎn)生的解碼數(shù)據(jù)；然而，第二比特流S2的解碼依靠從解碼第一比特流Sl產(chǎn)生的解碼 數(shù)據(jù)。通過示例的方式，輸入視頻比特流S_IN遵守MVC標(biāo)準(zhǔn)，但此并非限定，其中，攜帶用 于三維視頻顯示的第一視圖的圖像的第一比特流Sl因其獨(dú)立解碼特性(charcteristic) 可被稱(termed)為基礎(chǔ)視圖(hse-view)比特流，且攜帶用于三維視頻顯示的第二視圖的 圖像的第二比特流S2因其依賴解碼特性可被稱為依賴視圖(cbpendent-view)比特流。然 而，上述描述僅用于說明的目的，并非作為本發(fā)明的限定。亦即，解碼電路104采用的本發(fā) 明提出的示例解碼機(jī)制可被應(yīng)用至任意輸入比特流，其中不同比特流分別具有獨(dú)立解碼特 性與依賴解碼特性，及/或分別包含用于三維視頻顯示的不同視圖的圖像。輸入存儲器102用于存儲輸入視頻比特流S_IN。輸出存儲器106用于存儲輸入視 頻比特流S_IN的解碼結(jié)果S_0UT。解碼電路104耦接于輸入存儲器102與輸出存儲器106 之間，用于解碼經(jīng)由輸入存儲器102緩沖的輸入視頻比特流S_IN，從而產(chǎn)生包含不同視圖 的重建圖像的解碼結(jié)果S_0UT至輸出存儲器106。請參考圖3，圖3是輸入視頻串流S_IN 中包含的第一比特流Sl與第二比特流S2傳送的圖像的解碼次序的示意圖。如上文所述， 第一比特流Sl的解碼不依靠從解碼第二比特流S2產(chǎn)生的解碼數(shù)據(jù)，而第二比特流S2的解 碼依靠從解碼第一比特流Sl產(chǎn)生的解碼數(shù)據(jù)。對于第一比特流Sl的解碼，P-圖像Pl的 解碼可以參考從解碼I-圖像IO獲取的解碼數(shù)據(jù)，B-圖像B2的解碼可以參考從解碼P-圖 像Pl獲取的解碼數(shù)據(jù)，B-圖像B3的解碼可以參考從解碼B-圖像B2獲取的解碼數(shù)據(jù)，以及 P-圖像P4的解碼可以參考從解碼B-圖像B3獲取的解碼數(shù)據(jù)。對于第二比特流S2的解碼， P-圖像P5的解碼可以參考從解碼I-圖像IO獲取的解碼數(shù)據(jù)，B-圖像B6的解碼可以參考 從解碼P-圖像Pl與P5獲取的解碼數(shù)據(jù)，P-圖像P7的解碼可以參考從解碼B-圖像B2與B6獲取的解碼數(shù)據(jù)，P-圖像P8的解碼可以參考從解碼B-圖像B3與P-圖像P7獲取的解 碼數(shù)據(jù)，以及B-圖像B9的解碼可以參考從解碼P-圖像P4與P8獲取的解碼數(shù)據(jù)。本發(fā)明 的一個技術(shù)特征為，當(dāng)解碼第一比特流(例如基礎(chǔ)視圖比特流)Sl中的圖像與第二比特流 (例如依賴視圖比特流)S2中的另一圖像時，解碼電路104可以采用并行處理機(jī)制。舉例 而言，解碼電路104首先解碼第一比特流Sl中的I-圖像10。在第一比特流Sl中的P-圖 像Pl的解碼操作所需的解碼數(shù)據(jù)從解碼I-圖像IO獲取之后，解碼電路104執(zhí)行P-圖像 Pl的解碼操作。另外，在第二比特流S2中的P-圖像P5的解碼操作所需的解碼數(shù)據(jù)從解 碼I-圖像IO獲取之后，解碼電路104執(zhí)行P-圖像P5的解碼操作。在本實(shí)施方式中，解碼 第一比特流Sl中的P-圖像Pl的時間周期與解碼第二比特流S2中的P-圖像P5的時間周 期在時間上是重疊的。這樣，由于并行處理機(jī)制被應(yīng)用于解碼P-圖像Pl與P5，因P-圖像 Pl不必等待P-圖像P5結(jié)束解碼操作之后再開始解碼操作，P-圖像Pl與P5的解碼性能可 以被有效改善。在一個實(shí)施方式中，P-圖像Pl的解碼操作與P-圖像P5的解碼操作可以 在通過解碼I-圖像IO以獲得完整重建圖像之后開始。然而，上述描述僅用于說明的目的， 并非作為本發(fā)明的限定。亦即，只要從解碼I-圖像IO獲取需要的解碼數(shù)據(jù)，P-圖像Pl與 P-圖像P5中的任何一個可以開始解碼操作。對于第一比特流Sl與第二比特流S2中的后續(xù)圖像的解碼，仍可使用并行處理機(jī) 制。在下文的描述中，將B-圖像B2與B6的解碼作為示例。在B-圖像B2的解碼操作所需的解碼數(shù)據(jù)從解碼第一比特流Sl中的P-圖像Pl與 第二比特流S12中的P-圖像P5獲取之后，解碼電路104執(zhí)行B-圖像B2的解碼操作。另 外，在B-圖像B6的解碼操作所需的解碼數(shù)據(jù)從解碼第一比特流Sl中的P-圖像Pl與第二 比特流S12中的P-圖像P5獲取之后，解碼電路104執(zhí)行B-圖像B 6的解碼操作。在本實(shí) 施方式中，解碼第一比特流Sl中的B-圖像B2的時間周期與解碼第二比特流S2中的B-圖 像B6的時間周期在時間上是重疊的。類似地，由于并行處理機(jī)制被應(yīng)用于解碼P-圖像Pl 與P5，因B-圖像B2不必等待B-圖像B6結(jié)束解碼操作之后再開始解碼操作，B-圖像B2與 B6的解碼性能可以被有效改善。在一個實(shí)施方式中，B-圖像B2的解碼操作可以在通過解 碼P-圖像Pl以獲得完整重建圖像之后開始。此外，B-圖像B6的解碼操作可以在通過解碼 P-圖像P5以獲得完整重建圖像之后開始。然而，上述描述僅用于說明的目的，并非作為本 發(fā)明的限定。亦即，只要從解碼P-圖像Pl與P5獲取需要的解碼數(shù)據(jù)，B-圖像B2與B-圖 像B6中的任何一個可以開始解碼操作。簡而言之，輸入視頻比特流S_IN的總體解碼性能因解碼電路104支持并行處理機(jī) 制而被改善。為清楚起見，下文提供解碼電路104的可行實(shí)施方式。圖4是圖1中所示的解碼電路104的第一個實(shí)施方式的示意圖。解碼電路104包 含第一解碼器402與第二解碼器404。舉例而言，在第一比特流Sl中的P-圖像Pl的解碼 操作所需的解碼數(shù)據(jù)從解碼I-圖像IO獲取之后，第一解碼器402執(zhí)行P-圖像Pl的解碼 操作以獲取對應(yīng)的重建圖像。另外，在第二比特流S2中的P-圖像P5的解碼操作所需的解 碼數(shù)據(jù)從解碼I-圖像IO獲取之后，第二解碼器404執(zhí)行P-圖像P5的解碼操作以獲取對 應(yīng)的重建圖像。類似地，在第一比特流Sl中的B-圖像B2的解碼操作所需的解碼數(shù)據(jù)從解 碼P-圖像Pl與P5獲取之后，第一解碼器402執(zhí)行B-圖像B2的解碼操作以獲取對應(yīng)的重 建圖像；另外，在第二比特流S12中的B-圖像B6的解碼操作所需的解碼數(shù)據(jù)從解碼P-圖
9像Pl與P-圖像P5獲取之后，第二解碼器404執(zhí)行B-圖像B6的解碼操作以獲取對應(yīng)的重 建圖像。因兩個單獨(dú)的硬件解碼器在物理上(physically)實(shí)現(xiàn)于解碼電路104中，故并行 處理機(jī)制可以應(yīng)用于第一比特流Sl中的一個圖像與第二比特流S2中的另一圖像的解碼操作。圖5是圖1中所示的解碼電路104的第二實(shí)施方式的示意圖。解碼電路104包含 多個解碼單元，該多個解碼單元中的第一解碼單元502專用于執(zhí)行第一解碼功能，第二解 碼單元504專用于執(zhí)行第二解碼功能，以及第三解碼單元506同樣專用于執(zhí)行第二解碼功 能。請注意，圖5中所示的三個解碼單元僅用于說明的目的。對于P-圖像Pl的解碼操作， 其至少具有第一解碼步驟與第二解碼步驟。類似地，對于P-圖像P5的解碼操作，其至少具 有第三解碼步驟與第四解碼步驟。在P-圖像Pl與P5的解碼操作所需的解碼數(shù)據(jù)從解碼 I-圖像IO獲取之后，第一解碼單元502通過執(zhí)行第一解碼功能順序處理第一解碼步驟與第 三解碼步驟，第二解碼單元504通過執(zhí)行第二解碼功能處理第二解碼步驟，以及當(dāng)?shù)诙?碼單元504處理第二解碼步驟時，第三解碼單元506通過執(zhí)行第二解碼功能處理第四解碼 步驟?？紤]另一情況，B-圖像B2的解碼操作至少具有第一解碼步驟與第二解碼步驟，以 及B-圖像B6的解碼操作至少具有第三解碼步驟與第四解碼步驟。在B-圖像B2與B6的 解碼操作所需的解碼數(shù)據(jù)從解碼P-圖像Pl與P5獲取之后，第一解碼單元502通過執(zhí)行第 一解碼功能順序處理第一解碼步驟與第三解碼步驟，第二解碼單元504通過執(zhí)行第二解碼 功能處理第二解碼步驟，以及當(dāng)?shù)诙獯a單元504處理第二解碼步驟時，第三解碼單元506 通過執(zhí)行第二解碼功能處理第四解碼步驟。簡而言之，因兩個單獨(dú)的專用于執(zhí)行同樣功能的硬件解碼單元在物理上實(shí)現(xiàn)于解 碼電路104中，故并行處理機(jī)制可以應(yīng)用于第一比特流Sl中的一個圖像與第二比特流S2 中的另一圖像的解碼操作。圖6是具有圖5中所示的架構(gòu)的解碼電路的第一示例示意圖。解碼電路600包 含熵解碼單元(例如變長解碼器)602、反量化/反變換(inverse quantization/inverse transform，以下簡稱為IQ/IT)單元604、重建單元606、解塊(deblocking)單元608、緩沖 器610 (其可以嵌入在圖1中的輸出存儲器106中)、以及多個預(yù)測單元612與620。解碼 電路600與傳統(tǒng)解碼器的主要區(qū)別是解碼電路600中多個預(yù)測單元的實(shí)施。預(yù)測單元612 包含用于幀間預(yù)測(inter-prediction)的運(yùn)動補(bǔ)償(motion compensation，以下簡稱為 MC)電路614、用于幀內(nèi)預(yù)測的幀內(nèi)預(yù)測器(intra-prediCt0r)616、以及復(fù)用器618，其中復(fù) 用器618用于從MC電路614與幀內(nèi)預(yù)測器616的輸出中選擇一個作為其對重建單元606 的輸出。類似地，預(yù)測單元620包含MC電路622、幀內(nèi)預(yù)測器624、以及復(fù)用器626。H. 264/ AVC領(lǐng)域技術(shù)人員可以容易理解圖6中所示的各方框的操作與功能，故為簡便起見在此不 再贅述。請注意，預(yù)測單元620與預(yù)測單元612相同。換而言之，預(yù)測單元612與620具有 相同功能，因此均可充當(dāng)圖5中所示的第二解碼單元504與第三解碼單元506的角色。另 外，在本實(shí)施方式中，熵解碼單元602可以充當(dāng)圖5中所示的第一解碼單元502的角色。因 此，熵解碼單元602分別對第一比特流Sl與第二比特流S2中的兩個圖像(例如Pl與P5， 或B2與B6)順序執(zhí)行熵解碼操作。然后，預(yù)測單元612與預(yù)測單元620分別為上述兩個圖 像產(chǎn)生預(yù)測結(jié)果。
10
在預(yù)測解碼為性能瓶頸(bottleneck)的情況下，使用多個預(yù)測單元以改善解碼 性能。請參考圖7，圖7是圖6中所示的解碼電路600的示例操作的示意圖。D_P1代表通過 熵解碼單元602對P-圖像Pl執(zhí)行熵解碼操作的時間周期，D_B2代表通過熵解碼單元602 對B-圖像B2執(zhí)行熵解碼操作的時間周期，D_P5代表通過熵解碼單元602對P-圖像P5執(zhí) 行熵解碼操作的時間周期，以及D_B6代表通過熵解碼單元602對B-圖像B6執(zhí)行熵解碼操 作的時間周期。另外，P_P1代表通過預(yù)測單元612對P-圖像Pl執(zhí)行預(yù)測操作的時間周期， P_B2代表通過預(yù)測單元612對B-圖像B2執(zhí)行預(yù)測操作的時間周期，P_P5代表通過預(yù)測單 元620對P-圖像P5執(zhí)行預(yù)測操作的時間周期，以及P_B6代表通過預(yù)測單元620對B-圖 像B6執(zhí)行預(yù)測操作的時間周期。如圖7所示，因多個預(yù)測單元的實(shí)施，允許時間周期P_P1 與P_P5在時間上重疊；此外，因多個預(yù)測單元的實(shí)施，允許時間周期P_B2與P_B6在時間上 重疊。圖8是具有圖5中所示架構(gòu)的解碼電路的第二示例簡化示意圖。解碼電路800包 含熵解碼單元(例如變長解碼器)802與803、IQ/IT單元804、重建單元806、解塊單元808、 緩沖器810 (其可以嵌入在圖1中的輸出存儲器106中)、以及預(yù)測單元812。解碼電路800 與傳統(tǒng)解碼器的主要區(qū)別是解碼電路800中多個預(yù)測單元的實(shí)施。預(yù)測單元812包含用 于幀間預(yù)測的MC電路814、用于幀內(nèi)預(yù)測的幀內(nèi)預(yù)測器816、以及復(fù)用器818，其中復(fù)用器 818用于從MC電路814與幀內(nèi)預(yù)測器816的輸出中選擇一個作為其對重建單元806的輸 出。H. 264/AVC領(lǐng)域技術(shù)人員可以容易理解圖8中所示的各方塊的操作與功能，故為簡便 起見在此不再贅述。請注意，熵解碼單元803與熵解碼單元802相同。換而言之，熵解碼單 元802與熵解碼單元803具有相同功能，因此均可充當(dāng)圖5中所示的第二解碼單元504與 第三解碼單元506的角色。另外，在本實(shí)施方式中，預(yù)測單元812可以充當(dāng)圖5中所示的第 一解碼單元502的角色。因此，熵解碼單元802與803分別對第一比特流Sl與第二比特流 S2中的兩個圖像(例如Pl與P5，或B2與B6)執(zhí)行熵解碼操作。然后，預(yù)測單元812為上 述兩個圖像順序執(zhí)行預(yù)測操作。在熵解碼為性能瓶頸的情況下，使用多個熵解碼單元以改善解碼性能。請參考圖 9，圖9是圖8中所示的解碼電路800的示例操作的示意圖。D_P1’代表通過熵解碼單元802 對P-圖像Pl執(zhí)行熵解碼操作的時間周期，D_B2’代表通過熵解碼單元802對B-圖像B2 執(zhí)行熵解碼操作的時間周期，D_P5’代表通過熵解碼單元803對P-圖像P5執(zhí)行熵解碼操 作的時間周期，以及D_B6’代表通過熵解碼單元803對B-圖像B6執(zhí)行熵解碼操作的時間 周期。另外，Ρ_ΡΓ代表通過預(yù)測單元812對P-圖像Pl執(zhí)行預(yù)測操作的時間周期，Ρ_Β2’ 代表通過預(yù)測單元812對B-圖像Β2執(zhí)行預(yù)測操作的時間周期，Ρ_Ρ5’代表通過預(yù)測單元 812對P-圖像Ρ5執(zhí)行預(yù)測操作的時間周期，以及Ρ_Β6’代表通過預(yù)測單元812對B-圖像 Β6執(zhí)行預(yù)測操作的時間周期。如圖9所示，因多個熵解碼單元的實(shí)施，允許時間周期D_P1’ 與D_P5’在時間上重疊；此外，因多個熵解碼單元的實(shí)施，允許時間周期D_B2’與D_B6’在 時間上重疊。圖10是圖1中所示的解碼電路104的第三實(shí)施方式的示意圖。解碼電路104通 過包含第一核心1002與第二核心1004的多核心(multi-core)處理器1000實(shí)施。多核心 處理器1000可程序化為以實(shí)現(xiàn)圖4中所示的架構(gòu)。舉例而言，在第一比特流Sl中的P-圖 像Pl的解碼操作所需的解碼數(shù)據(jù)從解碼I-圖像IO獲取之后，第一核心1002程序化為以充當(dāng)?shù)谝唤獯a器402的角色而執(zhí)行P-圖像Pl的解碼操作從而產(chǎn)生對應(yīng)的重建圖像。另 外，在第二比特流S2中的P-圖像P5的解碼操作所需的解碼數(shù)據(jù)從解碼I-圖像IO獲取之 后，第二核心1004程序化為以充當(dāng)?shù)诙獯a器404的角色而執(zhí)行P-圖像P5的解碼操作從 而產(chǎn)生對應(yīng)的重建圖像。類似地，在第一比特流Sl中的B-圖像B2的解碼操作所需的解碼 數(shù)據(jù)從解碼P-圖像Pl與P5獲取之后，第一核心1002程序化為以充當(dāng)?shù)谝唤獯a器402的 角色而執(zhí)行B-圖像B2的解碼操作從而產(chǎn)生對應(yīng)的重建圖像。另外，在第二比特流S2中的 B-圖像B6的解碼操作所需的解碼數(shù)據(jù)從解碼P-圖像Pl與P5獲取之后，第二核心1004程 序化為以充當(dāng)?shù)诙獯a器404的角色而執(zhí)行B-圖像B6的解碼操作從而產(chǎn)生對應(yīng)的重建圖 像。或者，多核心處理器1000可程序化為以實(shí)現(xiàn)圖5中所示的架構(gòu)。如上文所述，P-圖 像Pl的解碼操作至少具有第一解碼步驟與第二解碼步驟，以及P-圖像P5的解碼操作至少 具有第三解碼步驟與第四解碼步驟。因此，在P-圖像Pl與P5的解碼操作所需的解碼數(shù)據(jù) 從解碼I-圖像IO獲取之后，第一核心1002程序化為以充當(dāng)?shù)谝唤獯a器502的角色而通過 執(zhí)行第一解碼功能以處理第一解碼步驟與第三解碼步驟，并且第一核心1002也程序化為 以充當(dāng)?shù)诙獯a器504的角色而通過執(zhí)行第二解碼功能以處理第二解碼步驟；以及，當(dāng)?shù)?一核心1002程序化為以通過執(zhí)行第二解碼功能處理第二解碼步驟時，第二核心1004程序 化為以充當(dāng)?shù)谌獯a器506的角色而通過執(zhí)行第二解碼功能處理以第四解碼步驟?？紤]B-圖像B2的解碼操作至少包含第一解碼步驟與第二解碼步驟，以及B-圖像 B6的解碼操作至少包含第三解碼步驟與第四解碼步驟的另一情況。因此，在B-圖像B2與 B6的解碼操作所需的解碼數(shù)據(jù)從解碼P-圖像Pl與P5獲取之后，第一核心1002程序化為 以充當(dāng)?shù)谝唤獯a單元502的角色而通過執(zhí)行第一解碼功能以處理第一解碼步驟與第三解 碼步驟，并且第一核心1002也程序化為以充當(dāng)?shù)诙獯a單元504的角色而通過執(zhí)行第二解 碼功能以處理第二解碼步驟；以及，當(dāng)?shù)谝缓诵?002程序化為以通過執(zhí)行第二解碼功能處 理第二解碼步驟時，第二核心1004程序化為以充當(dāng)?shù)谌獯a單元506的角色而通過執(zhí)行第 二解碼功能以處理第四解碼步驟。雖然本發(fā)明已以較佳實(shí)施方式揭露如上，然其并非用于限定本發(fā)明，任何所屬技 術(shù)領(lǐng)域中的技術(shù)人員，在不脫離本發(fā)明的范圍內(nèi)，可以做一些改動，因此本發(fā)明的保護(hù)范圍 應(yīng)以權(quán)利要求所界定的范圍為準(zhǔn)。
權(quán)利要求
1.一種輸入視頻比特流的解碼方法，該輸入視頻比特流包含第一比特流與第二比特 流，該第一比特流與該第二比特流中的每一個包含多個圖像，該輸入視頻比特流的解碼方 法包含解碼該第一比特流中的第一圖像；在該第一比特流中的第二圖像的第一解碼操作所需的解碼數(shù)據(jù)從解碼該第一圖像已 獲取之后，執(zhí)行該第一解碼操作；以及在該第二比特流中的圖像的第二解碼操作所需的解碼數(shù)據(jù)已從解碼該第一圖像獲取 之后，執(zhí)行該第二解碼操作，其中，該第一比特流包含用于三維視頻顯示的第一視圖的多個 圖像，該第二比特流包含用于該三維視頻顯示的第二視圖的多個圖像，并且解碼該第一比 特流中的該第二圖像的時間周期與解碼該第二比特流中的該圖像的時間周期在時間上是 重疊的。
2.如權(quán)利要求1所述的輸入視頻比特流的解碼方法，其特征在于，該第一比特流的解 碼不參考從解碼該第二比特流獲取的解碼數(shù)據(jù)，以及該第二比特流的解碼通過參考從解碼 該第一比特流獲取的解碼數(shù)據(jù)。
3.如權(quán)利要求1所述的輸入視頻比特流的解碼方法，其特征在于，該輸入視頻比特流 遵守多視圖編碼標(biāo)準(zhǔn)。
4.一種輸入視頻比特流的解碼裝置，該輸入視頻比特流包含第一比特流與第二比特 流，該第一比特流與該第二比特流中的每一個包含多個圖像，該輸入視頻比特流的解碼裝 置包含輸入存儲器，用于存儲該輸入視頻比特流；輸出存儲器，用于存儲該輸入視頻比特流的解碼結(jié)果；以及解碼電路，耦接于該輸入存儲器與該輸出存儲器之間，用于解碼該第一比特流中的第 一圖像；在該第一比特流中的第二圖像的第一解碼操作所需的解碼數(shù)據(jù)已從解碼該第一圖 像獲取之后，執(zhí)行該第一解碼操作；以及在該第二比特流中的圖像的第二解碼操作所需的 解碼數(shù)據(jù)已從解碼該第一圖像獲取之后，執(zhí)行該第二解碼操作，其中，該第一比特流包含用 于三維視頻顯示的第一視圖的多個圖像，該第二比特流包含用于該三維視頻顯示的第二視 圖的多個圖像，并且解碼該第一比特流中的該第二圖像的時間周期與解碼該第二比特流中 的該圖像的時間周期在時間上是重疊的。
5.如權(quán)利要求4所述的輸入視頻比特流的解碼裝置，其特征在于，該解碼電路更包含第一解碼器，用于執(zhí)行該第一解碼操作，以解碼該第一比特流中的該第二圖像；以及第二解碼器，用于執(zhí)行該第二解碼操作，以解碼該第二比特流中的該圖像。
6.如權(quán)利要求4所述的輸入視頻比特流的解碼裝置，其特征在于，該解碼電路為多核 心處理器，包含第一核心，程序化為以執(zhí)行該第一解碼操作以解碼該第一比特流中的該第二圖像；以及第二核心，程序化為以執(zhí)行該第二解碼操作以解碼該第二比特流中的該圖像。
7.如權(quán)利要求4所述的輸入視頻比特流的解碼裝置，其特征在于，該第一解碼操作中 包含第一解碼步驟與第二解碼步驟；該第二解碼操作中包含第三解碼步驟與第四解碼步 驟；以及該解碼電路包含第一解碼單元，專用于執(zhí)行第一解碼功能，其中該第一解碼單元通過執(zhí)行該第一解碼 功能順序處理該第一解碼步驟與該第三解碼步驟； 第二解碼單元，專用于執(zhí)行第二解碼功能；以及第三解碼單元，專用于執(zhí)行該第二解碼功能，其中當(dāng)該第二解碼單元通過執(zhí)行該第二 解碼功能處理該第二解碼步驟時，該第三解碼單元通過執(zhí)行該第二解碼功能處理該第四解 碼步驟。
8.如權(quán)利要求7所述的輸入視頻比特流的解碼裝置，其特征在于，該第一解碼單元為 熵解碼單元，以及該第二解碼單元與該第三解碼單元分別為預(yù)測單元。
9.如權(quán)利要求7所述的輸入視頻比特流的解碼裝置，其特征在于，該第一解碼單元為 預(yù)測單元，以及該第二解碼單元與該第三解碼單元分別為熵解碼單元。
10.如權(quán)利要求4所述的輸入視頻比特流的解碼裝置，其特征在于，該解碼電路更包含熵解碼單元，用于分別對該第一比特流中的圖像與該第二比特流中的圖像順序執(zhí)行熵 解碼操作；重建單元，用于通過不同視圖重建圖像；以及多個預(yù)測單元，用于為該第一比特流中的該圖像與該第二比特流中的該圖像分別產(chǎn)生 預(yù)測結(jié)果。
11.如權(quán)利要求4所述的輸入視頻比特流的解碼裝置，其特征在于，該解碼電路更包含多個熵解碼單元，其中，該多個熵解碼單元中的每一個用于對該第一比特流中的圖像 與該第二比特流中的圖像中的一個執(zhí)行熵解碼操作； 重建單元，用于通過不同視圖重建三維圖像；以及預(yù)測單元，用于為該第一比特流中的該圖像與該第二比特流中的該圖像順序產(chǎn)生預(yù)測結(jié)果。
12.如權(quán)利要求11或12所述的輸入視頻比特流的解碼裝置，其特征在于，該預(yù)測單元 更包含用于幀間預(yù)測的運(yùn)動補(bǔ)償電路、用于幀內(nèi)預(yù)測的幀內(nèi)預(yù)測器、以及用于從該運(yùn)動補(bǔ)償 電路與該幀內(nèi)預(yù)測器的多個輸出中選擇一個作為對該重建單元的輸出的復(fù)用器。
13.如權(quán)利要求4所述的輸入視頻比特流的解碼裝置，其特征在于，該第一解碼操作之 中涉及第一解碼步驟與第二解碼步驟；該第二解碼操作之中涉及第三解碼步驟與第四解碼 步驟；以及該解碼電路為多核心處理器，包含第一核心，程序化為以通過執(zhí)行第一解碼功能以順序處理該第一解碼步驟與該第三解 碼步驟；以及第二核心，程序化為以當(dāng)該第一核心通過執(zhí)行該第二解碼功能處理該第二解碼步驟 時，該第二核心通過執(zhí)行該第二解碼功能處理該第四解碼步驟。
14.如權(quán)利要求4所述的輸入視頻比特流的解碼裝置，其特征在于，該第一比特流不參 考從解碼該第二比特流獲取的解碼數(shù)據(jù)解碼，以及該第二比特流通過參考從解碼該第一比 特流獲取的解碼數(shù)據(jù)解碼。
15.如權(quán)利要求4所述的輸入視頻比特流的解碼裝置，其特征在于，該輸入視頻比特流遵守多視圖編碼標(biāo)準(zhǔn)。
16.一種輸入視頻比特流的解碼方法，該輸入視頻比特流包含第一比特流與第二比特 流，該第一比特流與該第二比特流中的每一個包含多個圖像，該輸入視頻比特流的解碼方 法包含解碼該第一比特流中的第一圖像；解碼該第二比特流中的第一圖像；在該第一比特流中的第二圖像的第一解碼操作所需的解碼數(shù)據(jù)已從解碼該第一比特 流中的該第一圖像與該第二比特流中的該第一圖像獲取之后，執(zhí)行該第一解碼操作；以及在該第二比特流中的第二圖像的第二解碼操作所需的解碼數(shù)據(jù)已從解碼該第一比特 流中的該第一圖像與該第二比特流中的該第一圖像獲取之后，執(zhí)行該第二解碼操作，其中， 該第一比特流包含用于三維視頻顯示的第一視圖的多個圖像，該第二比特流包含用于該三 維視頻顯示的第二視圖的多個圖像，并且解碼該第一比特流中的該第二圖像的時間周期與 解碼該第二比特流中的該圖像的時間周期在時間上是重疊的。
17.如權(quán)利要求16所述的輸入視頻比特流的解碼方法，其特征在于，該第一比特流不 參考從解碼該第二比特流獲取的解碼數(shù)據(jù)解碼，以及該第二比特流通過參考從解碼該第一 比特流獲取的解碼數(shù)據(jù)解碼。
18.如權(quán)利要求16所述的輸入視頻比特流的解碼方法，其特征在于，該輸入視頻比特 流遵守多視圖編碼標(biāo)準(zhǔn)。
19.一種輸入視頻比特流的解碼裝置，該輸入視頻比特流包含第一比特流與第二比特 流，該第一比特流與該第二比特流中的每一個包含多個圖像，該輸入視頻比特流的解碼裝 置包含輸入存儲器，用于存儲該輸入視頻比特流；輸出存儲器，用于存儲該輸入視頻比特流的解碼結(jié)果；以及解碼電路，耦接于該輸入存儲器與該輸出存儲器之間，用于解碼該第一比特流中的第 一圖像；解碼該第二比特流中的第一圖像；在該第一比特流中的第二圖像的第一解碼操作 所需的解碼數(shù)據(jù)已從解碼該第一比特流中的該第一圖像與該第二比特流中的該第一圖像 獲取之后，執(zhí)行該第一解碼操作；以及在該第二比特流中的第二圖像的第二解碼操作所需 的解碼數(shù)據(jù)已從解碼該第一比特流中的該第一圖像與該第二比特流中的該第一圖像獲取 之后，執(zhí)行該第二解碼操作，其中，該第一比特流包含用于三維視頻顯示的第一視圖的多個 圖像，該第二比特流包含用于該三維視頻顯示的第二視圖的多個圖像，并且解碼該第一比 特流中的該第二圖像的時間周期與解碼該第二比特流中的該第二圖像的時間周期在時間 上是重疊的。
20.如權(quán)利要求19所述的輸入視頻比特流的解碼裝置，其特征在于，該解碼電路更包含第一解碼器，用于執(zhí)行該第一解碼操作，以解碼該第一比特流中的該第二圖像；以及第二解碼器，用于執(zhí)行該第二解碼操作，以解碼該第二比特流中的該第二圖像。
21.如權(quán)利要求19所述的輸入視頻比特流的解碼裝置，其特征在于，該解碼電路為多 核心處理器，包含第一核心，程序化為以執(zhí)行該第一解碼操作以解碼該第一比特流中的該第二圖像；以及第二核心，程序化為以執(zhí)行該第二解碼操作以解碼該第二比特流中的該第二圖像。
22.如權(quán)利要求19所述的輸入視頻比特流的解碼裝置，其特征在于，該第一解碼操作 之中涉及第一解碼步驟與第二解碼步驟；該第二解碼操作之中涉及第三解碼步驟與第四解 碼步驟；以及該解碼電路包含第一解碼單元，專用于執(zhí)行第一解碼功能，其中該第一解碼單元通過執(zhí)行該第一解碼 功能順序處理該第一解碼步驟與該第三解碼步驟；第二解碼單元，專用于執(zhí)行第二解碼功能；以及第三解碼單元，專用于執(zhí)行該第二解碼功能，其中當(dāng)該第二解碼單元通過執(zhí)行該第二 解碼功能處理該第二解碼步驟時，該第三解碼單元通過執(zhí)行該第二解碼功能處理該第四解 碼步驟。
23.如權(quán)利要求19所述的輸入視頻比特流的解碼裝置，其特征在于，該第一解碼操作 之中涉及第一解碼步驟與第二解碼步驟；該第二解碼操作之中涉及第三解碼步驟與第四解 碼步驟；以及該解碼電路為多核心處理器，包含第一核心，程序化為以通過執(zhí)行第一解碼功能以順序處理該第一解碼步驟與該第三解 碼步驟，并進(jìn)一步程序化為以通過執(zhí)行第二解碼功能以處理該第二解碼步驟；以及第二核心，程序化為以當(dāng)該第一核心通過執(zhí)行該第二解碼功能處理該第二解碼步驟 時，通過執(zhí)行該第二解碼功能處理該第四解碼步驟。
24.如權(quán)利要求19所述的輸入視頻比特流的解碼裝置，其特征在于，該第一比特流不 參考從解碼該第二比特流獲取的解碼數(shù)據(jù)解碼，以及該第二比特流通過參考從解碼該第一 比特流獲取的解碼數(shù)據(jù)解碼。
25.如權(quán)利要求19所述的輸入視頻比特流的解碼裝置，其特征在于，該輸入視頻比特 流遵守多視圖編碼標(biāo)準(zhǔn)。
全文摘要
一種解碼方法及解碼裝置，用于輸入視頻比特流，解碼方法包含解碼第一比特流中的第一圖像；在第一比特流中的第二圖像的第一解碼操作所需的解碼數(shù)據(jù)已從解碼第一圖像獲取之后，執(zhí)行第一解碼操作；以及在第二比特流中的圖像的第二解碼操作所需的解碼數(shù)據(jù)已從解碼第一圖像獲取之后，執(zhí)行第二解碼操作，其中，解碼第一比特流中的第二圖像的時間周期與解碼第二比特流中的圖像的時間周期在時間上是重疊的。所述解碼方法及解碼裝置，通過使用并行處理機(jī)制，可改善輸入視頻比特流的總體解碼性能。
文檔編號H04N7/26GK102123280SQ20111000089
公開日2011年7月13日 申請日期2011年1月5日 優(yōu)先權(quán)日2010年1月11日
發(fā)明者張永昌, 朱啟誠, 林世宏, 王靖杰, 蕭德琪 申請人:聯(lián)發(fā)科技股份有限公司