專利名稱：信息處理設(shè)備或信息處理方法
技術(shù)領(lǐng)域：
本發(fā)明涉及信息處理設(shè)備或信息處理方法，其中諸如外部裝置控制器的信息處理設(shè)備向外部裝置供應(yīng)時鐘，并在其中鎖存與時鐘同步地從外部裝置輸出的外部設(shè)備數(shù)據(jù)。
背景技術(shù)：
如PTL I公開的那樣，有一種用于包括外部裝置控制器的信息處理設(shè)備的技術(shù)，其中當(dāng)外部裝置連接到信息處理設(shè)備以便能夠與其通信時，從信息處理設(shè)備的外部裝置控制器向外部裝置供應(yīng)操作時鐘。這里，通常，設(shè)置外部裝置以與從外部裝置控制器供應(yīng)的時鐘同步地輸出數(shù)據(jù)，并且外部裝置控制器配置成在其中鎖存從外部裝置輸出的數(shù)據(jù)。 利用以上方法，外部裝置控制器暫時停止向外部裝置的時鐘供應(yīng)(對應(yīng)于時鐘選通)，從而允許暫時停止從外部裝置向外部裝置控制器供應(yīng)數(shù)據(jù)。例如，在數(shù)據(jù)累積到外部裝置控制器中的接收緩存器的允許容量時，外部裝置控制器能夠停止供應(yīng)時鐘以停止供應(yīng)數(shù)據(jù)，從而即使在緩存器容量小時，也可以根據(jù)需要防止緩存器的溢出。這里，如果外部裝置控制器從外部裝置接收的數(shù)據(jù)相對于外部裝置控制器的輸出時鐘延遲一個周期或更多周期，則可能難以利用PTLl公開的配置檢測延遲存在與否。引用列表專利文獻PTL I :日本專利特開 No. 59-173839

發(fā)明內(nèi)容
因此，本發(fā)明提供一種信息處理設(shè)備或信息處理方法，其檢測延遲的存在與否，SP使相對于外部裝置控制器的輸出時鐘發(fā)生一個周期或更多周期的延遲。在本發(fā)明的一方面中，一種信息處理設(shè)備包括供應(yīng)單元，配置成向外部裝置供應(yīng)時鐘；指令單元，配置成指示所述外部裝置輸出預(yù)定式樣的數(shù)據(jù)；接收單元，配置成接收與所述時鐘同步地從所述外部裝置輸出的數(shù)據(jù)；以及控制單元，配置成在接收根據(jù)來自所述指令單元的指令從所述外部裝置輸出的預(yù)定式樣的數(shù)據(jù)期間，中止所述供應(yīng)單元的時鐘供應(yīng)。


圖I是本發(fā)明示范性實施例中的外部裝置控制器的配置圖。圖2A是扭曲控制單元的配置圖。圖2B是扭曲控制單元的時序圖。圖3A是周期控制單元的配置圖。圖3B是周期控制單元的時序圖。圖4A是校準過程的流程圖。圖4B是輸出時鐘控制單元的配置圖。
圖5是接收校準式樣期間基于選通式樣的輸出時鐘選通的時序圖。圖6是示出周期指數(shù)與接收到的校準式樣之間的相關(guān)性的時序圖。圖7是示出周期指數(shù)與接收到的校準式樣之間的相關(guān)性的時序圖。圖8是示出選通周期數(shù)與接收到的校準式樣之間的相關(guān)性的時序圖。圖9是示出選通周期數(shù)與接收到的校準式樣之間的相關(guān)性的時序圖。圖10是示出選通周期數(shù)與接收到的校準式樣之間的相關(guān)性的時序圖。圖11是示出選通操作之間的周期數(shù)與接收到的校準式樣之間的相關(guān)性的時序圖。圖12是示出選通操作之間的周期數(shù)與接收到的校準式樣之間的相關(guān)性的時序
圖13是示出選通操作之間的周期數(shù)與接收到的校準式樣之間的相關(guān)性的時序圖。圖14是示出選通操作之間的周期數(shù)與接收到的校準式樣之間的相關(guān)性的時序圖。圖15是示出選通開始位置、選通結(jié)束位置與接收到的校準式樣之間的相關(guān)性的時序圖。圖16是示出選通開始位置、選通結(jié)束位置與接收到的校準式樣之間的相關(guān)性的時序圖。圖17是示出選通開始位置、選通結(jié)束位置與接收到的校準式樣之間的相關(guān)性的時序圖。圖18是使用正確周期設(shè)置時外部裝置控制器和外部裝置所處理的信號的時序圖。圖19是包括外部裝置控制器的系統(tǒng)配置的示意圖。圖20是示出實際接收的校準式樣和與實際周期數(shù)的差異之間的關(guān)系的范例的表格。圖21A示出外部裝置控制器的配置。圖2IB是示出命令或數(shù)據(jù)的格式的時序圖。圖22是校準過程的流程圖。圖23是校準過程的時序圖。圖24是外部裝置控制器處理的信號的時序圖。
具體實施例方式下面將參考附圖描述本發(fā)明的示范性實施例。首先，下面將描述解決在外部裝置控制器從外部裝置接收的數(shù)據(jù)相對于外部裝置控制器的輸出時鐘延遲一個周期或更多周期時可能導(dǎo)致的問題的示范性實施例。圖19是包括與外部裝置107通信的信息處理設(shè)備的系統(tǒng)的方框圖。特定用途集成電路(ASIC) 100是具有與外部裝置107通信的功能的大規(guī)模集成(LSI)電路，包括中央處理單元(CPU) 101、動態(tài)隨機存取存儲器(DRAM)控制器104、直接存儲器存取(DMA)控制器102、外部裝置控制器103和時鐘發(fā)生器105。此外，充當(dāng)振蕩單元的時鐘發(fā)生器105產(chǎn)生并供應(yīng)由CPU IOUDMA控制器102、外部裝置控制器103和DRAM控制器104使用的時鐘(cpu_clock 113、dmac_clock 114、host_clock 115、dram_clock 116)。CPU 101 經(jīng)由 CPU接口(I/F) 110執(zhí)行到外部裝置控制器103、DMA控制器102和DRAM控制器104的寄存器訪問。DMA控制器102經(jīng)由CPU I/F110執(zhí)行來往于DRAM控制器104的數(shù)據(jù)傳輸。DRAM控制器104經(jīng)由DRAM I/F 117執(zhí)行來往于DRAM 106的數(shù)據(jù)傳輸。外部裝置控制器103經(jīng)由DMA I/F 111執(zhí)行來往于DMA控制器102的數(shù)據(jù)傳輸。此外，外部裝置控制器103經(jīng)由外部裝置I/F 112執(zhí)行來往于外部裝置107的數(shù)據(jù)傳輸。接下來將描述外部裝置控制器。圖I示出本發(fā)明示范性實施例中的外部裝置控制器103的配置。外部裝置控制器103從時鐘發(fā)生器105接收主機時鐘115(host_clk)。主機時鐘115連接到外部裝置控制器103中的每個塊(block)，外部裝置控制器103的每個塊與主機 時鐘115同步地操作。在接收來自CPU 101的、要發(fā)送到卡的數(shù)據(jù)或命令以及寄存器訪問的同時，CPU I/F控制單元201向CPU 101發(fā)送從卡接收的命令或數(shù)據(jù)。DMA I/F控制單元204從DMA控制器102接受要發(fā)送到外部裝置107的數(shù)據(jù)，且還向DMA控制器102發(fā)送從外部裝置107接收的數(shù)據(jù)。外部裝置控制器103經(jīng)由發(fā)送命令并行到串行轉(zhuǎn)換單元(以下稱為“發(fā)送命令PS轉(zhuǎn)換單元”)125和接收命令串行到并行轉(zhuǎn)換單元(以下稱為“接收命令SP轉(zhuǎn)換單元”)126與外部裝置107交換命令。首先，CPU I/F控制單元201經(jīng)由CPU I/F 110向發(fā)送命令PS轉(zhuǎn)換單元125發(fā)送從CPU 101接收的并行格式發(fā)送命令223(s_cmd_reg)。發(fā)送命令PS轉(zhuǎn)換單元125將接收到的并行格式發(fā)送命令223轉(zhuǎn)換成串行格式發(fā)送命令224 (s_cmd_data),并向外部裝置107發(fā)送串行格式的發(fā)送命令224。外部裝置107對接收到的串行格式發(fā)送命令224進行解碼，并檢測發(fā)送命令。此夕卜，外部裝置107向外部裝置控制器103發(fā)送表示發(fā)送命令檢測結(jié)果的檢測信息作為串行格式的接收命令226 (r_cmd_data)0接收命令SP轉(zhuǎn)換單元126接收從外部裝置107輸出的串行格式的接收命令226，將串行格式的接收命令226轉(zhuǎn)換成并行格式的接收命令225 (r_cmd_reg),并經(jīng)由CPU I/F控制單元201和CPU I/F 110向CPU 101發(fā)送并行格式的接收命令225。此外，外部裝置控制器103經(jīng)由發(fā)送緩存器207、發(fā)送數(shù)據(jù)并行到串行轉(zhuǎn)換單元208、扭曲控制單元211、接收數(shù)據(jù)串行到并行轉(zhuǎn)換單元(以下稱為“接收數(shù)據(jù)SP轉(zhuǎn)換單元”)210和接收緩存器209與外部裝置107交換數(shù)據(jù)。外部裝置控制器103還包括輸出時鐘控制單元213和輸出時鐘選通單元214，以便解除輸出時鐘244從而停止從外部裝置107供應(yīng)數(shù)據(jù)。外部裝置控制器103還包括選通模式設(shè)置寄存器605和選通式樣設(shè)置寄存器606，用于進行有效周期調(diào)節(jié)。外部裝置控制器103還包括用于扭曲調(diào)節(jié)(校正)的扭曲控制單元211和扭曲設(shè)置寄存器212。這里，術(shù)語“扭曲調(diào)節(jié)(校正)”是指利用一個周期之內(nèi)的延遲(相對于主機時鐘115)調(diào)節(jié)(校正)要輸入到接收數(shù)據(jù)SP轉(zhuǎn)換單元210中的數(shù)據(jù)或外部裝置控制器103 (即扭曲控制單元211)的數(shù)據(jù)鎖存時刻。外部裝置控制器103還包括周期設(shè)置寄存器601、周期計算單元602、周期控制單元603和預(yù)期值設(shè)置寄存器604，用于周期調(diào)整(校正)。這里，術(shù)語“周期調(diào)整(校正)”是指通過逐個周期地延遲接收使能信號250 (rcv_en)(相對于主機時鐘115)來調(diào)整(校正)接收數(shù)據(jù)SP轉(zhuǎn)換單元210的數(shù)據(jù)鎖存中止時刻和數(shù)據(jù)鎖存繼續(xù)時刻，接收使能信號250是接收數(shù)據(jù)SP轉(zhuǎn)換單元210的控制信號。扭曲設(shè)置寄存器212從CPU I/F控制單元201接收扭曲設(shè)定值227( skew_reg)并保持扭曲設(shè)定值227。扭曲控制單元211從扭曲設(shè)置寄存器212接收扭曲選擇值238( skew_sel)，并根據(jù)設(shè)定值延遲從外部裝置107接收的串行格式接收數(shù)據(jù)236 (d2h_data)(在下文中有時簡稱為“接收數(shù)據(jù)236”)。周期設(shè)置寄存器601從CPU I/F控制單元201接收周期設(shè)定值256 (cycle_reg)并保持周期設(shè)定值256。預(yù)期值設(shè)置寄存器604從CPU I/F控制單元201接收預(yù)期值設(shè)定值253 (exp_reg)并保持預(yù)期值設(shè)定值253。圖20中示出預(yù)期值設(shè)定值253的范例。在與實際周期數(shù)的差異為0時接收的式樣匹配真值(從外部裝置107輸出的式樣)，而外部裝置控制器103接收的式樣根據(jù)進行校準時獲得的周期設(shè)定值與正確周期設(shè)定值(對應(yīng)于如下 所述的周期延遲量)之間的差異而變化。周期計算單元602從周期設(shè)置寄存器601接收周期設(shè)定值255 (cycle_val)并從預(yù)期值設(shè)置寄存器604接收預(yù)期值254 (exp_pattern),并計算期望的周期設(shè)定值。具體而言，將接收的校準式樣與預(yù)期值進行比較以判斷是否發(fā)現(xiàn)匹配。確定與發(fā)現(xiàn)匹配時獲得的預(yù)期值對應(yīng)的周期設(shè)定值和正確周期設(shè)定值之間的差異。之后，將確定的差異增加到執(zhí)行校準時獲得的周期設(shè)定值以計算正確周期設(shè)定值。周期控制單元603從周期計算單元602接收正確周期選擇值249(cycle_sel)。周期控制單元603還從輸出時鐘控制單元213接收輸出時鐘使能信號243 (dev_clk_en)(時鐘控制信號)。數(shù)據(jù)接收過程接下來，將描述外部裝置控制器103從外部裝置107接收數(shù)據(jù)(外部裝置數(shù)據(jù))的過程。在外部裝置控制器103開始接收數(shù)據(jù)時，首先，外部裝置控制器103執(zhí)行上述命令發(fā)送/接收過程，以向外部裝置107發(fā)送指示外部裝置107發(fā)送數(shù)據(jù)的命令。此外，外部裝置107向外部裝置控制器103發(fā)送對所發(fā)送的命令的響應(yīng)作為接收命令，并進一步發(fā)送數(shù)據(jù)。如下執(zhí)行數(shù)據(jù)的接收。首先，由扭曲控制單元211接收從外部裝置107發(fā)送的串行格式接收數(shù)據(jù)236 (d2h_data)。扭曲控制單元211執(zhí)行串行格式的接收數(shù)據(jù)236和外部裝置控制器103的時鐘115 (host_clk)之間的扭曲調(diào)節(jié)(其細節(jié)將在下面描述)。向接收數(shù)據(jù)SP轉(zhuǎn)換單元210輸入經(jīng)過扭曲調(diào)節(jié)的接收數(shù)據(jù)235 (d2h_data_ld)。接收數(shù)據(jù)SP轉(zhuǎn)換單元210配置成能夠接收由如下所述的周期控制單元603延遲從輸出時鐘控制單元213輸出的輸出時鐘使能信號243而獲得的接收使能信號250 (其細節(jié)將在下面描述)。如果接收使能信號250已經(jīng)設(shè)置為有效，則接收數(shù)據(jù)SP轉(zhuǎn)換單元210接收輸入的經(jīng)過扭曲調(diào)節(jié)的接收數(shù)據(jù)235，并將接收數(shù)據(jù)235轉(zhuǎn)換成并行格式的接收數(shù)據(jù)234(r_data_buf)。接收數(shù)據(jù)SP轉(zhuǎn)換單元210包括K級(未示出)移位寄存器(串行輸入/并行輸出觸發(fā)器)，其被配置成將以串行格式接收的數(shù)據(jù)發(fā)送為K比特并行格式數(shù)據(jù)。因此，如果繼續(xù)設(shè)置接收使能信號250為有效，則接收數(shù)據(jù)SP轉(zhuǎn)換單元210每K個周期發(fā)送并行格式數(shù)據(jù)一次。這里，接收數(shù)據(jù)SP轉(zhuǎn)換單元210在其中鎖存來自外部裝置107的數(shù)據(jù)(外部裝置數(shù)據(jù))的時刻可以對應(yīng)于第一級(0比特)觸發(fā)器的鎖存時刻(從外部裝置107 —側(cè)觀察時)。接收緩存器209充當(dāng)保持單元，配置成能夠利用接收緩存器已滿信號241 (r_buff_full)通知不能保持比當(dāng)前其中保持的數(shù)據(jù)更多的數(shù)據(jù)。于是，如果接收使能信號250已經(jīng)設(shè)置為有效且接收緩存器209的接收緩存器已滿信號241已經(jīng)被解除有效，則接收數(shù)據(jù)SP轉(zhuǎn)換單元210向接收緩存器209發(fā)送并行格式的接收數(shù)據(jù)234。如果接收使能信號250未被設(shè)置為有效，則接收數(shù)據(jù)SP轉(zhuǎn)換單元210停止接收經(jīng)扭曲調(diào)節(jié)的接收數(shù)據(jù)235。在開始接收數(shù)據(jù)時，接收數(shù)據(jù)SP轉(zhuǎn)換單元210設(shè)置接收狀態(tài)信號239 (rcv_status)有效。接收數(shù)據(jù)SP轉(zhuǎn)換單元210繼續(xù)設(shè)置接收狀態(tài)信號239有效，直到從外部裝置107接收到最后一條數(shù)據(jù)為止，并在檢測到經(jīng)扭曲調(diào)節(jié)的接收信號235的末尾比特時解除接收狀態(tài)信號239的有效。在接收數(shù)據(jù)SP轉(zhuǎn)換單元210向接收緩存器209發(fā)送并行格式的接收數(shù)據(jù)234時，接收緩存器209解除接收緩存器為空信號233 (r_buff_emp)的有效。
接收緩存器209從接收數(shù)據(jù)SP轉(zhuǎn)換單元210接收轉(zhuǎn)換成并行格式的接收數(shù)據(jù)234(r_data_buff),并保持接收數(shù)據(jù)234。這里，在接收緩存器209變滿時，接收緩存器209向輸出時鐘控制單元213和接收數(shù)據(jù)SP轉(zhuǎn)換單元210設(shè)置接收緩存器已滿信號241有效。在接收緩存器209變空時，接收緩存器209向DMA I/F控制單元204設(shè)置接收緩存器為空信號233有效。響應(yīng)于接收緩存器209的接收緩存器為空信號233的解除有效，DMA I/F控制單元204檢測到來自外部裝置107的接收數(shù)據(jù)留在接收緩存器209中。然后，從接收緩存器209接收保持在接收緩存器209中的并行格式接收數(shù)據(jù)232(r_data_dma)并發(fā)送到DMA I/F 111。不過，在接收緩存器209變空時，停止數(shù)據(jù)接收。如果未停止數(shù)據(jù)接收，則可能發(fā)生接收緩存器209的緩存數(shù)據(jù)不足。因此，在接收緩存器209的接收緩存器為空信號233已經(jīng)被設(shè)置為有效時，DMA I/F控制單元204停止接收并行格式的接收數(shù)據(jù)232并停止向DMAI/F 111發(fā)送數(shù)據(jù)。如果接收緩存器209的接收緩存器為空信號233被解除有效，則DMA I/F控制單元204繼續(xù)接收并行格式的接收數(shù)據(jù)232，并繼續(xù)向DMA I/F 111發(fā)送接收數(shù)據(jù)。另一方面，如果在接收緩存器209處于已滿狀態(tài)時新發(fā)生了向接收緩存器209中的寫入，則發(fā)生接收緩存器209的緩存溢出，因此停止數(shù)據(jù)接收。在接收數(shù)據(jù)SP轉(zhuǎn)換單元210當(dāng)前正接收數(shù)據(jù)時，且在接收緩存器209已滿時，輸出時鐘控制單元213解除輸出時鐘使能信號243的有效。通過接收狀態(tài)信號239的設(shè)置有效來檢測接收數(shù)據(jù)SP轉(zhuǎn)換單元210中進行中的數(shù)據(jù)接收。在接收到第一條接收數(shù)據(jù)時，接收數(shù)據(jù)SP轉(zhuǎn)換單元210設(shè)置接收狀態(tài)信號239有效，繼續(xù)設(shè)置其有效直到接收到最后一條數(shù)據(jù)為止，并在接收到最后一條數(shù)據(jù)時解除其有效。于是，在等候要接收的數(shù)據(jù)的狀態(tài)(等候要檢測的開始比特的狀態(tài))中，輸出時鐘使能信號243未被解除有效。響應(yīng)于輸出時鐘244 (dev_clk)的解除有效，外部裝置107停止發(fā)送接收數(shù)據(jù)237(d2h_data’)。繼續(xù)停止數(shù)據(jù)接收，直到接收緩存器209的接收緩存器已滿信號241 (r_buff_full)被解除有效。在接收緩存器209的接收緩存器已滿信號241 (r_buff_full)解除有效時，接收數(shù)據(jù)SP轉(zhuǎn)換單元210繼續(xù)接收數(shù)據(jù)。然后，輸出時鐘選通單元214解除輸出時鐘244的選通，外部裝置107繼續(xù)發(fā)送接收數(shù)據(jù)237。扭曲校正配置接下來將描述用于扭曲校正的配置的細節(jié)。圖2A是扭曲控制單元211的方框圖。扭曲控制單元211從時鐘發(fā)生器105 (圖19)接收主機時鐘115 (host_clk)。利用延遲元件216 (第一延遲單元)延遲主機時鐘115，延遲元件216的數(shù)量為NI，其輸入和輸出串聯(lián)連接。每個延遲元件216的輸出被輸入到延遲選擇單元217，并基于扭曲選擇值238 (skew_sel)的值選擇用于輸出的延遲元件216。向觸發(fā)器218輸入選定的具有延遲的時鐘信號246 (clk_with_skew)作為時鐘。從外部裝置107發(fā)送的串行格式接收數(shù)據(jù)236 (d2h_data)被觸發(fā)器218接收，并通過觸發(fā)器218與具有延遲的時鐘信號246 (clk_with_skew)同步。從扭曲控制單元211向接收數(shù) 據(jù)SP轉(zhuǎn)換單元210輸出同步的串行格式接收數(shù)據(jù)作為經(jīng)扭曲調(diào)節(jié)的串行格式接收數(shù)據(jù)235(d2h_data_ld)(以下稱為“經(jīng)扭曲調(diào)節(jié)的接收數(shù)據(jù)” 235)。扭曲控制單元211中的NI個延遲元件可導(dǎo)致與(主機時鐘115的)一個時鐘的NI分之一(即均分成NI份)相等的持續(xù)時間的延遲，或稍微更小的延遲。圖2B示出在將扭曲設(shè)定值設(shè)置為0、1和2時扭曲控制單元211處理的信號時序圖。如果使圖2B中的信號對應(yīng)于圖I和2A中的符號，從頂部起依次繪制host_clk 115、dh2_data 236、 clk_with_skew 246 (skew_sel 238=0、1、2)和 d2h_data_ld 235 (skew_sel 238=0、1、2)。在圖2B的時序圖中，當(dāng)扭曲選擇值238 (skew_sel)為0和I時，d2h_data 236在clk_with_skew 246上升沿是可變的。因此,也使觸發(fā)器218中鎖存的數(shù)據(jù)d2h_data_ld235是可變的，正常數(shù)據(jù)鎖存不可實現(xiàn)。在扭曲選擇值238為2時，d2h_data 236在clk_With_skeW246上升沿展現(xiàn)出穩(wěn)定的輸出數(shù)據(jù)。于是，鎖存在觸發(fā)器218中的數(shù)據(jù)d2h_data_ld 235也是正常的。利用如下所述的校準序列執(zhí)行扭曲選擇值238的調(diào)節(jié)。周期校正配置接下來，將描述用于校正周期延遲的配置細節(jié)。圖3A示出周期控制單元603的示意性配置。周期控制單元603包括觸發(fā)器701(第二延遲單元)，其數(shù)量為N2，每個觸發(fā)器的輸出與下一觸發(fā)器的輸入串聯(lián)連接。每個觸發(fā)器701將輸出時鐘使能信號243延遲一個時鐘。周期控制單元603使觸發(fā)器701將輸入的輸出時鐘使能信號243延遲由周期設(shè)定值256指示的周期數(shù)。延遲的輸出時鐘使能信號243被輸入到接收數(shù)據(jù)SP轉(zhuǎn)換單元210作為接收使能信號250。圖3B示出周期控制單元603處理的各種信號的波形。在對與圖I中的符號對應(yīng)的圖3B中的信號的描述中，從頂部起依次繪制host_clk 115、dev_clk_en 243和rcv_en250。周期控制單元603根據(jù)周期選擇值249的值(cycle_sel = O、1、2、3)延遲輸入的輸出時鐘使能信號243，并輸出延遲的輸出時鐘使能信號243作為接收使能信號250。如果假設(shè)周期選擇值249指示的值為2，則周期控制單元603通過用選擇器702選擇已經(jīng)通過兩個觸發(fā)器701的輸出而將輸出時鐘使能信號243延遲兩個周期，并輸出所得信號作為接收使能信號250。在圖3A和3B的配置中，由于存在N2個觸發(fā)器701，所以可以將輸出時鐘使能信號243延遲一個周期的整數(shù)倍(最多N2個周期)。
在本示范性實施例中，接收數(shù)據(jù)SP轉(zhuǎn)換單元210基于接收使能信號250的解除有效確定數(shù)據(jù)鎖存中止時刻，并在接收使能信號250被再次設(shè)置為有效時確定數(shù)據(jù)鎖存繼續(xù)時刻。選通模式設(shè)置寄存器605從CPU I/F控制單元201接收選通模式寄存器設(shè)定值247(gate_reg)，并保持選通模式寄存器設(shè)定值247。此外，選通模式設(shè)置寄存器605向輸出時鐘控制單元213輸出接收的選通模式寄存器設(shè)定值247作為選通模式設(shè)定值251(gate_mode)。這里，本示范性實施例中的外部裝置控制器103的選通模式包括兩種模式校準模式和正常數(shù)據(jù)傳輸模式。選通式樣設(shè)置寄存器606從CPU I/F控制單元201接收選通式樣寄存器設(shè)定值248 (pattern_reg)，并保持選通式樣寄存器設(shè)定值248。此外，選通式樣設(shè)置寄存器606向輸出時鐘控制單元213輸出所接收到的選通式樣寄存器設(shè)定值248作為選通式樣 252 (gate_pattern)0選通式樣寄存器設(shè)定值248是用于產(chǎn)生時鐘選通式樣的信息(選通信息)，并指示 如何進行時鐘選通。(更具體而言，該信息是表示下面在圖5中描述的L、N、S和E的信息。)圖4B示出在本示范性實施例中充當(dāng)選擇單元的輸出時鐘控制單元213的配置。第一時鐘控制單元221 (第一控制單元)接收接收緩存器已滿信號241和接收狀態(tài)信號239，并執(zhí)行與PTL I中的描述類似的時鐘控制。第二時鐘控制單元222 (第二控制單元)基于接收狀態(tài)信號239和選通式樣252執(zhí)行如下所述的時鐘控制(第一時鐘控制模式)。此外，第三時鐘控制單元223 (第三控制單元)進行控制，以產(chǎn)生輸出時鐘使能信號243，用于執(zhí)行控制以輸出外部裝置控制器103的主機時鐘115，而不停止主機時鐘115的供應(yīng)(第二時鐘控制模式)。首先，接收數(shù)據(jù)SP轉(zhuǎn)換單元210向接收狀態(tài)信號239增加表示接收狀態(tài)(例如到目前為止已接收到接收數(shù)據(jù)236中的多少比特)的信息，并向輸出時鐘控制單元213發(fā)送所得的接收狀態(tài)信號239。第二時鐘控制單元222基于增加到接收狀態(tài)信號239的接收信息判斷接收數(shù)據(jù)SP轉(zhuǎn)換單元210已經(jīng)收到多少比特。如果選通式樣252不滿足表示進行選通的條件，則產(chǎn)生輸出時鐘使能信號243。時鐘控制選擇單元220是選擇器，并使第一時鐘控制單元221、第二時鐘控制單元222和第三時鐘控制單元223之一根據(jù)來自選通模式設(shè)置寄存器605的選通模式設(shè)定值251表示的設(shè)定值有選擇地起作用。命令/數(shù)據(jù)格式這里，將描述用于在外部裝置控制器103和外部裝置107之間發(fā)送和接收命令和數(shù)據(jù)的信號的格式。外部裝置控制器103和外部裝置107以圖21B所示的格式相互交換串行格式的命令或串行格式的數(shù)據(jù)。在以下描述中，假設(shè)并行格式命令和并行格式數(shù)據(jù)都具有類似格式。首先，將參考圖21B描述發(fā)送和接收串行格式發(fā)送命令224和串行格式接收命令226時處理的信號。發(fā)送命令224包括I比特的起始位、N比特的發(fā)送命令、M比特的循環(huán)冗余校驗(CRC)和I比特的結(jié)束位。在檢測到接收并行格式發(fā)送命令223時，首先，發(fā)送命令PS轉(zhuǎn)換單元125發(fā)送I比特的起始位。接下來，將N比特的并行格式發(fā)送命令223轉(zhuǎn)換成串行格式發(fā)送命令224，并發(fā)送串行格式發(fā)送命令224。除了發(fā)送串行格式發(fā)送命令224之外，發(fā)送命令PS轉(zhuǎn)換單元125還計算CRC。在發(fā)送串行格式發(fā)送命令224之后，發(fā)送所計算出的M比特CRC。最后，發(fā)送I比特結(jié)束位，并完成命令的發(fā)送。串行格式接收命令226還具有圖21B所示的格式。不過，因為接收命令和發(fā)送命令無需彼此匹配，所以接收命令和發(fā)送命令可以具有不同的命令長度或CRC長度。接收命令SP轉(zhuǎn)換單元126檢測到I比特起始位并開始接收命令。隨后，N比特的串行格式接收命令被接收并被轉(zhuǎn)換成并行格式接收命令。接收命令SP轉(zhuǎn)換單元126除了接收串行格式接收命令之外還計算CRC。在接收到串行格式接收命令之后，將計算的CRC與要傳送的M比特CRC (循環(huán)冗余校驗)比較，并檢測CRC錯誤。最后，接收I比特結(jié)束位，并完成命令的接收。在從發(fā)送緩存器207接收并行格式發(fā)送數(shù)據(jù)230 (s_data_buf)時，像發(fā)送命令PS 轉(zhuǎn)換單元125那樣，發(fā)送數(shù)據(jù)PS轉(zhuǎn)換單元208將并行格式發(fā)送數(shù)據(jù)230轉(zhuǎn)換成串行格式發(fā)送數(shù)據(jù)231 (h2d_data)并向外部裝置107發(fā)送串行格式發(fā)送數(shù)據(jù)231。發(fā)送數(shù)據(jù)的長度或CRC的長度可以與發(fā)送命令中的那些不同。接收數(shù)據(jù)具有圖21B所示的格式。不過，接收數(shù)據(jù)的長度或CRC的長度可以與發(fā)送命令中的那些不同。在檢測到I比特起始位時，接收數(shù)據(jù)SP轉(zhuǎn)換單元210開始接收數(shù)據(jù)。然后，接收數(shù)據(jù)SP轉(zhuǎn)換單元210以與接收命令SP轉(zhuǎn)換單元126類似的方式進行處理以將串行格式的經(jīng)扭曲調(diào)節(jié)的接收數(shù)據(jù)235轉(zhuǎn)換成并行格式接收數(shù)據(jù)234，并向接收緩存器209發(fā)送并行格式的接收數(shù)據(jù)234。發(fā)送數(shù)據(jù)PS轉(zhuǎn)換單元208和接收數(shù)據(jù)SP轉(zhuǎn)換單元210的CRC計算過程和比較過程類似于發(fā)送命令PS轉(zhuǎn)換單元125和接收命令SP轉(zhuǎn)換單元126的過程，因此省略其描述。校準接下來，將描述調(diào)節(jié)各種參數(shù)(扭曲設(shè)定值，周期設(shè)定值)以使外部裝置控制器103能夠正確地在其中鎖存數(shù)據(jù)的校準過程。首先，將利用圖22描述具有圖21A所示的配置的外部裝置控制器103中的校準流程。首先，在步驟SlOl中，響應(yīng)于來自CPU 101的開始校準的指令，外部裝置控制器103向外部裝置107發(fā)送令外部裝置107輸出校準式樣的發(fā)送命令。然后，外部裝置107響應(yīng)于用于校準的發(fā)送命令向外部裝置控制器103發(fā)送接收命令。此外，外部裝置107向外部裝置控制器103發(fā)送預(yù)定校準式樣以替代串行格式接收數(shù)據(jù)237。外部裝置控制器103根據(jù)上述數(shù)據(jù)接收流程接收校準式樣。通過DMA控制器102和DRAM控制器104向DRAM 106中寫入接收到的校準式樣。在已經(jīng)向DRAM 106中寫入所有校準式樣之后，在步驟S102中，CPU 101將實際收到的校準式樣與作為預(yù)期值事先存儲在DRAM106中的校準式樣等進行比較。如果CPU 101判定兩個校準式樣匹配，則可以認為扭曲設(shè)置是正確的。于是，完成了校準序列。如果兩個校準式樣不匹配，則可以認為扭曲設(shè)置是錯誤的。于是，在步驟S103中，CPU 101在外部裝置控制器103中設(shè)置不同的扭曲設(shè)定值227，并再次執(zhí)行校準序列(S101，S102)。重復(fù)執(zhí)行以上過程，直到校準成功為止。這里，假設(shè)在外部裝置107 —側(cè)事先存儲校準式樣且外部裝置107在接收到開始校準的命令時發(fā)送所存儲的校準式樣。這里，將描述完成扭曲調(diào)節(jié)時在步驟SlOl中處理的信號的波形。圖23示出在接收數(shù)據(jù)236具有一個周期或更多周期的延遲時校準序列中的波形。這里，接收數(shù)據(jù)236具有一個或更多周期的延遲的情況可以是在外部裝置控制器103和外部裝置107之間發(fā)生1/2周期或更多周期的線延遲(wire delay)的情況。在與圖21A和2A中的符號對應(yīng)的圖23中的信號描述中，從頂部起順序繪制dev_clk 244、dev_clk_en243、d2h_data 236、clk_with_skew 246、d2h_data_ld 235、host_clkll5、r_data_buff 234、dev_clk’245 和 d2h_data’ 237。在鎖存時鐘和鎖存數(shù)據(jù)之間存在定時差異，這表明在參考時鐘邊緣在實際電路中鎖存的情況下直到在觸發(fā)器中鎖存數(shù)據(jù)為止的延遲。該延遲可以在與本發(fā)明要解決的問題不直接相關(guān)的部分中導(dǎo)致，延遲量小。因此，如果接收數(shù)據(jù)被延遲一個周期或更多，則該延遲可以被忽略(排除)。此外，在圖23中，未示出校準的最后一半期間的波形部分。在圖23的范例中，輸入到外部裝置107的時鐘245 (dev_clk’ )相對于從外部裝置控制器103輸出的輸出時鐘244 (dev_clk)延遲1/2周期。此外，外部裝置控制器接收 的接收數(shù)據(jù)236 (d2h_data)相對于從外部裝置107發(fā)送的接收數(shù)據(jù)237 (d2h_data’ )延遲1/2周期。以上延遲被認為是由于外部裝置107和外部裝置控制器103之間的襯底上的往復(fù)延遲、外部裝置107中的輸出延遲、外部裝置控制器103中的延遲等導(dǎo)致的。結(jié)果，在圖23的范例中，外部裝置控制器103中鎖存的接收數(shù)據(jù)236，作為響應(yīng)于外部裝置控制器103的輸出時鐘244從外部裝置107輸出的數(shù)據(jù)，包括一個周期的延遲。校準式樣的尺寸一般遠小于接收緩存器209的尺寸。于是，圖21A所示的配置中的外部裝置控制器103在校準期間不停止供應(yīng)輸出時鐘。即使校準式樣的尺寸大于接收緩存器209的尺寸，是否停止供應(yīng)輸出時鐘可以取決于DMA控制器102的傳送速率等。因此，可以更少可能發(fā)生校準期間停止供應(yīng)輸出時鐘244的情形。參考圖23，由于r_data_buff (0) 234的內(nèi)容與輸入串行格式接收數(shù)據(jù)d2h_data236的內(nèi)容一致，所以完成了校準過程。不過，如圖24所示，在實際接收到數(shù)據(jù)時，可能發(fā)生鎖存數(shù)據(jù)失敗等。圖24的時序圖示出在如圖23中那樣接收數(shù)據(jù)236具有一個周期延遲的情況下，外部裝置控制器103實際從外部裝置107接收數(shù)據(jù)時的信號波形。由于圖24所示的信號與圖21A和2A中的那些之間的對應(yīng)關(guān)系類似于圖23中那樣，所以將省略其描述。在圖24中，在接收串行格式接收數(shù)據(jù)236中的“D0”時，發(fā)生接收緩存器209的接收緩存器已滿信號241 (圖24中未示出)被設(shè)置為有效的情形。根據(jù)接收緩存器已滿信號241的設(shè)置有效，輸出時鐘控制單元213解除輸出時鐘使能信號243 (deV_Clk_en)的有效。響應(yīng)于輸出時鐘使能信號243的解除有效，輸出時鐘選通單元214對輸出時鐘244進行選通。盡管由輸出時鐘選通單元214對輸出時鐘244進行選通，但從外部裝置107發(fā)送串行格式接收數(shù)據(jù)“D1”和“D2”。一開始，在從外部裝置107向外部裝置控制器103輸入數(shù)據(jù)時，輸入到接收緩存器209的數(shù)據(jù)(基于其發(fā)出接收緩存器已滿信號241)延遲1/2周期。在接收緩存器已滿信號241被設(shè)置有效之后，除了直到輸出時鐘244被選通為止的延遲之外，直到外部裝置107能夠發(fā)現(xiàn)輸出時鐘244被選通為止還發(fā)生1/2周期的延遲。因此，直到外部裝置107發(fā)現(xiàn)外部裝置控制器103做出的停止發(fā)送數(shù)據(jù)的請求為止，存在等于以上延遲之和的延遲，因此“D1”和“D2”被發(fā)送。響應(yīng)于輸出時鐘使能信號243的解除有效，接收數(shù)據(jù)SP轉(zhuǎn)換單元210立即停止接收串行格式接收數(shù)據(jù)236。于是，接收數(shù)據(jù)SP轉(zhuǎn)換單元210不再能夠接收串行格式的接收數(shù)據(jù)“D1”。如圖24所示，接收數(shù)據(jù)SP轉(zhuǎn)換單元210接收并發(fā)送到接收緩存器209的并行格式接收數(shù)據(jù)234不包括“D1”。此外，在接收緩存器209的接收緩存器已滿信號241被解除有效之后，輸出時鐘使能信號243被設(shè)置為有效且輸出時鐘244的選通被解除。由于基于下降沿進行選通，所以在解除選通之后1/2周期，輸出時鐘244上升。不過，盡管已經(jīng)解除了輸出時鐘244的選通，但是由于外部裝置107和外部裝置控制器103之間的延遲，所以繼續(xù)從外部裝置107發(fā)送串行格式接收數(shù)據(jù)“D2”。同時，響應(yīng)于輸出時鐘使能信號243的設(shè)置有效，接收數(shù)據(jù)SP轉(zhuǎn)換單元210立即繼續(xù)接收串行格式接收數(shù)據(jù)。這導(dǎo)致接收數(shù)據(jù)SP轉(zhuǎn)換單元210接收串行格式接收數(shù)據(jù)“D2” 兩次。從并行格式接收數(shù)據(jù)234可以看出，D2已經(jīng)被接收兩次。通過這種方式，如果在外部裝置控制器103和外部裝置107之間有一個周期或更多的往復(fù)延遲，則圖21A所示的配置可以允許完成校準(圖23)，但可能導(dǎo)致實際接收數(shù)據(jù)的失敗(圖24)。從以上可以看出，圖21A所示的外部裝置控制器103可能無法檢測校準序列中接收數(shù)據(jù)236中可能發(fā)生的一個周期或更多延遲是否存在。圖24中的時標是基于如下假設(shè)為了便于描述，從接收緩存器已滿信號241設(shè)置有效時到接收緩存器已滿信號241被解除有效時的時間極短，且接收緩存器209極小，以易于描述。接下來，將參考圖4A描述本示范性實施例的校準流程。在本示范性實施例的校準流程中，首先，在使第三時鐘控制單元223工作時執(zhí)行扭曲調(diào)節(jié)，然后在使第二時鐘控制單元222工作時執(zhí)行周期調(diào)節(jié)。如果已知校準式樣的尺寸充分小于接收緩存器209的尺寸且已知在接收校準式樣期間不發(fā)生時鐘選通，則可以使用第一時鐘控制單元221代替第三時鐘控制單元223。這里，術(shù)語“扭曲調(diào)節(jié)”意味著利用圖2A所示的配置校正主機時鐘115和接收數(shù)據(jù)236之間的相位偏移(相移)的調(diào)節(jié)。術(shù)語“周期調(diào)節(jié)”意味著利用圖3A所示的配置校正主機時鐘115和接收數(shù)據(jù)236之間的周期單位偏移的調(diào)節(jié)。在以下描述中，將周期偏移(對應(yīng)于數(shù)據(jù)鎖存時刻的偏移或數(shù)據(jù)鎖存繼續(xù)時刻的偏移)稱為延遲周期數(shù)(周期延遲量)。首先，將描述扭曲調(diào)節(jié)流程。在步驟S1201中，CPU 101將外部裝置控制器103的時鐘選通模式設(shè)置為其中不停止時鐘供應(yīng)的校準模式(其中使用第三時鐘控制單元223的模式)。在步驟S1202中，CPU 101指示外部裝置控制器103獲取校準式樣。外部裝置控制器103執(zhí)行的校準式樣獲取過程類似于圖21A所示的配置執(zhí)行的過程。在完成校準式樣的獲取時，在步驟S1203中，CPU 101將實際接收的校準式樣與從只讀存儲器(ROM)或隨機存取存儲器(RAM)中讀取的作為要接收的校準式樣的校準式樣進行比較。如果比較結(jié)果發(fā)現(xiàn)匹配，則可以認為扭曲設(shè)置是正確的。于是，扭曲調(diào)節(jié)流程結(jié)束。如果比較結(jié)果為沒有發(fā)現(xiàn)匹配，則可以認為扭曲設(shè)置是錯誤的。在這種情況下，在步驟S1204中，CPU 101改變扭曲設(shè)置寄存器212的值以改變扭曲設(shè)置，然后前進到步驟S1202。改變扭曲設(shè)置，重復(fù)執(zhí)行步驟S1202和S1203的處理，直到在步驟S1203中發(fā)現(xiàn)式樣匹配為止。接下來，將描述周期調(diào)節(jié)流程。在步驟S1205中，CPU 101將外部裝置控制器103的時鐘選通模式設(shè)置為其中根據(jù)接收狀態(tài)信號239表示的值和選通式樣252而停止時鐘的供應(yīng)的校準模式(令第二時鐘控制單元222工作的模式)。此外，CPU 101設(shè)置外部裝置控制器103中的選通式樣寄存器設(shè)定值248。在步驟S1206中，CPU 101指示外部裝置控制器103獲取校準式樣。外部裝置控制器103執(zhí)行的校準式樣獲取過程的概況類似于圖21A所示的配置執(zhí)行的過程。不過，本示范性實施例的輸出時鐘控制單元213根據(jù)選通式樣252發(fā)出輸出時鐘使能信號243。然后，輸出時鐘選通單元214在接收校準式樣期間根據(jù)輸出時鐘使能信號243選通輸出時鐘244。在周期計算單元602完成步驟S1206中的校準式樣獲取時，該過程前進到步驟S1207。然后，在步驟S1207中，周期計算單元602比較實際接收的校準式樣與 CPU 101從DRAM 106等讀取的作為要接收的校準式樣且存儲在預(yù)期值設(shè)置寄存器604中的預(yù)期值。實際接收的校準式樣可根據(jù)選通式樣、校準式樣(預(yù)期值)以及當(dāng)前周期設(shè)定值與實際延遲周期之間的差異而不同。細節(jié)將在下文中描述。圖20示出將“01010101”用作校準式樣的范例。盡管細節(jié)將在下文中描述，但是如果當(dāng)前周期設(shè)定值和實際延遲周期數(shù)匹配，則外部裝置控制器103能夠接收像“01010101”的校準式樣。不過，如果實際延遲周期數(shù)比當(dāng)前校準式樣大一個周期，則接收像“01011101”的校準式樣。在這種情況下，周期計算單元602將通過上述過程接收的校準式樣與要接收的校準式樣(預(yù)期值)進行比較，并檢測是否存在延遲。如果存在延遲，則利用發(fā)生延遲時獲得的校準式樣檢測實際延遲周期數(shù)(參見圖20)。在S1208中，周期計算單元602(或CPUlOl)將檢測到的實際延遲周期數(shù)設(shè)置為周期設(shè)定值，并完成周期調(diào)節(jié)流程。在校準序列結(jié)束時，輸出時鐘控制單元213將模式切換到第三時鐘控制模式以準備發(fā)送和接收數(shù)據(jù)。如上所述，如果使校準式樣的尺寸小于接收緩存器209的尺寸，則接收緩存器209在校準序列期間不會變滿。不過，本示范性實施例的外部裝置控制器103根據(jù)選通式樣來選通輸出時鐘244，而與接收緩存器已滿信號241的設(shè)置有效無關(guān)。如果周期設(shè)置或扭曲設(shè)置錯誤，則原樣獲取錯誤的校準式樣(以便允許識別校準尚未成功)。在利用圖4A所示的流程完成校準之后，為了將模式切換到使用第一時鐘控制單元221的模式，CPU 101進行設(shè)置以便令選通模式設(shè)置寄存器605在時鐘控制選擇單元220中存儲“0”，并準備發(fā)送和接收數(shù)據(jù)。利用以上過程，即使在接收數(shù)據(jù)236中發(fā)生一個時鐘周期或更多的延遲，本示范性實施例中的外部裝置控制器103也能夠檢測是否存在延遲。于是，可以設(shè)置用于發(fā)送和接收數(shù)據(jù)的各種參數(shù)(扭曲設(shè)置，周期設(shè)置)，而不會無法鎖存數(shù)據(jù)。此外，如圖4A所示，在利用扭曲調(diào)節(jié)但不執(zhí)行時鐘選通而調(diào)節(jié)周期內(nèi)的延遲之后，在基于選通式樣進行時鐘選通時調(diào)節(jié)周期間的延遲，從而允許高效地校準。通過這種方式，如果扭曲調(diào)節(jié)和周期調(diào)節(jié)不是分離的，則有必要以輪詢方式接收和比較校準式樣(最多N1XN2次)，直到預(yù)期值和接收數(shù)據(jù)236匹配，校準過程可能需要相當(dāng)大量的時間。此外，如果校準式樣的尺寸充分小于接收緩存器209的尺寸，則可以在圖4A的步驟S1201到S1204中利用第一時鐘控制單元221代替第三時鐘控制單元223來執(zhí)行扭曲調(diào)節(jié)。這是因為即使在接收校準式樣期間使用第一時鐘控制單元221，也不會發(fā)生時鐘選通。即使在這種情況下，利用步驟S1205到S1208的處理，校準也比圖21A所示的配置中更容易成功。亦即，可以減少執(zhí)行校準的次數(shù)。校準式樣和選通式樣這里，將描述校準式樣和選通式樣之間的相關(guān)性。在完成校準過程時，假設(shè)周期設(shè)定值256指示的周期數(shù)與實際延遲的周期數(shù)一致。在圖24的范例中，由于延遲周期是一個周期，所以要設(shè)置的正確周期設(shè)定值256表示的值為“I”。圖24所示的波形對應(yīng)于周期設(shè)定值256不經(jīng)歷周期調(diào)節(jié)時的那些波形。適當(dāng)?shù)卦O(shè)置輸出時鐘244的選通式樣和校準式樣可以相應(yīng)地提高校準過程的精確度。例如，在圖24的范例中，接收數(shù)據(jù)“D1”不可接收，而接收數(shù)據(jù)“D2”已被接收兩次。通過這種方式，發(fā)生數(shù)據(jù)的替換。于是，如果利用不合意的校準式樣(未考慮下述觀點的式樣)進行與接收數(shù)據(jù)236的比較，可能增加執(zhí)行校準式樣的接收和比較的次數(shù)，或者可能增 大過程精確度降低的風(fēng)險。例如，在扭曲調(diào)節(jié)和周期調(diào)節(jié)中，需要以輪詢方式進行比較(最多N1+N2次)，直到預(yù)期值和接收數(shù)據(jù)236匹配。在下面，將關(guān)于四個觀點描述輸出時鐘244的選通式樣和校準式樣之間的相關(guān)性。通過考慮到這些觀點使用校準式樣，可以減少校準過程中用于比較的時間(最多N1+1次)。可以根據(jù)校準式樣和以下四個觀點設(shè)置選通式樣。利用用于校準的選通式樣，如果用于停止接收數(shù)據(jù)SP轉(zhuǎn)換單元210的數(shù)據(jù)鎖存控制的控制信號(輸出時鐘使能信號243)未延遲一定量的周期延遲，則可能導(dǎo)致冗余接收或無法鎖存實際由外部裝置控制器103接收的數(shù)據(jù)(接收數(shù)據(jù)234)。圖20示出在設(shè)置了期望的選通式樣(例如“01010101”)的情況下，接收數(shù)據(jù)SP轉(zhuǎn)換單元210接收的式樣(接收數(shù)據(jù)234)與周期延遲量之間的相關(guān)性。(I)實際延遲量和周期設(shè)定值之間的差異(在下文中，稱為“延遲指數(shù)M”)與接收到的校準式樣之間的相關(guān)性將描述延遲指數(shù)M和接收到的校準式樣之間的相關(guān)性，其中延遲指數(shù)M=(實際延遲量)_ (周期設(shè)定值)。這里，術(shù)語“實際延遲量”是在周期設(shè)定值為“0”時(對應(yīng)于已經(jīng)執(zhí)行扭曲調(diào)節(jié)但未執(zhí)行周期調(diào)節(jié)的情況)接收數(shù)據(jù)236相對于輸出時鐘244延遲的周期數(shù)。圖6和7示出在將接收使能信號250的改變時刻固定到無任何延遲的時刻時且在實際延遲量改變時并行格式接收數(shù)據(jù)234的波形。如果使圖6和7中的信號對應(yīng)于圖I中的符號，從頂部開始，依次繪制 dev_clk 244、dev_clk_en 243、dh2_data 236、host_clk115、rcv_en 250和r_data_buff 234。此夕卜，圖6和7示出了延遲指數(shù)M為0、1、2和3時的四組。在圖6和7中，在接收到D3時進行輸出時鐘使能信號243的選通，并且輸出時鐘244被解除有效。如圖6和7所示，接收到的校準式樣(對應(yīng)于dh2_data 236)根據(jù)延遲指數(shù)M而不同。在延遲指數(shù)滿足M>1時，相對于開始選通時接收的數(shù)據(jù)(在圖6和7的范例中，D3)從一個周期之后的數(shù)據(jù)到M個周期之后的數(shù)據(jù)的范圍被M+1個周期之后的數(shù)據(jù)替代。在M=O成立時，實際延遲量匹配周期設(shè)定值，接收到正確式樣。(2)選通量(N)和接收到的式樣之間的相關(guān)性
將描述N和接收的校準式樣之間的相關(guān)性(在已經(jīng)執(zhí)行扭曲調(diào)節(jié)且周期調(diào)節(jié)不正確的情況下)，其中N是表示輸出時鐘244的選通持續(xù)期間的周期數(shù)的選通量(對于N的定義，參見圖5)。圖8、9和10分別示出N為3、2和I時的校準期間的波形。參考圖8、9和10中的r_data_buff 234的波形，可以看出與N值無關(guān)，M周期的數(shù)據(jù)都被替代。不過，該數(shù)據(jù)由什么數(shù)據(jù)替代取決于N值。例如，如果N=3，那么用D4代替Dl到D3，如果N=2，那么用D3代替Dl且用D4代替D2和D3。此夕卜，如果N=l，那么，分別用D2、D3和D4代替Dl、D2和D3。(3)選通操作之間的周期(L)與接收到的式樣之間的相關(guān)性將描述在執(zhí)行多次選通時，L和接收的校準式樣之間的相關(guān)性(在已經(jīng)執(zhí)行扭曲調(diào) 節(jié)且周期調(diào)節(jié)不正確的情況下)，其中L是從一個選通時間到下一選通時間的周期(對于L的定義，參見圖5)。圖11、12、13和14分別示出L為1、2、3和4時校準期間的波形。如果L大于或等于M，多個選通操作可以視為獨立的選通操作。亦即，對M個周期的數(shù)據(jù)替換發(fā)生與執(zhí)行選通的次數(shù)相等的次數(shù)。否則，多次選通操作具有相互的相關(guān)性，并{M* (執(zhí)行選通的次數(shù))_ (M-L) }條數(shù)據(jù)被連續(xù)地替代。(4)選通開始位置(S)、選通結(jié)束位置(E)和接收到的式樣之間的相關(guān)性將描述S、E和接收的校準式樣之間的相關(guān)性(在已經(jīng)執(zhí)行扭曲調(diào)節(jié)且周期調(diào)節(jié)不正確的情況下)，其中S是選通開始位置，E是選通結(jié)束位置(對于S和E的定義，參見圖5)。圖15、16和17示出在S和開始比特之間的位置關(guān)系以及E和結(jié)束比特之間的位置關(guān)系改變時校準期間的波形。圖15示出當(dāng)選通開始位置S置于開始比特的檢測之后時且選通結(jié)束位置E置于結(jié)束比特的檢測之前時的波形。圖16示出當(dāng)選通開始位置S置于開始比特的檢測之前時且選通結(jié)束位置E置于結(jié)束比特的檢測之后時的波形。圖17示出當(dāng)選通開始位置S置于開始比特的檢測之后時且選通結(jié)束位置E置于結(jié)束比特的檢測之后時的波形。如圖16中所示，在周期性進行時鐘選通以便與主機時鐘115的一個周期同步時，如果不滿足L>M且選通開始位置S置于開始比特之前的位置而選通結(jié)束位置E置于結(jié)束比特之后的位置時，該式樣不適于校準。這是因為盡管周期調(diào)節(jié)不正確，但能夠正確地接收數(shù)據(jù)。如果選通開始位置S置于開始比特之后或選通結(jié)束位置E置于結(jié)束比特之后，則在周期調(diào)節(jié)不正確的情況下數(shù)據(jù)沒有被正確地接收。于是，可以看出這種選通式樣適于校準。因此，在接收校準式樣期間需要布置選通開始位置S和選通結(jié)束位置E中的僅一個，或者需要慮選通操作之間的周期L。此外，盡管圖15、16或17中未直接示出，但需要設(shè)置選通式樣，使得選通開始位置S或選通結(jié)束位置E可以置于接收數(shù)據(jù)SP轉(zhuǎn)換單元210接收的校準式樣的值變化時的時刻(在輸入下述預(yù)定數(shù)量的不同值期間的時段中)。亦即，設(shè)置選通式樣從而在校準式樣的值改變的時刻之一輸出時鐘244的供應(yīng)開始中止或其中止被取消。例如，值改變的時刻是“01”(或“ 10”)的情況，設(shè)置選通式樣使得選通開始位置S置于“01”中的“ I”處(或“ 10”中的“0”處)且選通結(jié)束位置E置于“01”中的“0”處(或“ 10”中的“ I ”處)。如上所述，校準式樣和選通式樣具有以上相關(guān)性(I)到(4)。在圖6和7的范例中，在接收校準式樣中的“D3”的周期之后的周期期間執(zhí)行選通。在該范例的情況下，由于周期設(shè)定值和實際延遲之間的關(guān)系，“D4到D6”可能被“D5到D7”替代。因為該原因，即使校準式樣中的“D4到D7”的所有值都相同，替換之前的值和替換之后的值也相同，這對于檢測延遲(周期延遲)來說不是期望的。在圖6和7的范例中，按照相關(guān)性(I)到(4)，校準式樣中的“D4到D7”可以變?yōu)椤?101”。以上設(shè)置是基于相關(guān)性(I)到(4)。要理解，即使“I”和“0”是相反的，也可以設(shè)置在這種情況下的對應(yīng)預(yù)期值。此外，圖20中示出使用以上校準式樣(預(yù)期值)時與實際周期數(shù)的差異和接收的式樣(接收數(shù)據(jù)236)之間的關(guān)系?？梢曰诒硎緢D20所示的延遲量與接收到的式樣之間的關(guān)系的信息確定與實際周期數(shù)的差異。需要設(shè)置式樣，使得可以根據(jù)M以1:1接收不同校準式樣。因此，在使用根據(jù)相關(guān)性(I) IlJ (4)的選通式樣時，如果校準式樣具有與較早輸入到外部裝置控制器103的值不同的預(yù)定數(shù)量的連續(xù)值(比特)(例如“I”或“0”)，則可以檢測最大到預(yù)定數(shù)量周期的延遲。期望的是，與較早輸入(到接收數(shù)據(jù)SP轉(zhuǎn)換單元210)的值不同的值(其數(shù)量大于或等于能夠檢測的延遲周期數(shù))是連續(xù)的。在如上所述“D4到D7”是“0101”的情況下，在“101”部分中，可以確保與先前輸入值不同的值是連續(xù)的。 表示以上關(guān)系的延遲信息(例如圖20所示的查找表格或簡單序列)可以事先測試并存儲在可以由CPU 101參考的DRAM 106或任何其他存儲裝置中，可以在確定周期延遲量時由CPU 101參考。接下來，圖18中示出在利用圖I的配置使用正確參數(shù)(扭曲設(shè)定值、周期設(shè)定值)操作時接收數(shù)據(jù)期間外部裝置控制器103和外部裝置107處理的信號的行為。類似于圖24的范例，圖18的范例示出周期延遲為一個周期時且完成校準并設(shè)置與一個周期對應(yīng)的周期選擇值249 (周期設(shè)定值256)時的波形。注意，在接收數(shù)據(jù)236中導(dǎo)致的延遲是一個周期時，正確的周期選擇值249(周期設(shè)定值256)表示的設(shè)置為I。由于周期選擇值249表示的設(shè)置為1，所以利用周期控制單元602使接收使能信號250相對于輸出時鐘使能信號243延遲一個周期。在圖18的范例中，在開始接收串行格式接收數(shù)據(jù)236的“D0”時輸出時鐘使能信號243被解除有效且輸出時鐘244被選通。盡管輸出時鐘244被選通，但是從外部裝置107發(fā)送串行格式接收數(shù)據(jù)236的“D1”和“D2”。在輸出時鐘使能信號243的解除有效開始一個周期之后，接收使能信號250也被解除有效。響應(yīng)于接收使能信號250的解除有效，接收數(shù)據(jù)SP轉(zhuǎn)換單元210立即停止接收串行格式接收數(shù)據(jù)。于是，停止接收數(shù)據(jù)，而已經(jīng)接收到經(jīng)扭曲調(diào)節(jié)的接收數(shù)據(jù)235的“D1”。在觀察并行格式接收數(shù)據(jù)234的第一比特數(shù)據(jù)時可以看出，已經(jīng)成功接收“D1”，并已經(jīng)成功調(diào)節(jié)了接收數(shù)據(jù)SP轉(zhuǎn)換單元210的數(shù)據(jù)鎖存中止時刻，以應(yīng)對周期延遲。此外，在輸出時鐘使能信號243在其被解除有效一個周期之后被再次設(shè)置為有效，并響應(yīng)于設(shè)置有效，解除輸出時鐘244的選通。這里，即使在釋放輸出時鐘244的選通時，由于上述接收數(shù)據(jù)236中一個周期或更多的延遲，從外部裝置107繼續(xù)發(fā)送串行格式接收數(shù)據(jù)236的“D2”。基于周期設(shè)定值256指示的延遲量(一個周期)，在輸出時鐘使能信號243的設(shè)置有效一個周期之后接收使能信號250也被設(shè)置有效。響應(yīng)于接收使能信號250的設(shè)置有效，接收數(shù)據(jù)SP轉(zhuǎn)換單元210立即繼續(xù)接收串行格式接收數(shù)據(jù)。于是，可以正確地接收串行格式接收數(shù)據(jù)236的“D2”。在觀察并行格式接收數(shù)據(jù)234的第一比特數(shù)據(jù)時可以看出，已經(jīng)成功地正確接收了 “D2”，并已經(jīng)成功調(diào)節(jié)了接收數(shù)據(jù)SP轉(zhuǎn)換單元210的數(shù)據(jù)鎖存繼續(xù)時亥IJ，以應(yīng)對周期延遲。如上所述，本示范性實施例能夠抑制設(shè)置不正確的校準完成。因此，即使在接收數(shù)據(jù)236具有一個周期或更多延遲時也能夠正確地檢測接收數(shù)據(jù)236。此外，根據(jù)本示范性實施例中的周期控制單元603，一旦設(shè)置了正確的周期設(shè)定值256，就可以延遲接收數(shù)據(jù)SP轉(zhuǎn)換單元210的數(shù)據(jù)鎖存中止時刻和數(shù)據(jù)鎖存繼續(xù)時刻，以便對應(yīng)于外部裝置控制器103和外部裝置107之間發(fā)生的周期延遲量。這抑制了圖24所示的數(shù)據(jù)鎖存失敗的發(fā)生。此外，盡管在前述示范性實施例中，扭曲控制單元211和周期控制單元603是單獨配置的，但可以將扭曲調(diào)節(jié)和周期調(diào)節(jié)組合到單個配置中，或者組合到接收數(shù)據(jù)SP轉(zhuǎn)換單元210中。此外，在扭曲調(diào)節(jié)中，通過輸入已經(jīng)校正偏移的時鐘來進行調(diào)節(jié)。不過，可以將 用于扭曲調(diào)節(jié)或周期調(diào)節(jié)的延遲配置(延遲元件，觸發(fā)器)直接布置在用于供應(yīng)數(shù)據(jù)的系統(tǒng)中，可以利用選擇器等選擇延遲量。此外，在前述示范性實施例中，未論述執(zhí)行校準過程的時機。不過，可以利用類似于已知外部裝置控制器的時機執(zhí)行校準，從而實現(xiàn)本發(fā)明的效果。例如，可以在ASIC 100啟動時，在對外部裝置控制器103進行初始化時，以預(yù)定時間間隔(例如，在諸如安全數(shù)字擴展容量(SDXC)標準的標準中定義的208MHz下的IOmsec間隔)，或者以預(yù)定數(shù)量周期的間隔，或者在ASIC 100檢測到與外部裝置107連接時，實施校準。此外，在前述示范性實施例中，已經(jīng)將周期計算單元602、周期設(shè)置寄存器601和預(yù)期值設(shè)置寄存器604描述為硬件，但也可以替代地利用CPU 101以軟件實現(xiàn)。在這種情況下，CPU 101從DRAM 106等讀取并執(zhí)行用于實現(xiàn)周期計算單元602的功能的程序。在CPU101的高速緩存器(或DRAM 106)中保留與各種寄存器對應(yīng)的存儲區(qū)，并在該存儲區(qū)中存儲上述存儲于各種寄存器中的值。如果將外部裝置107配置成可移除地連接到外部裝置I/F 112，則外部裝置107和外部裝置控制器103之間的上述線延遲可能具有大的延遲量變化。在實際中，可能包括除了線長度或材料和溫度升高之外的各種因素例如接觸不良導(dǎo)致的延遲。在上述示范性實施例中，未示出主機時鐘115運行在哪個頻率上作為范例。不過，隨著運行頻率增大，更加難以利用圖21A所示的配置檢測接收數(shù)據(jù)236中導(dǎo)致的一個周期或更多延遲，更可能發(fā)生校準失敗。主機時鐘115的頻率據(jù)推測可以升高以便更迅速地在外部裝置控制器103和外部裝置107之間交換數(shù)據(jù)。因此，本發(fā)明也可以有助于實施高速和高可靠性的數(shù)據(jù)通信。此外，在前述示范性實施例中，周期計算單元602通過比較校準式樣(接收數(shù)據(jù)234)和預(yù)期值進行周期調(diào)節(jié)。不過，如在扭曲調(diào)節(jié)中那樣，CPU 101可以讀取預(yù)期值并執(zhí)行比較過程。此外，在前述示范性實施例中，接收數(shù)據(jù)236的數(shù)據(jù)部分(圖21B中的D0、
Dl......)用于比較。不過，用作計算單元的接收數(shù)據(jù)SP轉(zhuǎn)換單元210計算的CRC部分(圖
21B中的CRC0、CRC1......)可用于比較。在這種情況下，需要針對事先存儲的校準式樣事
先計算和存儲在扭曲設(shè)置和周期設(shè)置正確時接收的CRC。
在圖I的圖示中，外部裝置控制器103和外部裝置107利用I比特寬度的總線彼此通信。替代地，也可以使用4比特寬度的總線、8比特寬度的總線等，并且可以應(yīng)用本發(fā)明而不限于總線寬度。不過，例如，在使用4比特寬度(8比特)總線時，扭曲控制單元211可以具有四個觸發(fā)器218和四個延遲選擇單元217，從而可以針對每I比特寬度進行扭曲調(diào)節(jié)。在這種情況下，接收數(shù)據(jù)SP轉(zhuǎn)換單元210僅需要合并4比特序列，接收數(shù)據(jù)SP轉(zhuǎn)換單元210、接收緩存器209等可能需要用于對4比特數(shù)據(jù)重新排序以匹配要從外部裝置107輸出的數(shù)據(jù)的配置。此外，在前述示范性實施例中，僅描述了主機時鐘115具有單個運行頻率的范例。不過，可以通過識別外部裝置107而切換運行頻率。例如，可以在時鐘發(fā)生器105和外部裝置控制器103之間設(shè)置用于劃分主機時鐘頻率的分頻器電路、乘法器電路等，以切換要輸入到外部裝置控制器103的主機時鐘的頻率。在這種情況下，除了時鐘發(fā)生器105之外，分頻器電路或乘法器電路也用作振蕩單元的一部分。在這種情況下，在上述校準不成功時，可以將輸入到外部裝置107的主機時鐘115降低到較低頻率，從而使得與外部裝置107的通信可以穩(wěn)定化。?；床怀晒Φ那闆r的范例 更多時間的情況(例如，輪詢操作所需的次數(shù)或更多)。此外，在設(shè)計外部裝置I/F 112的物理連接器形狀以配合標準中指定的特定類型的外部裝置107的情況下，可以使用標準的特定類型中指定的頻率作為要在分頻電路或乘法器電路中切換的頻率(例如，如果在208MHz校準不成功，則可以將頻率切換到100MHz)。這確保了在相同類型的外部裝置隨著版本而具有不同的運行頻率時可以保持外部裝置控制器103的后向兼容性。當(dāng)在符合SDXC標準的外部裝置107中利用本發(fā)明時，可以在發(fā)送和接收數(shù)據(jù)之前識別外部裝置107的標準(或外部裝置107和外部裝置控制器103之間的通信類型)。在這種情況下，CPU 101進行上述命令的發(fā)送和接收，以指示返回表示外部裝置107的類型(或通信類型)的識別信息。根據(jù)識別信息，取決于識別標準，CPU 101可以令上述振蕩單元將頻率切換到用于SDXC的高頻(208MHz)或其他情況的低頻(50Hz或20Hz)。如果可以判定一個頻率下的通信如此之低從而，如上所述，一個周期或更多延遲不影響正在使用的數(shù)據(jù)的接收，則可以停止用于校準的周期調(diào)節(jié)功能。這里，在將本發(fā)明應(yīng)用于符合SDXC標準的外部裝置107的情況下，外部裝置107配置成向外部裝置控制器103發(fā)送64字節(jié)校準式樣。在這種情況下，外部裝置控制器103可以處理用于64字節(jié)的校準式樣。不過，注意力可以集中在64字節(jié)內(nèi)包括與可檢測的延遲周期量之前輸入的值不同的連續(xù)值的部分。在這種情況下，在向DRAM 106寫入外部裝置控制器103接收的64字節(jié)校準式樣之后，CPU 101可以僅讀取注意力所集中的部分的地址。此外，一些標準定義了外部裝置107和外部裝置控制器103之間可以允許的最大延遲量。于是，可以基于允許的延遲量設(shè)置彼此連續(xù)的不同值的數(shù)量(上述預(yù)定數(shù)量)。在這種情況下，可以事先設(shè)置比與允許延遲量對應(yīng)的數(shù)量更大的數(shù)量作為上述預(yù)定數(shù)量。此外，前述示范性實施例中的發(fā)送緩存器207或接收緩存器209可以是先進先出(FIFO)緩存器。在這種情況下，可以基于表示FIFO緩存器的可用容量的信息(剩余容量信息)生成緩存器已滿信號或緩存器已空信號，或者可以替代地原樣使用剩余容量信息。在這種情況下，如果可以存儲在充當(dāng)接收緩存器209的FIFO緩存器中的數(shù)據(jù)量大于或等于校準式樣的數(shù)據(jù)量，則可以在FIFO緩存器中暫時寫入校準式樣，之后，CPU 101可以直接使用校準式樣進行比較。不過，如果可以存儲在充當(dāng)接收緩存器209的FIFO緩存器中的數(shù)據(jù)量小于校準式樣的數(shù)據(jù)量，則可以以小于或等于FIFO緩存器容量的數(shù)據(jù)量為單位(針對每個預(yù)定周期)逐次比較校準式樣。備選地，可以獲得分支配置，其中在校準期間將數(shù)據(jù)逐次進行比較而不鎖存在充當(dāng)接收緩存器209的FIFO緩存器中?？梢蕴峁┯糜陬A(yù)定周期數(shù)據(jù)的比較器作為比較單元，該比較器具有與CPU 101分開的配置，且其配置有寄存器，預(yù)期值也以相同數(shù)據(jù)量為單位從該寄存器讀取。否則，如果第三時鐘控制單元223設(shè)計為在扭曲調(diào)節(jié)中不停止時鐘，則接收緩存器209可能溢出。此外，可以配置前述示范性實施例中的諸如輸出時鐘使能信號243的控制信號，從而在使能信號被解除有效的時刻將禁用信號設(shè)置為有效。在前述示范性實施例中，已經(jīng)在包括外部裝置控制器103的信息處理設(shè)備的背景下描述了本發(fā)明。不過，也可以將本發(fā)明應(yīng)用于信息處理設(shè)備中包括上述外部裝置107的配置的情況，因此本發(fā)明適用于裝置控制器。根據(jù)本發(fā)明的信息處理設(shè)備的范例可以包括 諸如圖像處理設(shè)備和計算處理設(shè)備的各種設(shè)備。此外，也可以通過執(zhí)行以下過程來實施本發(fā)明經(jīng)由網(wǎng)絡(luò)或各種存儲介質(zhì)向系統(tǒng)或設(shè)備供應(yīng)實施前述示范性實施例的功能的軟件(程序)，系統(tǒng)或設(shè)備的計算機(或CPU，微處理單元(MPU)等)讀取并執(zhí)行該程序。盡管已經(jīng)參考示范性實施例描述了本發(fā)明，但要理解本發(fā)明不限于公開的示范性實施例。應(yīng)將以下權(quán)利要求的范圍賦予最寬的解釋，以便涵蓋所有這樣的修改以及等價的結(jié)構(gòu)和功能。本申請主張享有2009年12月25日提交的日本專利申請No. 2009-295616的權(quán)益，在此通過引用將其整體合并于此。
權(quán)利要求
1.ー種信息處理設(shè)備,包括 供應(yīng)單元，配置成向外部裝置供應(yīng)時鐘； 指令単元，配置成指示所述外部裝置輸出預(yù)定式樣的數(shù)據(jù)； 接收單元，配置成接收與所述時鐘同步地從所述外部裝置輸出的數(shù)據(jù)；以及 控制單元，配置成在接收根據(jù)來自所述指令単元的指令從所述外部裝置輸出的預(yù)定式樣的數(shù)據(jù)期間，中止所述供應(yīng)単元的時鐘供應(yīng)。
2.根據(jù)權(quán)利要求I所述的信息處理設(shè)備，還包括保持単元，配置成保持所述接收単元接收的數(shù)據(jù)和發(fā)出所述保持単元不能夠保持數(shù)據(jù)的通知， 其中所述控制単元包括 第一控制單元，配置成使所述供應(yīng)單元響應(yīng)于來自所述保持單元的所述通知停止時鐘的供應(yīng)， 第二控制單元，配置成使所述供應(yīng)単元根據(jù)選通信息停止時鐘的供應(yīng)，所述選通信息表示要在哪個時刻停止時鐘的供應(yīng)，以及 選擇單元，配置成使所述第一控制單元和所述第二控制單元之一選擇性地起作用，并在所述接收単元的數(shù)據(jù)鎖存時刻被調(diào)整時，使所述第二控制單元在所述接收単元接收數(shù)據(jù)期間起作用。
3.根據(jù)權(quán)利要求2所述的信息處理設(shè)備，還包括 存儲單元，配置成保持要由所述接收単元鎖存的式樣作為預(yù)期值；以及 比較單元，配置成比較在所述選擇単元使所述第二控制單元起作用時所述接收單元接收的式樣與所述存儲単元中保持的所述預(yù)期值。
4.根據(jù)權(quán)利要求3所述的信息處理設(shè)備，還包括計算單元，配置成從所述式樣計算測試信號， 其中所述存儲單元存儲測試信號作為預(yù)期值，所述測試信號能由所述計算單元從要由所述接收単元鎖存的式樣計算，且 其中所述比較単元比較所述計算單元從所述接收單元接收的校準式樣計算的測試信號和所述存儲単元中保持的預(yù)期值。
5.根據(jù)權(quán)利要求3或4所述的信息處理設(shè)備，其中所述式樣包括多個值，且其中所述多個值中的預(yù)定數(shù)量的連續(xù)值中的每個都與前ー個值不同。
6.根據(jù)權(quán)利要求5所述的信息處理設(shè)備，其中所述預(yù)定數(shù)量大于或等干與所述信息處理設(shè)備和所述外部裝置之間能發(fā)生的延遲量對應(yīng)的周期數(shù)。
7.根據(jù)權(quán)利要求3所述的信息處理設(shè)備，其中所述比較單元確定所述接收單元接收的式樣與所述預(yù)期值匹配，并確定所述接收単元的數(shù)據(jù)鎖存時刻的調(diào)整已經(jīng)完成。
8.根據(jù)權(quán)利要求2所述的信息處理設(shè)備，其中所述第一控制單元和所述第二控制單元中的每個都利用控制信號控制所述供應(yīng)単元的時鐘供應(yīng)。
9.根據(jù)權(quán)利要求3所述的信息處理設(shè)備，其中在所述保持単元能夠保持的數(shù)據(jù)的量大于或等于從所述外部裝置輸出的式樣的數(shù)據(jù)時，在所述式樣寫入在所述保持単元中之后，所述比較単元比較所述保持単元中保持的式樣與所述預(yù)期值。
10.根據(jù)權(quán)利要求3所述的信息處理設(shè)備，其中所述保持単元能夠保持的數(shù)據(jù)尺寸小于從所述外部裝置輸出的式樣的數(shù)據(jù)尺寸，所述比較単元在與所述保持単元接收尺寸小于從所述外部裝置輸出的式樣的數(shù)據(jù)尺寸的數(shù)據(jù)的周期對應(yīng)的每個預(yù)定周期，比較所述保持単元中保持的式樣與所述預(yù)期值。
11.根據(jù)權(quán)利要求2所述的信息處理設(shè)備，其中所述接收単元在開始接收從所述外部裝置輸出的數(shù)據(jù)時輸出狀態(tài)信號，且 其中所述選擇単元基于所述狀態(tài)信號檢測所述接收単元當(dāng)前是否正在接收數(shù)據(jù)。
12.根據(jù)權(quán)利要求2所述的信息處理設(shè)備，其中所述第二控制單元控制所述供應(yīng)単元以周期性地停止時鐘的供應(yīng)。
13.根據(jù)權(quán)利要求2所述的信息處理設(shè)備，還包括識別單元，配置成確定與所述外部裝置通信的類型， 其中在能確定所述外部裝置是預(yù)定類型時，所述選擇単元在所述接收単元的數(shù)據(jù)鎖存時刻被調(diào)整時使所述第二控制單元起作用。
14.根據(jù)權(quán)利要求2所述的信息處理設(shè)備，還包括識別單元，配置成確定與所述外部裝置通信的類型， 其中在能確定所述外部裝置不是預(yù)定類型時，所述選擇単元在所述接收単元的數(shù)據(jù)鎖存時刻被調(diào)整時使所述第一控制單元起作用。
15.根據(jù)權(quán)利要求2所述的信息處理設(shè)備，其中所述保持単元包括先進先出緩存器，且 其中所述通知基于表示所述先進先出緩存器的剰余容量信息的信號。
16.根據(jù)權(quán)利要求2所述的信息處理設(shè)備，其中所述選通信息表示所述第二控制單元使時鐘供應(yīng)開始停止的時刻、取消時鐘供應(yīng)中止的時刻以及時鐘供應(yīng)停止的時段中的至少ー個。
17.根據(jù)權(quán)利要求2所述的信息處理設(shè)備，其中所述第二控制單元使所述時鐘供應(yīng)在所述接收單元已經(jīng)接收的校準式樣的值改變的時刻中的至少ー個時刻開始停止。
18.根據(jù)權(quán)利要求2所述的信息處理設(shè)備，其中所述第二控制單元在所述接收單元已經(jīng)接收的校準式樣的值改變的時刻中的至少ー個時刻取消時鐘供應(yīng)的中止。
19.一種信息處理方法,包括 供應(yīng)步驟，向外部裝置供應(yīng)時鐘； 指示步驟，指示所述外部裝置輸出預(yù)定式樣的數(shù)據(jù)； 接收步驟，接收與所述時鐘同步地從所述外部裝置輸出的數(shù)據(jù)；以及 控制步驟，在接收根據(jù)所述指示步驟中的指令從所述外部裝置輸出的預(yù)定式樣的數(shù)據(jù)期間中止所述供應(yīng)步驟中的時鐘供應(yīng)。
全文摘要
如果外部裝置控制器從外部裝置接收的數(shù)據(jù)相對于外部裝置控制器的輸出時鐘延遲一個周期或更多，利用現(xiàn)有配置可能未必檢測到延遲。在調(diào)整外部裝置控制器的數(shù)據(jù)鎖存時刻時，根據(jù)預(yù)定選通信息進行外部裝置控制器的輸出時鐘的選通或釋放選通，從而改善用于調(diào)整數(shù)據(jù)鎖存時刻的校準的精確度。
文檔編號H04L7/00GK102696196SQ20108005894
公開日2012年9月26日 申請日期2010年12月21日 優(yōu)先權(quán)日2009年12月25日
發(fā)明者桃井昭好, 森下浩一 申請人:佳能株式會社