專利名稱：一種用于連接變頻器與profibus-dp現(xiàn)場總線的適配器的制作方法
技術領域：
本實用新型涉及一種用于連接變頻器與PROFIBUS-DP (Process Field Bus-Decentralized Peripherals，過程現(xiàn)場總線-分散周邊設備)現(xiàn)場總線的適配器。
背景技術：
變頻器已被廣泛地用于工業(yè)控制，PR0FIBUS-DP是國際上通用的現(xiàn)場總線標準，它 本身具有通訊速率高、抗干擾能力強、工業(yè)控制應用方便等優(yōu)點。目前在印刷、造紙、化纖、 紡織等行業(yè)對通過PR0FIBUS-DP現(xiàn)場總線進行變頻器高速度響應控制的要求越來越多，因 此市場需要用于連接變頻器與PR0FIBUS-DP現(xiàn)場總線的高效率、高可靠性的適配器產品。傳統(tǒng)的適配器產品均是采用單片機加PR0FIBUS專用芯片的方式實現(xiàn)，與變頻器 的通訊大多是將PR0FIBUS-DP總線信號通過PR0FIBUS專用芯片進行數(shù)據(jù)處理以后再通過 單片機(如51系列單片機)進行處理及解析，解析后的數(shù)據(jù)通過串行通訊接口與變頻器的 串行通訊接口進行數(shù)據(jù)交換。這種方式的電路相對復雜，而且由于串行數(shù)據(jù)傳輸所固有的 速度低的缺陷限制了變頻器的實際響應速度及數(shù)據(jù)返回的速度。由于電路相對復雜，因此 此類產品的成本及銷售價格一般較高。另一方面，單片機在惡劣的工業(yè)環(huán)境下容易受到干 擾，使程序運行出現(xiàn)異常，導致通訊的可靠性下降。

實用新型內容本實用新型所要解決的技術問題在于提供一種用于連接變頻器與PR0FIBUS-DP 現(xiàn)場總線的適配器，可簡化適配器的硬件電路結構，減小其體積及成本。本實用新型的一種用于連接變頻器與PR0FIBUS-DP現(xiàn)場總線的適配器，包括用 于與PR0FIBUS-DP現(xiàn)場總線連接的接口 ；與所述接口相連的隔離芯片；與所述隔離芯片相 連的PR0FIBUS專用芯片，接收并處理來自所述隔離芯片的信號；與所述PR0FIBUS專用芯片 相連以與其進行數(shù)據(jù)傳輸交換的FPGA芯片；以及與所述FPGA芯片相連以與變頻器進行并 行數(shù)據(jù)交換的并行接口。所述FPGA芯片包括NIOSII軟核處理器以及與所述NIOSII軟核處理器相連的外 圍擴展邏輯時序功能模塊，所述外圍擴展邏輯時序功能模塊用以驅動所述PR0FIBUS專用 芯片并與其進行數(shù)據(jù)傳輸交換。所述FPGA芯片還包括與所述NIOSII軟核處理器相連的發(fā)送FIFO模塊和接收 FIFO模塊，來自所述NIOSII軟核處理器的數(shù)據(jù)經所述發(fā)送FIFO模塊傳輸?shù)剿鲎冾l器，且 來自所述變頻器的數(shù)據(jù)經所述接收FIFO模塊傳輸?shù)剿鯪IOSII軟核處理器。所述適配器還包括與所述FPGA芯片相連的FPGA用程序存儲器。所述適配器還包括與所述FPGA芯片相連的7位從站地址選擇撥位開關。所述適配器還包括與所述隔離芯片的一次側相連的終端電阻及上拉/下拉電阻 接入選擇撥位開關。所述適配器還包括對所述用于與PR0FIBUS-DP現(xiàn)場總線連接的接口、隔離芯片及終端電阻及上拉/下拉電阻接入選擇撥位開關供電的5V電源。所述適配器還包括對所述PR0FIBUS專用芯片、FPGA芯片、7位從站地址選擇撥位 開關、FPGA用程序存儲器及并行接口供電的3. 3V電源。所述隔離芯片為RS485芯片。所述并行接口配置為與所述變頻器的接插口直接接插。本實用新型的適配器無需單片機，不但硬件電路結構簡單，而且與變頻器的數(shù)據(jù) 交換采用并行方式，有效地提高了變頻器響應指令及數(shù)據(jù)返回的速度、在安裝上通過并行 插口直接安裝在變頻器內部，提高了系統(tǒng)抗干擾能力，節(jié)省了硬件及安裝費用，使用方便。

圖1示出了本實用新型適配器的硬件原理框圖。圖2示出了本實用新型適配器的FPGA芯片的內部框圖。圖3示出了本實用新型適配器的FPGA芯片內部構建的先入先出FIFO模塊及CPU 功能的原理圖。圖4示出了本實用新型適配器與變頻器的連接關系圖。
具體實施方式
如圖1所示，本實用新型的適配器主要包括用于與上位PR0FIBUS-DP現(xiàn)場總線 連接的接口 1 ；隔離芯片2，在本實施例中采用RS485芯片，即帶隔離的485信號收發(fā)芯 片；PR0FIBUS專用芯片3，在本實施例中采用VPC3芯片；FPGA芯片4，在本實施例中采用 EP2C8T144芯片；7位從站地址選擇撥位開關5 ；FPGA用程序存儲器6，在本實施例中采用 EPCS4 ；與變頻器連接的并行接口 7，在本實施例中采用60PIN插頭；終端電阻及上拉/下拉 電阻接入選擇撥位開關8 ；3. 3V電源9及5V電源10。具體的，上位PR0FIBUS-DP現(xiàn)場總線與該適配器的用于與上位PR0FIBUS-DP現(xiàn)場 總線連接的接口 1相連，通過RS485芯片2將信號送至PR0FIBUS專用芯片3，經過PR0FIBUS 專用芯片3處理及解析的數(shù)據(jù)以數(shù)據(jù)總線的方式與FPGA芯片4連接，進行數(shù)據(jù)的傳輸及交 換，數(shù)據(jù)在FPGA芯片4中進行處理后通過并行接口 7與變頻器實現(xiàn)并行數(shù)據(jù)交換，從而實 現(xiàn)PR0FIBUS-DP的通訊適配功能。該適配器與變頻器之間不采用串行通訊的方式，而采用 數(shù)據(jù)總線連接直接并行數(shù)據(jù)交換的方式，從而極大地提高數(shù)據(jù)交換的速率。本適配器一次 側的用于與上位PR0FIBUS-DP現(xiàn)場總線連接的接口 1，RS485芯片2及撥位開關8的電源由 5V電源10提供，其它芯片的電源由3. 3V電源9提供，提高了系統(tǒng)的抗干擾性能。FPGA用 程序存儲器6與FPGA芯片4相連，作為FPGA芯片的程序存儲器。通過與FPGA芯片4相連 的7位從站地址選擇撥位開關5進行從站地址的設定。通過與RS485芯片2的一次側相連 的終端電阻及上拉/下拉電阻接入選擇撥位開關8的設置可以選擇是否采用終端電阻或是 否進行電平的上拉或下拉。本實用新型的適配器不采用單片機芯片，僅以FPGA加PR0FIBUS專用芯片及外圍 電路的方式實現(xiàn)了 PR0FIBUS-DP適配器的功能。如圖2-3所示，本實用新型的適配器中以FPGA芯片為處理器，取代原先的51單片 機+外圍器件的方式。基于SOPC(片上可編程系統(tǒng))技術和軟核處理器NI0SII，以NIOSII軟核處理器作為FPGA芯片的CPU ；外圍則用VHDL語言設計了類似51單片機數(shù)據(jù)地址總 線的外圍擴展邏輯時序功能模塊，即構建了虛擬單片機，其與NIOSII軟核處理器相連，該 虛擬單片機用于驅 動PR0FIBUS專用芯片并與其進行數(shù)據(jù)傳輸交換。再用該CPU設置讀寫 PR0FIBUS專用芯片的雙端口 RAM(圖未示)。把從雙端口 RAM讀出的通訊數(shù)據(jù)寫入一個深 度為32字節(jié)的發(fā)送FIFO模塊，利用FIFO的高速并行特性將數(shù)據(jù)傳輸?shù)阶冾l器的處理器， 隨后變頻器的處理器再將需要返回的數(shù)據(jù)通過寫入另一個深度為32字節(jié)的接收FIFO模塊 傳輸?shù)紺PU。如圖4所示，本實用新型的適配器與上位機及變頻器的連接關系為上位機的 PR0FIBUS-DP總線接口與本實用新型適配器的基板12上的接口 1相連，通過本實用新型適 配器基板12上的并行接口 7與變頻器的主控板13上的選購件接插口 15直接接插以實現(xiàn) 數(shù)據(jù)線與地址線的直接連接，進行并行數(shù)據(jù)交換。本實用新型的適配器與變頻器采用并行 接口直接接插，其與變頻器可組成一個整體，從而提高了產品的安裝性。綜上所述，本實用新型是用于變頻器與PR0FIBUS-DP現(xiàn)場總線進行通訊及控制的 適配器，與同類產品相比，本實用新型的適配器無需單片機控制芯片，以最簡單的硬件設計 完成PR0FIBUS芯片驅動和信號傳輸、通訊數(shù)據(jù)通過并行數(shù)據(jù)線及地址線直接與變頻器的 數(shù)據(jù)線及地址線連接，從而實現(xiàn)了高速的數(shù)據(jù)交換，生產簡便，成本低廉、安裝方便。以上實施例僅用于說明但不限制本實用新型。在權利要求的范圍內本實用新型還 有多種變形和改進。凡是依據(jù)本實用新型的權利要求書及說明書內容所作的簡單、等效變 化與修飾，皆落入本實用新型專利的權利要求保護范圍。
權利要求一種用于連接變頻器與PROFIBUS DP現(xiàn)場總線的適配器，其特征在于，包括用于與PROFIBUS DP現(xiàn)場總線連接的接口(1)；與所述接口(1)相連的隔離芯片(2)；與所述隔離芯片(2)相連的PROFIBUS專用芯片(3)，接收并處理來自所述隔離芯片(2)的信號；與所述PROFIBUS專用芯片(3)相連以與其進行數(shù)據(jù)傳輸交換的FPGA芯片(4)；以及與所述FPGA芯片(4)相連以與變頻器進行并行數(shù)據(jù)交換的并行接口(7)。
2.如權利要求1所述的適配器，其特征在于，所述FPGA芯片(4)包括NIOSII軟核處理 器以及與所述NIOSII軟核處理器相連的外圍擴展邏輯時序功能模塊，所述外圍擴展邏輯 時序功能模塊用以驅動所述PR0FIBUS專用芯片(3)并與其進行數(shù)據(jù)傳輸交換。
3.如權利要求2所述的適配器，其特征在于，所述FPGA芯片(4)還包括與所述NIOSII 軟核處理器相連的發(fā)送FIFO模塊和接收FIFO模塊，來自所述NIOSII軟核處理器的數(shù)據(jù)經 所述發(fā)送FIFO模塊傳輸?shù)剿鲎冾l器，且來自所述變頻器的數(shù)據(jù)經所述接收FIFO模塊傳 輸?shù)剿鯪IOSII軟核處理器。
4.如權利要求3所述的適配器，其特征在于，所述適配器還包括與所述FPGA芯片(4) 相連的FPGA用程序存儲器(6)。
5.如權利要求4所述的適配器，其特征在于，所述適配器還包括與所述FPGA芯片(4) 相連的7位從站地址選擇撥位開關(5)。
6.如權利要求5所述的適配器，其特征在于，所述適配器還包括與所述隔離芯片(2)的 一次側相連的終端電阻及上拉/下拉電阻接入選擇撥位開關(8)。
7.如權利要求6所述的適配器，其特征在于，所述適配器還包括對所述用于與 PR0FIBUS-DP現(xiàn)場總線連接的接口(1)、隔離芯片(2)及終端電阻及上拉/下拉電阻接入選 擇撥位開關⑶供電的5V電源(10)。
8.如權利要求7所述的適配器，其特征在于，所述適配器還包括對所述PR0FIBUS專用 芯片(3)、FPGA芯片(4)、7位從站地址選擇撥位開關(5)、FPGA用程序存儲器(6)及并行接 口⑵供電的3.3V電源(9)。
9.如權利要求1所述的適配器，其特征在于，所述隔離芯片(2)為RS485芯片。
10.如權利要求1所述的適配器，其特征在于，所述并行接口(7)配置為與所述變頻器 的接插口直接接插。
專利摘要本實用新型公開了一種用于連接變頻器與PROFIBUS-DP現(xiàn)場總線的適配器，包括用于與PROFIBUS-DP現(xiàn)場總線連接的接口；與所述接口相連的隔離芯片；與所述隔離芯片相連的PROFIBUS專用芯片，接收并處理來自所述隔離芯片的信號；與所述PROFIBUS專用芯片相連以與其進行數(shù)據(jù)傳輸交換的FPGA芯片；以及與所述FPGA芯片相連以與變頻器進行并行數(shù)據(jù)交換的并行接口。本實用新型具有硬件電路簡單、成本低、數(shù)據(jù)傳輸及數(shù)據(jù)返回快、安裝方便及可靠性高的特點。
文檔編號H04L12/40GK201774557SQ20102050750
公開日2011年3月23日 申請日期2010年8月27日 優(yōu)先權日2010年8月27日
發(fā)明者朱浩 申請人:三墾力達電氣(江陰)有限公司