專利名稱：短波網(wǎng)絡(luò)控制終端的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型屬于短波無(wú)線通信技術(shù)領(lǐng)域，尤其是涉及一種短波網(wǎng)絡(luò)控制終端。
背景技術(shù)：
短波網(wǎng)絡(luò)控制終端是短波電臺(tái)數(shù)據(jù)傳輸和組網(wǎng)的核心部件，其能完成基帶信號(hào)的 調(diào)制解調(diào)、編碼、解碼、組幀、網(wǎng)絡(luò)控制等多種功能，可以實(shí)現(xiàn)短波無(wú)線通信系統(tǒng)的自適應(yīng)頻 率選擇、信息自動(dòng)采集以及信息傳輸與處理等多種處理業(yè)務(wù)，在民航、氣象、森林防火、消防 等應(yīng)急通信方面有著廣泛的推廣及應(yīng)用。但是，現(xiàn)如今所使用的民用短波電臺(tái)大多都不具 備自組網(wǎng)能力，因而通信全過(guò)程均需要派人職守并進(jìn)行實(shí)時(shí)監(jiān)控，不僅效率低下，而且使用 效果較差，尤其不適用于無(wú)人職守的場(chǎng)合使用。具體而言，現(xiàn)有的短波網(wǎng)絡(luò)控制終端主要存在以下問(wèn)題1、頻率自適應(yīng)選擇問(wèn)題， 欠缺最佳頻率的自動(dòng)選擇和更換功能短波系統(tǒng)主要采用天波傳輸，由于其傳輸介質(zhì)電離 層的時(shí)變和色散特性，再加上傳輸環(huán)境和人為的干擾，因而最佳工作頻率的選擇是通信質(zhì) 量保障的關(guān)鍵，目前民用電臺(tái)基本上都沒(méi)有最佳工作頻率的選擇功能，或者與數(shù)據(jù)傳輸系 統(tǒng)結(jié)合不緊密，因而通信過(guò)程中一般均需要人為參與。2、網(wǎng)絡(luò)控制較差，不具備自組網(wǎng)能 力傳統(tǒng)的民用短波電臺(tái)往往是點(diǎn)對(duì)點(diǎn)的通信模式，一般都不具有組網(wǎng)能力。3、數(shù)據(jù)傳輸性 能差，可靠性低目前，市場(chǎng)上民用短波電臺(tái)的數(shù)據(jù)傳輸性能差異性很大，無(wú)論是數(shù)據(jù)傳輸 性能還是處理延時(shí)性能均不同程度地存在一些缺陷和不足。

實(shí)用新型內(nèi)容本實(shí)用新型所要解決的技術(shù)問(wèn)題在于針對(duì)上述現(xiàn)有技術(shù)中的不足，提供一種短波 網(wǎng)絡(luò)控制終端，其體積小、功耗低、通用性強(qiáng)、網(wǎng)絡(luò)管理及能力強(qiáng)且數(shù)據(jù)傳輸性能優(yōu)異、系統(tǒng) 可升級(jí)和可擴(kuò)展能力強(qiáng)，能有效解決現(xiàn)有的短波網(wǎng)絡(luò)控制設(shè)備所存在多種實(shí)際問(wèn)題。為解決上述技術(shù)問(wèn)題，本實(shí)用新型采用的技術(shù)方案是一種短波網(wǎng)絡(luò)控制終端，其 特征在于包括與上位機(jī)相接且用于與上位機(jī)進(jìn)行數(shù)據(jù)交換并對(duì)所收發(fā)信息進(jìn)行組幀拆 幀、信息融合、時(shí)序管理及網(wǎng)絡(luò)管理的網(wǎng)絡(luò)控制單元、與短波無(wú)線電臺(tái)的信號(hào)收發(fā)器相接且 對(duì)所收發(fā)信息調(diào)制解調(diào)處理的調(diào)制解調(diào)模塊以及分別與網(wǎng)絡(luò)控制單元和調(diào)制解調(diào)模塊相 接的電源管理模塊，所述網(wǎng)絡(luò)控制單元與調(diào)制解調(diào)模塊相接；所述網(wǎng)絡(luò)控制單元和調(diào)制解 調(diào)模塊均串接在所述短波無(wú)線電臺(tái)的信號(hào)收發(fā)鏈路中。所述網(wǎng)絡(luò)控制單元為ARM處理器。所述調(diào)制解調(diào)模塊包括由主處理器和與主處理器相接的協(xié)處理器組成的雙核信 號(hào)處理單元、與主處理器相接的FPGA現(xiàn)場(chǎng)可編程門陣列模塊以及分別與FPGA現(xiàn)場(chǎng)可編程 門陣列模塊相接的A/D轉(zhuǎn)換模塊和D/A轉(zhuǎn)換模塊，所述A/D轉(zhuǎn)換模塊和D/A轉(zhuǎn)換模塊均與 所述信號(hào)收發(fā)器相接；所述主處理器與網(wǎng)絡(luò)控制單元相接。所述主處理器和協(xié)處理器均為DSP數(shù)字信號(hào)處理器。所述ARM處理器為采用輪詢式無(wú)線媒體訪問(wèn)協(xié)議且內(nèi)部集成有自動(dòng)鏈路建立模塊的微處理器。所述調(diào)制解調(diào)模塊為內(nèi)部集成有實(shí)時(shí)信道估值模塊的信號(hào)調(diào)制解調(diào)器，且所述實(shí)時(shí)信道估值模塊與所述自動(dòng)鏈路建立模塊組成形成對(duì)所收發(fā)信息的最佳收發(fā)鏈路進(jìn)行自 動(dòng)選擇與建立的頻率自適應(yīng)選擇系統(tǒng)。所述ARM處理器與所述上位機(jī)間通過(guò)RS232接口和/或網(wǎng)口進(jìn)行雙向通信，所述 ARM處理器與調(diào)制解調(diào)模塊間通過(guò)串口進(jìn)行雙向通信。本實(shí)用新型與現(xiàn)有技術(shù)相比具有以下優(yōu)點(diǎn)1、體積小且功耗低，在47X 138X3mm3的體積上可實(shí)現(xiàn)多種速率的短波數(shù)據(jù)鏈的 調(diào)制解調(diào)功能，并且在待機(jī)模式下僅0. 5W的功耗，最大功耗不超過(guò)0. 8W。2、標(biāo)準(zhǔn)化設(shè)計(jì)，因而適用范圍廣、通用性強(qiáng)，本實(shí)用新型采用標(biāo)準(zhǔn)化設(shè)計(jì)，能有效 適合至各種國(guó)內(nèi)外短波電臺(tái)。3、網(wǎng)絡(luò)管理能力強(qiáng)，目前市場(chǎng)上的短波電臺(tái)或數(shù)據(jù)綜合終端都不具備組網(wǎng)的能 力，該設(shè)備不僅具有數(shù)據(jù)綜合終端的能力，而且還增加了網(wǎng)絡(luò)管理功能，可為用戶提供完整 的解決方案，具體體現(xiàn)在設(shè)計(jì)有頻率自適應(yīng)選擇技術(shù)方案，采用MIL-STD-188-141B(美軍 第3代自動(dòng)鏈路建立協(xié)議)和RTCE (實(shí)時(shí)信道估值)技術(shù)實(shí)現(xiàn)短波最佳鏈路的選擇和自 動(dòng)建立；同時(shí)采用輪詢式技術(shù)作為短波組網(wǎng)首選方案，其特點(diǎn)是結(jié)構(gòu)簡(jiǎn)單，易實(shí)現(xiàn)且穩(wěn)定 性好，適合于短波時(shí)變信道，同時(shí)對(duì)于等量業(yè)務(wù)模式，該網(wǎng)絡(luò)效率最大。本實(shí)用新型所解決 的關(guān)鍵問(wèn)題就是組網(wǎng)，通過(guò)一種網(wǎng)絡(luò)訪問(wèn)機(jī)制，實(shí)現(xiàn)網(wǎng)內(nèi)電臺(tái)鏈路管理、協(xié)同工作和資源共 享。4、數(shù)據(jù)傳輸性能優(yōu)異，采用先進(jìn)的信號(hào)處理技術(shù)和復(fù)雜算法，使產(chǎn)品性能相對(duì)同 類產(chǎn)品有較大性能提升，更適合在惡劣的短波信道中使用。具體采用的高性能數(shù)據(jù)傳輸技 術(shù)方案如下短波信道高性能數(shù)據(jù)傳輸必須在抗多徑、衰落和多普勒頻偏上進(jìn)行算法改進(jìn)， 其關(guān)鍵在于編解碼技術(shù)、相關(guān)技術(shù)和信道均衡技術(shù)的選擇，本實(shí)用新型采用卷積軟判決技 術(shù)、Walsh擴(kuò)頻技術(shù)及迭代的NDDE均衡技術(shù)來(lái)解決短波通信問(wèn)題，經(jīng)過(guò)測(cè)試表明該數(shù)據(jù) 傳輸技術(shù)能處于國(guó)內(nèi)外領(lǐng)先水平。高性能數(shù)據(jù)傳輸是短波電臺(tái)可靠完成各項(xiàng)數(shù)字業(yè)務(wù)的保 障，提高數(shù)據(jù)傳輸性能和統(tǒng)一處理延時(shí)是本實(shí)用新型的另一重要改進(jìn)之處。5、可升級(jí)和可擴(kuò)展能力強(qiáng)，本實(shí)用新型全部采用通用數(shù)字信號(hào)處理芯片，不僅在 資源上給與了預(yù)留考慮，而且可方便的在機(jī)外實(shí)現(xiàn)軟件加載。綜上所述，本實(shí)用新型體積小、功耗低、通用性強(qiáng)、網(wǎng)絡(luò)管理及能力強(qiáng)且數(shù)據(jù)傳輸 性能優(yōu)異、系統(tǒng)可升級(jí)和可擴(kuò)展能力強(qiáng)，能有效解決現(xiàn)有的短波網(wǎng)絡(luò)控制設(shè)備所存在的欠 缺最佳頻率的自動(dòng)選擇和更換功能、網(wǎng)絡(luò)控制功能較差、不具備自組網(wǎng)能力、數(shù)據(jù)傳輸性能 差等缺陷和不足。下面通過(guò)附圖和實(shí)施例，對(duì)本實(shí)用新型的技術(shù)方案做進(jìn)一步的詳細(xì)描述。
圖1為本實(shí)用新型的電路原理框圖。附圖標(biāo)記說(shuō)明1-網(wǎng)絡(luò)控制單元；2-調(diào)制解調(diào)模塊； 2-1-主處理器；2-2-協(xié)處理器； 2-3-FPGA現(xiàn)場(chǎng)可編程2_4_A/D轉(zhuǎn)換模塊；[0024]門陣列模塊；2-5-D/A轉(zhuǎn)換模塊；3_電源管理模塊。
具體實(shí)施方式
如圖1所示，本實(shí)用新型包括與上位機(jī)相接且用于與上位機(jī)進(jìn)行數(shù)據(jù)交換并對(duì)所 收發(fā)信息進(jìn)行組幀拆幀、信息融合、時(shí)序管理及網(wǎng)絡(luò)管理的網(wǎng)絡(luò)控制單元1、與短波無(wú)線電 臺(tái)的信號(hào)收發(fā)器相接且對(duì)所收發(fā)信息調(diào)制解調(diào)處理的調(diào)制解調(diào)模塊2以及分別與網(wǎng)絡(luò)控 制單元1和調(diào)制解調(diào)模塊2相接的電源管理模塊3，所述網(wǎng)絡(luò)控制單元1與調(diào)制解調(diào)模塊2 相接。所述網(wǎng)絡(luò)控制單元1和調(diào)制解調(diào)模塊2均串接在所述短波無(wú)線電臺(tái)的信號(hào)收發(fā)鏈路 中。實(shí)際應(yīng)用過(guò)程中，所述上位機(jī)一般為PC機(jī)。本實(shí)施例中，所述網(wǎng)絡(luò)控制單元1為ARM處理器。所述ARM處理器與所述上位機(jī) 間通過(guò)RS232接口和/或網(wǎng)口進(jìn)行雙向通信，所述ARM處理器與調(diào)制解調(diào)模塊2間通過(guò)串 口進(jìn)行雙向通信。所述ARM處理器為采用輪詢式無(wú)線媒體訪問(wèn)協(xié)議且內(nèi)部集成有自動(dòng)鏈路 建立模塊的微處理器。所述調(diào)制解調(diào)模塊2為內(nèi)部集成有實(shí)時(shí)信道估值模塊的信號(hào)調(diào)制解 調(diào)器，且所述實(shí)時(shí)信道估值模塊與所述自動(dòng)鏈路建立模塊組成形成對(duì)所收發(fā)信息的最佳收 發(fā)鏈路進(jìn)行自動(dòng)選擇與建立的頻率自適應(yīng)選擇系統(tǒng)。所述調(diào)制解調(diào)模塊2包括由主處理器2-1和與主處理器2-1相接的協(xié)處理器2_2 組成的雙核信號(hào)處理單元、與主處理器2-1相接的FPGA現(xiàn)場(chǎng)可編程門陣列模塊2-3以及分 別與FPGA現(xiàn)場(chǎng)可編程門陣列模塊2-3相接的A/D轉(zhuǎn)換模塊2_4和D/A轉(zhuǎn)換模塊2_5，所述 A/D轉(zhuǎn)換模塊2-4和D/A轉(zhuǎn)換模塊2-5均與所述信號(hào)收發(fā)器相接。所述主處理器2_1與網(wǎng) 絡(luò)控制單元1相接。本實(shí)施例中，所述主處理器2-1和協(xié)處理器2-2均為DSP數(shù)字信號(hào)處 理器。本實(shí)用新型的工作過(guò)程是發(fā)送信息時(shí)，所述ARM處理器通過(guò)數(shù)據(jù)交換從上位機(jī) 上下載到需進(jìn)行發(fā)送的信息后即開(kāi)始對(duì)接收到的需進(jìn)行發(fā)送的信息進(jìn)行網(wǎng)絡(luò)層和鏈路層 處理，具體包括對(duì)發(fā)送的信息進(jìn)行組幀、時(shí)序管理、信息融合、網(wǎng)絡(luò)維護(hù)和配制等處理；隨 后，所述ARM處理器將經(jīng)處理后的需發(fā)送信息送至調(diào)制解調(diào)模塊2進(jìn)行物理層和傳輸層處 理，具體是通過(guò)雙DSP數(shù)字信號(hào)處理器和FPGA現(xiàn)場(chǎng)可編程門陣列模塊2-3配合對(duì)需發(fā)送的 信號(hào)進(jìn)行調(diào)制、編碼及加密處理后送至D/A轉(zhuǎn)換模塊2-5進(jìn)行數(shù)模轉(zhuǎn)換，最后將經(jīng)數(shù)模轉(zhuǎn)換 后的信號(hào)送至信號(hào)收發(fā)器進(jìn)行同步發(fā)送。同理，接收信息時(shí)，所述信號(hào)收發(fā)器將所接收的信 號(hào)先送至A/D轉(zhuǎn)換模塊2-4進(jìn)行模數(shù)轉(zhuǎn)換后送入調(diào)制解調(diào)模塊2進(jìn)行進(jìn)一步分析處理，具 體是通過(guò)雙DSP數(shù)字信號(hào)處理器和FPGA現(xiàn)場(chǎng)可編程門陣列模塊2-3配合對(duì)已接收的信息 進(jìn)行解調(diào)、同步、均衡、估值、譯碼和解密處理；隨后，調(diào)制解調(diào)模塊2將經(jīng)其處理后的已接 收信息送至所述ARM處理器進(jìn)行處理并最終通過(guò)RS232接口和/或網(wǎng)口送至所述上位機(jī)。以上所述，僅是本實(shí)用新型的較佳實(shí)施例，并非對(duì)本實(shí)用新型作任何限制，凡是根 據(jù)本實(shí)用新型技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡(jiǎn)單修改、變更以及等效結(jié)構(gòu)變化，均仍 屬于本實(shí)用新型技術(shù)方案的保護(hù)范圍內(nèi)。
權(quán)利要求一種短波網(wǎng)絡(luò)控制終端，其特征在于包括與上位機(jī)相接且用于與上位機(jī)進(jìn)行數(shù)據(jù)交換并對(duì)所收發(fā)信息進(jìn)行組幀拆幀、信息融合、時(shí)序管理及網(wǎng)絡(luò)管理的網(wǎng)絡(luò)控制單元(1)、與短波無(wú)線電臺(tái)的信號(hào)收發(fā)器相接且對(duì)所收發(fā)信息調(diào)制解調(diào)處理的調(diào)制解調(diào)模塊(2)以及分別與網(wǎng)絡(luò)控制單元(1)和調(diào)制解調(diào)模塊(2)相接的電源管理模塊(3)，所述網(wǎng)絡(luò)控制單元(1)與調(diào)制解調(diào)模塊(2)相接；所述網(wǎng)絡(luò)控制單元(1)和調(diào)制解調(diào)模塊(2)均串接在所述短波無(wú)線電臺(tái)的信號(hào)收發(fā)鏈路中。
2.按照權(quán)利要求1所述的短波網(wǎng)絡(luò)控制終端，其特征在于所述網(wǎng)絡(luò)控制單元(1)為 ARM處理器。
3.按照權(quán)利要求1或2所述的短波網(wǎng)絡(luò)控制終端，其特征在于所述調(diào)制解調(diào)模塊(2) 包括由主處理器(2-1)和與主處理器(2-1)相接的協(xié)處理器(2-2)組成的雙核信號(hào)處理單 元、與主處理器(2-1)相接的FPGA現(xiàn)場(chǎng)可編程門陣列模塊(2-3)以及分別與FPGA現(xiàn)場(chǎng)可 編程門陣列模塊(2-3)相接的A/D轉(zhuǎn)換模塊(2-4)和D/A轉(zhuǎn)換模塊(2_5)，所述A/D轉(zhuǎn)換模 塊(2-4)和D/A轉(zhuǎn)換模塊(2-5)均與所述信號(hào)收發(fā)器相接；所述主處理器(2-1)與網(wǎng)絡(luò)控 制單元⑴相接。
4.按照權(quán)利要求3所述的短波網(wǎng)絡(luò)控制終端，其特征在于所述主處理器(2-1)和協(xié) 處理器(2-2)均為DSP數(shù)字信號(hào)處理器。
5.按照權(quán)利要求2所述的短波網(wǎng)絡(luò)控制終端，其特征在于所述ARM處理器為采用輪 詢式無(wú)線媒體訪問(wèn)協(xié)議且內(nèi)部集成有自動(dòng)鏈路建立模塊的微處理器。
6.按照權(quán)利要求5所述的短波網(wǎng)絡(luò)控制終端，其特征在于所述調(diào)制解調(diào)模塊(2)為 內(nèi)部集成有實(shí)時(shí)信道估值模塊的信號(hào)調(diào)制解調(diào)器，且所述實(shí)時(shí)信道估值模塊與所述自動(dòng)鏈 路建立模塊組成形成對(duì)所收發(fā)信息的最佳收發(fā)鏈路進(jìn)行自動(dòng)選擇與建立的頻率自適應(yīng)選 擇系統(tǒng)。
7.按照權(quán)利要求2所述的短波網(wǎng)絡(luò)控制終端，其特征在于所述ARM處理器與所述上 位機(jī)間通過(guò)RS232接口和/或網(wǎng)口進(jìn)行雙向通信，所述ARM處理器與調(diào)制解調(diào)模塊(2)間 通過(guò)串口進(jìn)行雙向通信。
專利摘要本實(shí)用新型公開(kāi)了一種短波網(wǎng)絡(luò)控制終端，包括與上位機(jī)相接且用于與上位機(jī)進(jìn)行數(shù)據(jù)交換并對(duì)所收發(fā)信息進(jìn)行組幀拆幀、信息融合、時(shí)序管理及網(wǎng)絡(luò)管理的網(wǎng)絡(luò)控制單元、與短波無(wú)線電臺(tái)的信號(hào)收發(fā)器相接且對(duì)所收發(fā)信息調(diào)制解調(diào)處理的調(diào)制解調(diào)模塊以及分別與網(wǎng)絡(luò)控制單元和調(diào)制解調(diào)模塊相接的電源管理模塊，網(wǎng)絡(luò)控制單元與調(diào)制解調(diào)模塊相接；所述網(wǎng)絡(luò)控制單元和調(diào)制解調(diào)模塊均串接在所述短波無(wú)線電臺(tái)的信號(hào)收發(fā)鏈路中。本實(shí)用新型體積小、功耗低、通用性強(qiáng)、網(wǎng)絡(luò)管理及能力強(qiáng)且數(shù)據(jù)傳輸性能優(yōu)異、系統(tǒng)可升級(jí)和可擴(kuò)展能力強(qiáng)，能有效解決現(xiàn)有的短波網(wǎng)絡(luò)控制設(shè)備所存在多種實(shí)際問(wèn)題。
文檔編號(hào)H04B1/40GK201577088SQ20102010121
公開(kāi)日2010年9月8日 申請(qǐng)日期2010年1月22日 優(yōu)先權(quán)日2010年1月22日
發(fā)明者劉為, 王小軍, 譚文生, 韓宇華 申請(qǐng)人:西安烽火電子科技有限責(zé)任公司