專利名稱：一種rru級(jí)聯(lián)光纖時(shí)延調(diào)整方法及裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種遠(yuǎn)端射頻單元級(jí)聯(lián)時(shí)延調(diào)整方法和裝置。
背景技術(shù)：
分布式基站包括基帶單元BBU (Base Band Unit)和射頻單元RRU (Remote Radio Unit)兩部分。BBU和RRU分別承擔(dān)基站的基帶處理部分和射頻處理部分功能，從硬件和軟 件上都自成一體，采用開放式的接口和標(biāo)準(zhǔn)協(xié)議(CPRI、IR、0BSAI)，通過(guò)光纖互聯(lián)。兩單元 之間的關(guān)系如附圖1所示。RRU與BBU之間有單點(diǎn)、星型、鏈型、環(huán)型、以及多點(diǎn)等方式，能根據(jù)不同需求實(shí)現(xiàn) 靈活組網(wǎng)，廣泛和簡(jiǎn)便的應(yīng)用于各種場(chǎng)合。對(duì)于鐵路、高速公路、海岸線等窄長(zhǎng)底線，可以通 過(guò)RRU間的級(jí)聯(lián)，并采用定向天線覆蓋，從而達(dá)到高覆蓋低成本的目的。RRU級(jí)聯(lián)示意圖如 附圖1所示。RRU支持的最大級(jí)聯(lián)數(shù)主要決定因素有光口速率、單級(jí)RRU支持的天線載波 (AxC)數(shù)。時(shí)延主要由RRU器件處理時(shí)延和光纖傳輸時(shí)延兩部分構(gòu)成。在時(shí)分復(fù)用的系統(tǒng) 中，上下行信號(hào)分時(shí)復(fù)用信道，為了保證上下行通信正常，RRU必須保持同BBU的空口同步， 即工作在同一個(gè)時(shí)間基準(zhǔn)，這就需要進(jìn)行時(shí)延調(diào)整。單點(diǎn)連接時(shí)由BBU完成對(duì)RRU的時(shí)延 調(diào)整，級(jí)聯(lián)時(shí)則需本級(jí)的RRU測(cè)量下一級(jí)RRU的相關(guān)延時(shí)量并協(xié)助BBU完成時(shí)延調(diào)整。BBU下行方向會(huì)提前系統(tǒng)時(shí)間基準(zhǔn)發(fā)送信號(hào)，RRU從接收信號(hào)中恢復(fù)下行幀頭，并 根據(jù)下行幀頭產(chǎn)生發(fā)送的上行幀頭，同時(shí)計(jì)算這兩個(gè)幀頭之間的距離，通過(guò)OM消息上報(bào)給 BBU0 BBU根據(jù)接收到的RRU上行幀頭、時(shí)間基準(zhǔn)以及RRU上報(bào)的幀頭距離，計(jì)算出RRU上下 行時(shí)延調(diào)整值，通過(guò)OM消息下發(fā)給RRU，根據(jù)配置值RRU完成時(shí)延調(diào)整。當(dāng)各級(jí)RRU的時(shí)間 基準(zhǔn)同BBU —致并且上行數(shù)據(jù)能正確合成一路數(shù)據(jù)，即完成時(shí)延調(diào)整，否則系統(tǒng)將不能正 常工作。為了提高覆蓋和節(jié)約成本，級(jí)聯(lián)是最有效的組網(wǎng)方式。級(jí)聯(lián)的時(shí)延調(diào)整是整個(gè)系 統(tǒng)能否正常工作的關(guān)鍵，調(diào)整的精度影響到通信的質(zhì)量。同時(shí)級(jí)聯(lián)時(shí)延調(diào)整也是一個(gè)技術(shù) 難點(diǎn)。

發(fā)明內(nèi)容
本發(fā)明的目的為了克服傳統(tǒng)方法存在的缺陷，以保證BBU和RRU空口同步的穩(wěn)定 性及可靠性為核心，提供了一種通用性強(qiáng)、架構(gòu)實(shí)現(xiàn)簡(jiǎn)單、有利于系統(tǒng)快速和準(zhǔn)確完成遠(yuǎn)端 射頻單元級(jí)聯(lián)光纖時(shí)延調(diào)整的方法和裝置。本發(fā)明方法由現(xiàn)場(chǎng)可編程門陣列(FPGA)和CPU 配合完成；首先在初始化時(shí)，CPU將時(shí)延初始值配置為最大光纖長(zhǎng)度時(shí)的值；在BBU開始時(shí) 延校準(zhǔn)時(shí)，由CPU在BBU配置值的基礎(chǔ)上根據(jù)RRU的ID號(hào)不同計(jì)算出不同級(jí)數(shù)RRU的時(shí)延 調(diào)整值，從而完成對(duì)不同級(jí)數(shù)RRU的時(shí)延配置；調(diào)整的結(jié)果需保證各級(jí)RRU同BBU工作在一 個(gè)時(shí)間基準(zhǔn)上，上行在本級(jí)和下一級(jí)RRU數(shù)據(jù)合成時(shí)，下一級(jí)RRU的上行幀頭始終在本級(jí)上 行幀頭前，F(xiàn)PGA計(jì)算兩個(gè)幀頭之間的距離若在既定的范圍內(nèi)，則有FPGA上報(bào)一個(gè)完成信號(hào) 給CPU表明時(shí)延調(diào)整完成，否則CPU復(fù)位光口重新調(diào)整幀頭位置，再次進(jìn)行調(diào)整直至檢測(cè)到成功信號(hào)。然后下一級(jí)的上行數(shù)據(jù)依據(jù)本級(jí)幀頭進(jìn)行緩存，從而使級(jí)聯(lián)RRU的上行數(shù)據(jù)幀 頭保持一致，完成鏈路的建立和調(diào)整工作，實(shí)現(xiàn)和BBU的正常通信。本發(fā)明的RRU級(jí)聯(lián)光纖時(shí)延調(diào)整裝置，由以下幾個(gè)部分組成二個(gè)激光器(0，1)、 FPGA、CPU，F(xiàn)PGA分別與二個(gè)激光器、CPU相連。本發(fā)明的裝置的結(jié)構(gòu)技術(shù)方案參見(jiàn)圖2。該 裝置中各個(gè)模塊的功能如下激光器0用于下行鏈路數(shù)據(jù)的接收和上行鏈路數(shù)據(jù)的發(fā)送， 以完成本級(jí)RRU與上一級(jí)RRU或BBU的通信；FPGA的串/并轉(zhuǎn)換模塊負(fù)責(zé)完成高速差分串 行信號(hào)與并行數(shù)據(jù)的轉(zhuǎn)換，并完成8B/10B編解碼；FPGA的數(shù)據(jù)解析模塊完成本級(jí)RRU的ID 號(hào)獲?。籉PGA的數(shù)據(jù)合成模塊完成本級(jí)RRU同下級(jí)RRU上行數(shù)據(jù)的整合以及判斷時(shí)延調(diào)整 是否完成；FPGA的時(shí)延調(diào)整模塊根據(jù)CPU的配置值完成時(shí)延調(diào)整功能；FPGA的上行數(shù)據(jù)處 理模塊完成接收數(shù)字中頻信號(hào)；CPU完成時(shí)延調(diào)整值的或其及配置；激光器1用于下行鏈路 數(shù)據(jù)的發(fā)送和上行鏈路數(shù)據(jù)的接收，以完成本級(jí)RRU與下一級(jí)RRU的通信。本發(fā)明的一種RRU級(jí)聯(lián)光纖時(shí)延調(diào)整方法，包括以下步驟(1)激光器0負(fù)責(zé)下行鏈路數(shù)據(jù)的接收和上行鏈路數(shù)據(jù)的發(fā)送，以完成本級(jí)RRU與 上一級(jí)RRU或BBU的通信；(2)FPGA的串/并轉(zhuǎn)換(SerDes)模塊負(fù)責(zé)完成高速差分串行信號(hào)與并行數(shù)據(jù)的轉(zhuǎn) 換，并完成8B/10B編解碼；(3) FPGA的上行數(shù)據(jù)處理模塊負(fù)責(zé)將中頻載波信號(hào)根據(jù)BBU發(fā)送的AXC配置信息 封裝成無(wú)線幀，發(fā)送給時(shí)延調(diào)整模塊；(4) CPU在初始化配置時(shí)將上下行的時(shí)延值設(shè)為光纖最大長(zhǎng)度時(shí)的值，以保證時(shí)延 校準(zhǔn)后下一級(jí)RRU的上行幀頭始終在本級(jí)RRU上行幀頭前；(5)鏈路建立后，F(xiàn)PGA的數(shù)據(jù)解析模塊獲得本級(jí)RRU的ID，上報(bào)給CPU保存；(6) BBU開始時(shí)延校準(zhǔn)后，CPU獲取BBU的時(shí)延配置參數(shù)，將下行的配置值保存作為 下行時(shí)延調(diào)整的值，上行時(shí)延調(diào)整值需根據(jù)本級(jí)RRU的ID號(hào)查表得到一個(gè)微調(diào)值再加上下 行時(shí)延配置值獲得；(7) FPGA的時(shí)延調(diào)整模塊負(fù)責(zé)接收CPU獲取的BBU的時(shí)延配置參數(shù)，通過(guò)調(diào)整內(nèi)部 緩存單元對(duì)無(wú)線數(shù)據(jù)幀進(jìn)行延時(shí)輸出，以完成鏈路時(shí)延的調(diào)整，然后將無(wú)線數(shù)據(jù)幀發(fā)送給 數(shù)據(jù)合成模塊；(8)在FPGA的數(shù)據(jù)合成模塊中，數(shù)據(jù)合成模塊計(jì)算本級(jí)RRU的上行幀頭和下一級(jí) RRU的上行幀頭的距離，若下一級(jí)RRU的上行幀頭超前本級(jí)RRU的上行幀頭，并且兩幀頭之 間的距離在既定范圍內(nèi)，則FPGA上報(bào)完成信號(hào)給CPU，否則CPU調(diào)用本級(jí)RRU的光口復(fù)位信 號(hào)，重新調(diào)整幀頭位置，直至完成；同時(shí)數(shù)據(jù)合成模塊還負(fù)責(zé)將本級(jí)RRU上行無(wú)線數(shù)據(jù)幀和 下一級(jí)RRU上行無(wú)線數(shù)據(jù)幀進(jìn)行數(shù)據(jù)合成，即數(shù)據(jù)依據(jù)本級(jí)RRU的上行幀頭進(jìn)行緩存，兩路 數(shù)據(jù)相或即可合成一路數(shù)據(jù)送到krdes模塊；(9)激光器1負(fù)責(zé)下行鏈路數(shù)據(jù)的發(fā)送和上行鏈路數(shù)據(jù)的接收，以完成本級(jí)RRU與 下一級(jí)RRU的通信；上述步驟(1)到步驟(9)重復(fù)執(zhí)行，直至步驟(8)CPU檢測(cè)到完成信號(hào)和BBU的時(shí) 延配置成功信息，就能實(shí)現(xiàn)RRU級(jí)聯(lián)時(shí)延調(diào)整。本發(fā)明具有快速、簡(jiǎn)便、穩(wěn)定的特點(diǎn)，以保證級(jí)聯(lián)RRU能夠與BBU進(jìn)行正常通信。


圖1為分布式基站系統(tǒng)中RRU多級(jí)級(jí)聯(lián)示意圖。圖2為本發(fā)明方法所采用的RRU級(jí)聯(lián)時(shí)延調(diào)整的裝置框圖。圖3為本發(fā)明方法所采用的主要步驟流程圖。圖4為TDD-LTE中IOms無(wú)線幀結(jié)構(gòu)示意圖。
具體實(shí)施例方式下面結(jié)合附圖及實(shí)施例對(duì)本發(fā)明作進(jìn)一步說(shuō)明。在圖2所示，本發(fā)明的裝置，由以下幾個(gè)部分組成二個(gè)激光器(0，1)、FPGA、CPU, FPGA分別與二個(gè)激光器、CPU相連。該裝置中各個(gè)模塊的功能如下激光器0用于下行鏈路 數(shù)據(jù)的接收和上行鏈路數(shù)據(jù)的發(fā)送，以完成本級(jí)RRU與上一級(jí)RRU或BBU的通信；FPGA的串 /并轉(zhuǎn)換模塊負(fù)責(zé)完成高速差分串行信號(hào)與并行數(shù)據(jù)的轉(zhuǎn)換，并完成8B/10B編解碼；FPGA 的數(shù)據(jù)解析模塊完成本級(jí)RRU的ID號(hào)獲??；FPGA的數(shù)據(jù)合成模塊完成本級(jí)RRU同下級(jí)RRU 上行數(shù)據(jù)的整合以及判斷時(shí)延調(diào)整是否完成；FPGA的時(shí)延調(diào)整模塊根據(jù)CPU的配置值完成 時(shí)延調(diào)整功能；FPGA的上行數(shù)據(jù)處理模塊完成接收數(shù)字中頻信號(hào)；CPU完成時(shí)延調(diào)整值的 或其及配置；激光器1用于下行鏈路數(shù)據(jù)的發(fā)送和上行鏈路數(shù)據(jù)的接收，以完成本級(jí)RRU與 下一級(jí)RRU的通信。根據(jù)圖3所示的流程圖，RRU啟動(dòng)后CPU將時(shí)延的初始值配置為光纖最大長(zhǎng)度時(shí)的 值，在鏈路建立后FPGA的數(shù)據(jù)解析模塊獲取本級(jí)RRU的ID號(hào)上報(bào)給CPU保存；BBU啟動(dòng)時(shí) 延校準(zhǔn)流程后，F(xiàn)PGA計(jì)算各個(gè)幀頭之間的距離并上報(bào)給CPU，通過(guò)OM消息上傳給BBU ；BBU 根據(jù)時(shí)間基準(zhǔn)計(jì)算后將配置值下發(fā)給RRU的CPU，CPU將收到的下行配置值保存作為下行的 時(shí)延調(diào)整值，上行調(diào)整值則根據(jù)RRU的ID號(hào)查表獲取相應(yīng)的微調(diào)值再加上下行配置值就是 上行的時(shí)延調(diào)整值；CPU配置FPGA的寄存器，通過(guò)改變時(shí)延調(diào)整模塊的內(nèi)部緩存單元的緩 存量實(shí)現(xiàn)對(duì)無(wú)線數(shù)據(jù)幀的延時(shí)輸出，完成對(duì)不同級(jí)數(shù)RRU的上下行時(shí)延配置，以保證各級(jí) RRU和BBU工作在一個(gè)時(shí)間基準(zhǔn)，上行在本級(jí)和下一級(jí)RRU數(shù)據(jù)合成時(shí)，下一級(jí)RRU的上行 幀頭始終在本級(jí)上行幀頭前，F(xiàn)PGA計(jì)算兩個(gè)幀頭之間的距離若在既定的范圍內(nèi)，則有FPGA 上報(bào)一個(gè)完成信號(hào)給CPU表明時(shí)延調(diào)整完成，否則CPU復(fù)位光口重新調(diào)整幀頭位置，再次進(jìn) 行調(diào)整直至檢測(cè)到成功信號(hào)。然后下一級(jí)的上行數(shù)據(jù)依據(jù)本級(jí)幀頭進(jìn)行緩存，從而使級(jí)聯(lián) RRU的上行數(shù)據(jù)幀頭保持一致，完成鏈路的建立和調(diào)整工作，實(shí)現(xiàn)和BBU的正常通信。具體實(shí)施例如在光接口速率2. 4576Gbps兩天線LTE-RRU中，無(wú)線幀結(jié)構(gòu)如圖 4所示，F(xiàn)PGA工作時(shí)鐘為122. 88MHz，以40Km光纖為例，依據(jù)BBU規(guī)定的定時(shí)提前量為 234. 375us計(jì)算，最大的時(shí)延量為28800 (換算到FPGA的時(shí)鐘域)。初始化時(shí)，CPU給FPGA 上下行的配置值為(14400,14400)；第1級(jí)RRU獲得ID為1，依次類推，根據(jù)LTE的帶寬和 光速率只能有4級(jí)RRU級(jí)聯(lián)，F(xiàn)PGA將ID號(hào)上報(bào)CPU保存；BBU啟動(dòng)時(shí)延校準(zhǔn)流程，本級(jí)RRU 根據(jù)頂協(xié)議的時(shí)延校準(zhǔn)原則計(jì)算相關(guān)的幀頭之間的距離并上報(bào)給BBU，BBU計(jì)算后下發(fā)配 置值，如為(3000，4000)則CPU配置下行的值為3000，上行配置第1級(jí)的值為3000，第2級(jí) 則需加微調(diào)值a，則對(duì)第2級(jí)的配置值為3000+a，第3級(jí)則為3000+b，第4級(jí)則為3000+c, 其中微調(diào)值由計(jì)算和實(shí)驗(yàn)得到并且每級(jí)的固定；時(shí)延調(diào)整模塊根據(jù)配置值完成調(diào)整后，各 個(gè)幀頭的位置會(huì)發(fā)生變化，BBU側(cè)會(huì)判斷第1級(jí)RRU是否同自己工作在一個(gè)時(shí)間基準(zhǔn)，而級(jí)聯(lián)的RRU則需逐級(jí)判斷，本級(jí)RRU計(jì)算下一級(jí)RRU的上行幀頭同本級(jí)上行幀頭之間的距離， 若下一級(jí)RRU上行幀頭超前并在既定的范圍內(nèi)，則表明下一級(jí)RRU時(shí)延調(diào)整成功，并將完成 信息上報(bào)CPU以便繼續(xù)其他流程；時(shí)延調(diào)整流程逐級(jí)進(jìn)行，直至級(jí)聯(lián)的RRU全部同BBU工作 在一個(gè)時(shí)間基準(zhǔn)并且上行數(shù)據(jù)能正確合成一路，則表明時(shí)延調(diào)整完成。
本發(fā)明的上述實(shí)例僅僅為說(shuō)明本發(fā)明的實(shí)現(xiàn)方法，任何熟悉該技術(shù)的人在本發(fā)明 所揭露的技術(shù)范圍內(nèi)，都可輕易想到其變化和替換，因此本發(fā)明保護(hù)范圍都應(yīng)涵蓋在由權(quán) 利要求書所限定的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.RRU級(jí)聯(lián)光纖時(shí)延調(diào)整裝置，由二個(gè)激光器(0，1)、FPGA、CPU組成，其特征在于FPGA 分別與二個(gè)激光器、CPU相連；激光器0用于下行鏈路數(shù)據(jù)的接收和上行鏈路數(shù)據(jù)的發(fā)送， 以完成本級(jí)RRU與上一級(jí)RRU或BBU的通信；FPGA的數(shù)據(jù)解析模塊完成本級(jí)RRU的ID號(hào)獲 ??；FPGA的串/并轉(zhuǎn)換模塊負(fù)責(zé)完成高速差分串行信號(hào)與并行數(shù)據(jù)的轉(zhuǎn)換，并完成8B/10B 編解碼；FPGA的數(shù)據(jù)合成模塊完成本級(jí)RRU同下級(jí)RRU上行數(shù)據(jù)的整合以及判斷時(shí)延調(diào)整 是否完成；FPGA的時(shí)延調(diào)整模塊根據(jù)CPU的配置值完成時(shí)延調(diào)整功能；FPGA的上行數(shù)據(jù)處 理模塊完成接收數(shù)字中頻信號(hào)；CPU完成時(shí)延調(diào)整值的或其及配置；激光器1用于下行鏈路 數(shù)據(jù)的發(fā)送和上行鏈路數(shù)據(jù)的接收，以完成本級(jí)RRU與下一級(jí)RRU的通信。
2.—種RRU級(jí)聯(lián)光纖時(shí)延調(diào)整方法，包括以下步驟(1)激光器0負(fù)責(zé)下行鏈路數(shù)據(jù)的接收和上行鏈路數(shù)據(jù)的發(fā)送，以完成本級(jí)RRU與上一 級(jí)RRU或BBU的通信；(2)FPGA的串/并轉(zhuǎn)換模塊負(fù)責(zé)完成高速差分串行信號(hào)與并行數(shù)據(jù)的轉(zhuǎn)換，并完成 8B/10B編解碼；(3)FPGA的上行數(shù)據(jù)處理模塊負(fù)責(zé)將中頻載波信號(hào)根據(jù)BBU發(fā)送的AXC配置信息封裝 成無(wú)線幀，發(fā)送給時(shí)延調(diào)整模塊；(4)CPU在初始化配置時(shí)將上下行的時(shí)延值設(shè)為光纖最大長(zhǎng)度時(shí)的值，以保證時(shí)延校準(zhǔn) 后下一級(jí)RRU的上行幀頭始終在本級(jí)RRU上行幀頭前；(5)鏈路建立后，F(xiàn)PGA的數(shù)據(jù)解析模塊獲得本級(jí)RRU的ID，上報(bào)給CPU保存；(6)BBU開始時(shí)延校準(zhǔn)后，CPU獲取BBU的時(shí)延配置參數(shù)，將下行的配置值保存作為下行 時(shí)延調(diào)整的值，上行時(shí)延調(diào)整值需根據(jù)本級(jí)RRU的ID號(hào)查表得到一個(gè)微調(diào)值再加上下行時(shí) 延配置值獲得；(7)FPGA的時(shí)延調(diào)整模塊負(fù)責(zé)接收CPU獲取的BBU的時(shí)延配置參數(shù)，通過(guò)調(diào)整內(nèi)部緩存 單元對(duì)無(wú)線數(shù)據(jù)幀進(jìn)行延時(shí)輸出，以完成鏈路時(shí)延的調(diào)整，然后將無(wú)線數(shù)據(jù)幀發(fā)送給數(shù)據(jù) 合成模塊；(8)在FPGA的數(shù)據(jù)合成模塊中，數(shù)據(jù)合成模塊計(jì)算本級(jí)RRU的上行幀頭和下一級(jí)RRU 的上行幀頭的距離，若下一級(jí)RRU的上行幀頭超前本級(jí)RRU的上行幀頭，并且兩幀頭之間的 距離在既定范圍內(nèi)，則FPGA上報(bào)完成信號(hào)給CPU，否則CPU調(diào)用本級(jí)RRU的光口復(fù)位信號(hào)， 重新調(diào)整幀頭位置，直至完成；同時(shí)數(shù)據(jù)合成模塊還負(fù)責(zé)將本級(jí)RRU上行無(wú)線數(shù)據(jù)幀和下 一級(jí)RRU上行無(wú)線數(shù)據(jù)幀進(jìn)行數(shù)據(jù)合成，即數(shù)據(jù)依據(jù)本級(jí)RRU的上行幀頭進(jìn)行緩存，兩路數(shù) 據(jù)相或即可合成一路數(shù)據(jù)送到krdes模塊；(9)激光器1負(fù)責(zé)下行鏈路數(shù)據(jù)的發(fā)送和上行鏈路數(shù)據(jù)的接收，以完成本級(jí)RRU與下一 級(jí)RRU的通信；上述步驟(1)到步驟(9)重復(fù)執(zhí)行，直至步驟(8) CPU檢測(cè)到完成信號(hào)和BBU的時(shí)延配 置成功信息，就能實(shí)現(xiàn)RRU級(jí)聯(lián)時(shí)延調(diào)整。
全文摘要
本發(fā)明涉及一種RRU級(jí)聯(lián)光纖時(shí)延調(diào)整方法及裝置，裝置由二個(gè)激光器、FPGA模塊、CPU組成，F(xiàn)PGA模塊分別與二個(gè)激光器、CPU相連；FPGA模塊獲得本級(jí)RRU的ID，根據(jù)CPU的配置調(diào)整時(shí)延，將下一級(jí)RRU的上行數(shù)據(jù)同本級(jí)RRU的上行數(shù)據(jù)合成，計(jì)算BBU配置時(shí)延所需的各個(gè)幀頭之間的距離；CPU模塊獲取BBU配置時(shí)延的參數(shù)，并根據(jù)本級(jí)RRU的ID號(hào)進(jìn)行調(diào)整，同時(shí)檢測(cè)時(shí)延配置是否完成，沒(méi)有則復(fù)位光口進(jìn)而從新調(diào)整幀頭位置直至?xí)r延調(diào)整完成。本發(fā)明具有簡(jiǎn)單、快速、穩(wěn)定的特點(diǎn)，保證整個(gè)級(jí)聯(lián)鏈路的正常通信。
文檔編號(hào)H04W88/08GK102082608SQ20101060544
公開日2011年6月1日 申請(qǐng)日期2010年12月27日 優(yōu)先權(quán)日2010年12月27日
發(fā)明者周世軍, 杜仲, 江浩洋, 汪洋, 王冉, 邢凌燕, 陳付齊 申請(qǐng)人:武漢郵電科學(xué)研究院