專利名稱：光纖縱差保護(hù)裝置及其同步通信方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通信技術(shù)，特別是涉及一種光纖縱差保護(hù)裝置及其同步通信方法的技術(shù)。
背景技術(shù)：
繼電保護(hù)是電力系統(tǒng)安全穩(wěn)定運(yùn)行的重要保障，而光纖通信技術(shù)的發(fā)展使得光纖在繼電保護(hù)中得到越來越廣泛的應(yīng)用，以光纖為媒質(zhì)的電流縱差保護(hù)因有其他保護(hù)形式無法比擬的各種優(yōu)點(diǎn)正受到越來越多的關(guān)注和推廣應(yīng)用。電力系統(tǒng)的光纖縱差保護(hù)是由處于不同位置的兩臺(tái)保護(hù)裝置通過光纖通信交互數(shù)據(jù)，并實(shí)現(xiàn)采樣的同步來實(shí)現(xiàn)縱差保護(hù)的，兩臺(tái)保護(hù)裝置之間必須采用同步通信，且雙方可以方便的在數(shù)據(jù)流中提取同步時(shí)間信息。如圖2所示，現(xiàn)有光纖縱差保護(hù)裝置都由CPU (中央處理器)、同步串行芯片、FPGA (可編程邏輯門陣列)組成，在FPGA中內(nèi)置有信號(hào)調(diào)制模塊和信號(hào)解調(diào)模塊，信號(hào)調(diào)制模塊的輸出端及信號(hào)解調(diào)模塊的輸入端經(jīng)接口轉(zhuǎn)換電路連接到光纖傳輸通道，利用同步串行芯片來實(shí)現(xiàn)數(shù)據(jù)的收發(fā)及編解碼，利用FPGA對(duì)串行數(shù)據(jù)進(jìn)行信號(hào)調(diào)制和解調(diào)使其適合光纖傳輸?，F(xiàn)有光纖縱差保護(hù)裝置采用的同步串行芯片加FPGA的方式具有硬件成本高的缺陷， 而且同步串行芯片是根據(jù)HDLC協(xié)議對(duì)數(shù)據(jù)進(jìn)行編碼的，在編碼時(shí)需要利用HDLC協(xié)議的開旗標(biāo)和關(guān)旗標(biāo)實(shí)現(xiàn)幀頭和幀尾的定位，由于其開旗標(biāo)和關(guān)旗標(biāo)的格式均為“01111110”，為保證開旗標(biāo)、關(guān)旗標(biāo)的唯一性，因此在數(shù)據(jù)編碼時(shí)除開、關(guān)旗標(biāo)外的其他數(shù)據(jù)中每遇到5個(gè)連續(xù)的“1”就自動(dòng)插入一個(gè)“0”，在數(shù)據(jù)解碼時(shí)除開、關(guān)旗標(biāo)外的其他數(shù)據(jù)中每遇到5個(gè)連續(xù)“ 1”就自動(dòng)刪除一個(gè)“0”，但是由于傳輸?shù)臄?shù)據(jù)是實(shí)時(shí)變化的，使得在數(shù)據(jù)幀中插入“0” 的個(gè)數(shù)也是在變化的，進(jìn)而使得采用這種編碼方法的數(shù)據(jù)幀長(zhǎng)度也是不確定的，使得每幀數(shù)據(jù)傳輸所需的時(shí)間也不一樣，因此在數(shù)據(jù)幀傳輸時(shí)必須先進(jìn)行幀頭識(shí)別實(shí)現(xiàn)同步，然后再延時(shí)讀取數(shù)據(jù)，其軟件處理過程比較復(fù)雜，軟件設(shè)計(jì)比較麻煩。

發(fā)明內(nèi)容
針對(duì)上述現(xiàn)有技術(shù)中存在的缺陷，本發(fā)明所要解決的技術(shù)問題是提供一種硬件成本低，軟件設(shè)計(jì)簡(jiǎn)單的光纖縱差保護(hù)裝置及其同步通信方法。為了解決上述技術(shù)問題，本發(fā)明所提供的一種光纖縱差保護(hù)裝置，包括CPU和 FPGA，所述CPU設(shè)有并行通信口，所述FPGA中內(nèi)置有用于將串行信號(hào)調(diào)制為光纖信號(hào)的信號(hào)調(diào)制模塊，及用于將光纖信號(hào)解調(diào)為串行信號(hào)的信號(hào)解調(diào)模塊，所述信號(hào)調(diào)制模塊的輸出端及信號(hào)解調(diào)模塊的輸入端各經(jīng)接口轉(zhuǎn)換電路連接到光纖傳輸通道，其特征在于所述 FPGA中還內(nèi)置有發(fā)送FIFO模塊、接收FIFO模塊、數(shù)據(jù)幀編碼模塊、數(shù)據(jù)幀解碼模塊、并串轉(zhuǎn)換模塊、串并轉(zhuǎn)換模塊；
所述發(fā)送FIFO模塊的輸入端和接收FIFO模塊的輸出端分別連接到CPU的并行通信
Π ；所述發(fā)送FIFO模塊的輸出端依次連接數(shù)據(jù)幀編碼模塊、并串轉(zhuǎn)換模塊到信號(hào)調(diào)制模塊的輸入端；
所述信號(hào)解調(diào)模塊的輸出端依次連接串并轉(zhuǎn)換模塊、數(shù)據(jù)幀解碼模塊到接收FIFO模塊的輸入端。本發(fā)明所提供的光纖縱差保護(hù)裝置的同步通信方法，其特征在于，預(yù)先將數(shù)據(jù)包的長(zhǎng)度設(shè)為定長(zhǎng)，并將數(shù)據(jù)包的格式設(shè)定為
幀頭+數(shù)據(jù)幀+檢驗(yàn)碼+空閑碼；
其中，幀頭為10個(gè)“0”，幀頭與數(shù)據(jù)幀之間插入一個(gè)“1”作為界標(biāo)志，數(shù)據(jù)幀中的每個(gè)字節(jié)后插入一個(gè)“ 1 ”作為界標(biāo)志，檢驗(yàn)碼為CRC (循環(huán)冗余)校驗(yàn)碼，空閑碼為全“ 1” ；
發(fā)送數(shù)據(jù)時(shí)，CPU先將待發(fā)送的數(shù)據(jù)送入發(fā)送FIFO模塊中，再發(fā)送一個(gè)發(fā)送命令給發(fā)送FIFO模塊，發(fā)送FIFO模塊收到發(fā)送命令后將數(shù)據(jù)發(fā)送給數(shù)據(jù)幀編碼模塊，數(shù)據(jù)幀編碼模塊根據(jù)預(yù)設(shè)的數(shù)據(jù)包長(zhǎng)度及格式對(duì)收到的數(shù)據(jù)進(jìn)行編碼打包，并將編碼后的數(shù)據(jù)包發(fā)送給并串轉(zhuǎn)換模塊，并串轉(zhuǎn)換模塊將收到的數(shù)據(jù)包轉(zhuǎn)換為串行信號(hào)后發(fā)送給信號(hào)調(diào)制模塊，信號(hào)調(diào)制模塊將串行信號(hào)調(diào)制為光纖信號(hào)后通過接口轉(zhuǎn)換電路發(fā)送到光纖傳輸通道；
接收數(shù)據(jù)時(shí)，光纖傳輸通道中的光纖信號(hào)通過接口轉(zhuǎn)換電路傳送到信號(hào)解調(diào)模塊，信號(hào)解調(diào)模塊將光纖信號(hào)解調(diào)為串行信號(hào)后發(fā)送給串并轉(zhuǎn)換模塊，串并轉(zhuǎn)換模塊將串行信號(hào)轉(zhuǎn)換為并行數(shù)據(jù)包后發(fā)送數(shù)據(jù)幀解碼模塊，數(shù)據(jù)幀解碼模塊根據(jù)預(yù)設(shè)的數(shù)據(jù)包長(zhǎng)度及格式對(duì)收到的數(shù)據(jù)進(jìn)行解碼，解碼后的數(shù)據(jù)送入接收FIFO模塊中，接收FIFO模塊接收數(shù)據(jù)完畢后，通過發(fā)送中斷方式通知CPU，CPU收到中斷后從接收FIFO模塊中讀取數(shù)據(jù)。本發(fā)明提供的光纖縱差保護(hù)裝置及其同步通信方法，使用單一 FPGA替代了原有的同步串口芯片加FPGA的組合，能節(jié)約硬件成本，而且采用了 10個(gè)“0”作為幀頭，采用了 1 個(gè)“1”作為字節(jié)之間的界標(biāo)志，并在檢驗(yàn)碼至數(shù)據(jù)包尾部之間的空位中填充全“1”作為空閑碼，因此無論發(fā)送的數(shù)據(jù)內(nèi)容是什么，總能保證幀頭的唯一性，且對(duì)于一個(gè)特定的應(yīng)用來講，其發(fā)送的數(shù)據(jù)量是一定的，因此整個(gè)數(shù)據(jù)幀的長(zhǎng)度及傳輸時(shí)間也是固定的，接收端可以將整個(gè)數(shù)據(jù)幀接收完成以后再申請(qǐng)CPU的讀取操作，能簡(jiǎn)化軟件設(shè)計(jì)。


圖1是本發(fā)明實(shí)施例的光纖縱差保護(hù)裝置的結(jié)構(gòu)框圖； 圖2是現(xiàn)有光纖縱差保護(hù)裝置的結(jié)構(gòu)框圖。
具體實(shí)施例方式以下結(jié)合

對(duì)本發(fā)明的實(shí)施例作進(jìn)一步詳細(xì)描述，但本實(shí)施例并不用于限制本發(fā)明，凡是采用本發(fā)明的相似結(jié)構(gòu)及其相似變化，均應(yīng)列入本發(fā)明的保護(hù)范圍。如圖1所示，本發(fā)明實(shí)施例所提供的一種光纖縱差保護(hù)裝置，包括CPU (中央處理器)和FPGA (可編程邏輯門陣列)，所述CPU設(shè)有并行通信口，所述FPGA中內(nèi)置有用于將串行信號(hào)調(diào)制為光纖信號(hào)的信號(hào)調(diào)制模塊，及用于將光纖信號(hào)解調(diào)為串行信號(hào)的信號(hào)解調(diào)模塊，所述信號(hào)調(diào)制模塊的輸出端及信號(hào)解調(diào)模塊的輸入端各經(jīng)接口轉(zhuǎn)換電路連接到光纖傳輸通道，其特征在于所述FPGA中還內(nèi)置有發(fā)送FIFO (先進(jìn)先出)模塊、接收FIFO (先進(jìn)先出)模塊、數(shù)據(jù)幀編碼模塊、數(shù)據(jù)幀解碼模塊、并串轉(zhuǎn)換模塊、串并轉(zhuǎn)換模塊；所述發(fā)送FIFO模塊的輸入端和接收FIFO模塊的輸出端分別連接到CPU的并行通信
口；
所述發(fā)送FIFO模塊的輸出端依次連接數(shù)據(jù)幀編碼模塊、并串轉(zhuǎn)換模塊到信號(hào)調(diào)制模塊的輸入端；
所述信號(hào)解調(diào)模塊的輸出端依次連接串并轉(zhuǎn)換模塊、數(shù)據(jù)幀解碼模塊到接收FIFO模塊的輸入端。 本發(fā)明實(shí)施例所提供的光纖縱差保護(hù)裝置的同步通信方法，其特征在于，預(yù)先將數(shù)據(jù)包的長(zhǎng)度設(shè)為定長(zhǎng)，并將數(shù)據(jù)包的格式設(shè)定為 幀頭+數(shù)據(jù)幀+檢驗(yàn)碼+空閑碼；
其中，幀頭為10個(gè)“0”，幀頭與數(shù)據(jù)幀之間插入一個(gè)“1”作為界標(biāo)志，數(shù)據(jù)幀中的每個(gè)字節(jié)后插入一個(gè)“ 1 ”作為界標(biāo)志，檢驗(yàn)碼為CRC (循環(huán)冗余)校驗(yàn)碼，空閑碼為全“ 1” ；
發(fā)送數(shù)據(jù)時(shí)，CPU先將待發(fā)送的數(shù)據(jù)送入發(fā)送FIFO模塊中，再發(fā)送一個(gè)發(fā)送命令給發(fā)送FIFO模塊，發(fā)送FIFO模塊收到發(fā)送命令后將數(shù)據(jù)發(fā)送給數(shù)據(jù)幀編碼模塊，數(shù)據(jù)幀編碼模塊根據(jù)預(yù)設(shè)的數(shù)據(jù)包長(zhǎng)度及格式對(duì)收到的數(shù)據(jù)進(jìn)行編碼打包，并將編碼后的數(shù)據(jù)包發(fā)送給并串轉(zhuǎn)換模塊，并串轉(zhuǎn)換模塊將收到的數(shù)據(jù)包轉(zhuǎn)換為串行信號(hào)后發(fā)送給信號(hào)調(diào)制模塊，信號(hào)調(diào)制模塊將串行信號(hào)調(diào)制為光纖信號(hào)后通過接口轉(zhuǎn)換電路發(fā)送到光纖傳輸通道；
接收數(shù)據(jù)時(shí)，光纖傳輸通道中的光纖信號(hào)通過接口轉(zhuǎn)換電路傳送到信號(hào)解調(diào)模塊，信號(hào)解調(diào)模塊將光纖信號(hào)解調(diào)為串行信號(hào)后發(fā)送給串并轉(zhuǎn)換模塊，串并轉(zhuǎn)換模塊將串行信號(hào)轉(zhuǎn)換為并行數(shù)據(jù)包后發(fā)送數(shù)據(jù)幀解碼模塊，數(shù)據(jù)幀解碼模塊根據(jù)預(yù)設(shè)的數(shù)據(jù)包長(zhǎng)度及格式對(duì)收到的數(shù)據(jù)進(jìn)行解碼，解碼后的數(shù)據(jù)送入接收FIFO模塊中，接收FIFO模塊接收數(shù)據(jù)完畢后，通過發(fā)送中斷方式通知CPU，CPU收到中斷后從接收FIFO模塊中讀取數(shù)據(jù)。
權(quán)利要求
1.一種光纖縱差保護(hù)裝置，包括CPU和FPGA，所述CPU設(shè)有并行通信口，所述FPGA中內(nèi)置有用于將串行信號(hào)調(diào)制為光纖信號(hào)的信號(hào)調(diào)制模塊，及用于將光纖信號(hào)解調(diào)為串行信號(hào)的信號(hào)解調(diào)模塊，所述信號(hào)調(diào)制模塊的輸出端及信號(hào)解調(diào)模塊的輸入端各經(jīng)接口轉(zhuǎn)換電路連接到光纖傳輸通道，其特征在于所述FPGA中還內(nèi)置有發(fā)送FIFO模塊、接收FIFO模塊、 數(shù)據(jù)幀編碼模塊、數(shù)據(jù)幀解碼模塊、并串轉(zhuǎn)換模塊、串并轉(zhuǎn)換模塊；所述發(fā)送FIFO模塊的輸入端和接收FIFO模塊的輸出端分別連接到CPU的并行通信口 ；所述發(fā)送FIFO模塊的輸出端依次連接數(shù)據(jù)幀編碼模塊、并串轉(zhuǎn)換模塊到信號(hào)調(diào)制模塊的輸入端；所述信號(hào)解調(diào)模塊的輸出端依次連接串并轉(zhuǎn)換模塊、數(shù)據(jù)幀解碼模塊到接收FIFO模塊的輸入端。
2.根據(jù)權(quán)利要求1所述的光纖縱差保護(hù)裝置的同步通信方法，其特征在于，預(yù)先將數(shù)據(jù)包的長(zhǎng)度設(shè)為定長(zhǎng)，并將數(shù)據(jù)包的格式設(shè)定為幀頭+數(shù)據(jù)幀+檢驗(yàn)碼+空閑碼；其中，幀頭為10個(gè)“0”，幀頭與數(shù)據(jù)幀之間插入一個(gè)“1”作為界標(biāo)志，數(shù)據(jù)幀中的每個(gè)字節(jié)后插入一個(gè)“ 1 ”作為界標(biāo)志，檢驗(yàn)碼為CRC (循環(huán)冗余)校驗(yàn)碼，空閑碼為全“ 1” ；發(fā)送數(shù)據(jù)時(shí)，CPU先將待發(fā)送的數(shù)據(jù)送入發(fā)送FIFO模塊中，再發(fā)送一個(gè)發(fā)送命令給發(fā)送FIFO模塊，發(fā)送FIFO模塊收到發(fā)送命令后將數(shù)據(jù)發(fā)送給數(shù)據(jù)幀編碼模塊，數(shù)據(jù)幀編碼模塊根據(jù)預(yù)設(shè)的數(shù)據(jù)包長(zhǎng)度及格式對(duì)收到的數(shù)據(jù)進(jìn)行編碼打包，并將編碼后的數(shù)據(jù)包發(fā)送給并串轉(zhuǎn)換模塊，并串轉(zhuǎn)換模塊將收到的數(shù)據(jù)包轉(zhuǎn)換為串行信號(hào)后發(fā)送給信號(hào)調(diào)制模塊，信號(hào)調(diào)制模塊將串行信號(hào)調(diào)制為光纖信號(hào)后通過接口轉(zhuǎn)換電路發(fā)送到光纖傳輸通道；接收數(shù)據(jù)時(shí)，光纖傳輸通道中的光纖信號(hào)通過接口轉(zhuǎn)換電路傳送到信號(hào)解調(diào)模塊，信號(hào)解調(diào)模塊將光纖信號(hào)解調(diào)為串行信號(hào)后發(fā)送給串并轉(zhuǎn)換模塊，串并轉(zhuǎn)換模塊將串行信號(hào)轉(zhuǎn)換為并行數(shù)據(jù)包后發(fā)送數(shù)據(jù)幀解碼模塊，數(shù)據(jù)幀解碼模塊根據(jù)預(yù)設(shè)的數(shù)據(jù)包長(zhǎng)度及格式對(duì)收到的數(shù)據(jù)進(jìn)行解碼，解碼后的數(shù)據(jù)送入接收FIFO模塊中，接收FIFO模塊接收數(shù)據(jù)完畢后，通過發(fā)送中斷方式通知CPU，CPU收到中斷后從接收FIFO模塊中讀取數(shù)據(jù)。
全文摘要
一種光纖縱差保護(hù)裝置及其同步通信方法，涉及通信技術(shù)領(lǐng)域，所解決的是降低硬件成本，簡(jiǎn)化軟件設(shè)計(jì)的技術(shù)問題。該裝置包括CPU和FPGA，所述FPGA中內(nèi)置有信號(hào)調(diào)制模塊、信號(hào)解調(diào)模塊、發(fā)送FIFO模塊、接收FIFO模塊、數(shù)據(jù)幀編碼模塊、數(shù)據(jù)幀解碼模塊、并串轉(zhuǎn)換模塊、串并轉(zhuǎn)換模塊；所述發(fā)送FIFO模塊的輸入端和接收FIFO模塊的輸出端分別連接到CPU的并行通信口；所述發(fā)送FIFO模塊的輸出端依次連接數(shù)據(jù)幀編碼模塊、并串轉(zhuǎn)換模塊到信號(hào)調(diào)制模塊的輸入端；所述信號(hào)解調(diào)模塊的輸出端依次連接串并轉(zhuǎn)換模塊、數(shù)據(jù)幀解碼模塊到接收FIFO模塊的輸入端。本發(fā)明提供的裝置，硬件成本低，軟件設(shè)計(jì)簡(jiǎn)單。
文檔編號(hào)H04J3/06GK102158282SQ20101057484
公開日2011年8月17日 申請(qǐng)日期2010年12月6日 優(yōu)先權(quán)日2010年12月6日
發(fā)明者王成修 申請(qǐng)人:上海申瑞電力科技股份有限公司