專利名稱：數(shù)據(jù)處理終端系統(tǒng)以及使用其的發(fā)射和接收方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種數(shù)據(jù)處理終端系統(tǒng)，其中組合了作為發(fā)射和接收裝置的通信裝置 以及數(shù)據(jù)處理終端，并涉及一種使用該系統(tǒng)的發(fā)射和接收方法。
背景技術(shù)：
常常使用數(shù)據(jù)處理終端來連接到網(wǎng)絡(luò)。據(jù)此，近年來已經(jīng)開發(fā)了通過無線方式連 接到網(wǎng)絡(luò)的通信系統(tǒng)。作為上述通信系統(tǒng)，具體地說，用于通過無線方式連接到網(wǎng)絡(luò)的通信裝置與具有 內(nèi)置微處理器的數(shù)據(jù)處理終端具有良好的兼容性，并且常常被結(jié)合為數(shù)據(jù)處理終端的一部 分。因此，作為無線接口所需的條件，除了一般的通信裝置所需的條件之外，還必須滿足數(shù) 據(jù)處理終端所需的條件，具體地說，這些條件是小尺寸、低功耗及低發(fā)熱。另一方面，存在對 更高傳輸容量的需求。作為第一傳統(tǒng)示例中的數(shù)據(jù)處理終端系統(tǒng)，在日本專利申請?jiān)缙诠_2002-64399 中提到了“軟件無線裝置”。第一傳統(tǒng)示例中的數(shù)據(jù)處理終端系統(tǒng)具有CPU(中央處理單 元)、天線控制單元、RF/IF單元、D/A轉(zhuǎn)換器、以及A/D轉(zhuǎn)換器。在第一傳統(tǒng)示例中，CPU用于控制通信功能模塊，并且CPU沒有安裝到數(shù)據(jù)處理終 端系統(tǒng)中，以便執(zhí)行通用數(shù)據(jù)處理，這是數(shù)據(jù)處理終端的最初目的(例如，除了通信之外的 處理，例如電子表格處理和字處理)。由于這一原因，在第一傳統(tǒng)示例中的數(shù)據(jù)處理終端系 統(tǒng)中，信號處理部分(CPU)通過專用信號線與天線控制單元、RF/IF單元、D/A轉(zhuǎn)換器、A/D 轉(zhuǎn)換器等緊密連接起來，所有這些都被配置為不能輕易取出。然而，因?yàn)樵跊]有連接到網(wǎng)絡(luò)時不使用通信裝置的功能，所以希望數(shù)據(jù)處理終端 系統(tǒng)具有這樣的配置其中能夠容易地隨意附上以及拆除通信裝置，以便在使用數(shù)據(jù)處理 終端系統(tǒng)作為數(shù)據(jù)處理終端時不失去便攜性。圖1示出了使用微波波段正交幅度調(diào)制波的數(shù)據(jù)處理終端系統(tǒng)的配置，作為第二 傳統(tǒng)示例中的數(shù)據(jù)處理終端系統(tǒng)。第二傳統(tǒng)示例中的數(shù)據(jù)處理終端系統(tǒng)具有天線51、微波 發(fā)射和接收單元17、以及微處理器信號處理單元18。天線51與微波發(fā)射和接收單元17是 發(fā)射和接收裝置(通信裝置)。微處理器信號處理單元18是數(shù)據(jù)處理終端。微波發(fā)射和接收單元17在接收時解調(diào)通過天線51作為調(diào)制波接收到的接收 RF (射頻)信號為接收數(shù)據(jù)，并且將解調(diào)后的接收數(shù)據(jù)輸出到微處理器信號處理單元18。微 波發(fā)射和接收單元17在發(fā)射時將來自微處理器信號處理單元18的發(fā)射數(shù)據(jù)轉(zhuǎn)換為發(fā)射RF 信號作為調(diào)制波，并且通過天線51發(fā)射轉(zhuǎn)換后的發(fā)射RF信號。微波發(fā)射和接收單元17具有高頻處理單元21、以及調(diào)制和解調(diào)處理單元89。高頻處理單元21在接收時解調(diào)通過天線51將接收到的接收RF信號轉(zhuǎn)換為接收IF(中頻)信號；并且將轉(zhuǎn)換后的接收IF信號輸出到調(diào)制和解調(diào)處理單元89。高頻處理單 元21在發(fā)射時將來自調(diào)整和解調(diào)處理單元89的發(fā)射IF信號轉(zhuǎn)換為發(fā)射RF信號，并且將 轉(zhuǎn)換后的發(fā)射RF信號通過天線51輸出。調(diào)制和解調(diào)處理單元89在接收時將來自高頻處理單元21的接收IF信號轉(zhuǎn)換為 接收數(shù)據(jù)，并且將轉(zhuǎn)換后的接收數(shù)據(jù)輸出到微處理器信號處理單元18。調(diào)制和解調(diào)處理單 元89在發(fā)射時將來自微處理器信號處理單元18的發(fā)射數(shù)據(jù)轉(zhuǎn)換為發(fā)射IF信號，并且將轉(zhuǎn) 換后的發(fā)射IF信號輸出到高頻處理單元21。高頻處理單元21具有雙工器(DUP)52、低噪聲放大器(LNA) 53、帶通濾波器 (BPF) 54、56、62和62、變頻器(CONV) 55和61、本地振蕩器(OSC) 57和58、以及功率放大器 (PA)59。雙工器(DUP) 52具有接收信號帶通濾波器(未示出)和發(fā)射信號帶通濾波器(未 示出)。本地振蕩器(OSC) 57和58生成本地振蕩信號。調(diào)制和解調(diào)處理單元89具有解調(diào)器(DEM) 70、調(diào)制器(MOD) 23、以及基帶處理單 元?；鶐幚韱卧哂心?shù)(A/D)轉(zhuǎn)換器24-1和24-2、數(shù)模(D/A)轉(zhuǎn)換器25_1和25_2、 時鐘發(fā)生器(CLOCK GEN) 27、解碼器(DEC) 71、編碼器(ENC) 72、以及微波發(fā)射和接收單元接 口(I/F)73。解調(diào)器(DEM)70具有載波再現(xiàn)電路(未示出)和接收符號時鐘再現(xiàn)電路(未示 出)。微波發(fā)射和接收單元接口(I/F) 73具有接收數(shù)據(jù)緩沖電路(未示出)、發(fā)射數(shù)據(jù)緩 沖電路(未示出)、標(biāo)識數(shù)據(jù)處理電路(未示出)、以及定時調(diào)整電路(未示出)。微處理器信號處理單元18具有時鐘發(fā)生器(CLOCK GEN) 30、微處理器信號處理單 元接口(I/F) 74、以及作為CPU的微處理器信號處理電路75。時鐘發(fā)生器30生成參考時鐘，并且將所生成的參考時鐘輸出到微處理器信號處 理單元接口 74和微處理器信號處理電路75。微處理器信號處理單元接口 74向微波發(fā)射和 接收單元接口 73輸出與參考時鐘同步的總線時鐘信號。微處理器信號處理單元接口 74具有接收數(shù)據(jù)緩沖電路(未示出)、發(fā)射數(shù)據(jù)緩沖 電路(未示出)、以及定時調(diào)整電路(未示出)。微處理器信號處理電路(CPU) 75具有微處理器(未示出)、存儲器(未示出)、輸 入和輸出單元(未示出)等。在存儲器中存儲了多個程序(未示出)。微處理器信號處理電路(CPU) 75基于存儲器中存儲的多個程序中的通用程序(例 如，電子表格處理程序和字處理程序)(未示出)執(zhí)行通用數(shù)據(jù)處理(除了通信功能之外的 處理)。第二傳統(tǒng)示例的數(shù)據(jù)處理終端系統(tǒng)被配置為能夠附上以及拆除微波發(fā)射和接收單 元17。當(dāng)執(zhí)行通用數(shù)據(jù)處理時，不使用微波發(fā)射和接收單元17的功能。由于這一原因，用 戶可以將微波發(fā)射和接收單元17與微處理器信號處理單元18分開，并且使用第二傳統(tǒng)示 例中的數(shù)據(jù)處理終端系統(tǒng)作為數(shù)據(jù)處理終端，其只具有微處理器信號處理單元18的功能。接著，將描述在第二傳統(tǒng)示例中的數(shù)據(jù)處理終端系統(tǒng)接收信號時的操作。在雙工器(DUP)52的接收信號帶通濾波器中，設(shè)置接收RF信號的頻帶。接收信號 帶通濾波器只提取通過天線51接收到的接收RF信號，并且將所提取的接收RF信號輸出到低噪聲放大器(LNA) 53。在正交幅度調(diào)制信號(QAM調(diào)制信號)的情形中，接收RF信號是具 有載波頻率的信號，其是如此生成的利用同相載波和相位與該同相載波偏離90度的正交 載波，對具有符號頻率(接收符號頻率)的接收模擬基帶信號(接收模擬BB信號)進(jìn)行正 交調(diào)制。低噪聲放大器(LNA)53將來自雙工器(DUP)52的接收RF信號放大到足以讓解調(diào) 器(DEM) 70執(zhí)行信號處理的電平。低噪聲放大器(LNA) 53然后將放大的接收RF信號通過 帶通濾波器(BPF) 54輸出到變頻器(CONV) 55。從來自低噪聲放大器(LNA) 53的接收RF信 號中去除除了帶通濾波器(BPF) 54中所設(shè)置的載波頻帶之外的不期望的頻率分量。變頻器(CONV) 55將通過去除不期望的頻率分量所獲得的接收RF信號與由本地 振蕩器(OSC) 57生成的本地振蕩信號混合，以轉(zhuǎn)換為接收中頻信號(接收IF信號)。變頻 器(CONV) 55將轉(zhuǎn)換后的接收IF信號通過帶通濾波器(BPF) 56輸出到調(diào)制和解調(diào)處理單元 89。針對來自變頻器(CONV) 55的接收IF信號，來選擇帶通濾波器(BPF) 56中所設(shè)置的載 波頻帶。解調(diào)器(DEM) 70將來自帶通濾波器(BPF) 56的接收IF信號轉(zhuǎn)換為接收模擬基帶 信號(接收模擬BB信號)。在QAM調(diào)制信號的情形中，解調(diào)器(DEM) 70再現(xiàn)接收IF信號 的載波，并且執(zhí)行相干檢測。也就是說，解調(diào)器(DEM) 70的載波再現(xiàn)電路從接收IF信號生 成(再現(xiàn))同相載波和正交載波。解調(diào)器(DEM) 70對QAM調(diào)制波(同相載波和正交載波) 執(zhí)行相干檢測，以將QAM調(diào)制波(同相載波和正交載波)轉(zhuǎn)換為模擬同相分量信號(模擬 I信號)和模擬正交分量信號(模擬Q信號)作為接收模擬BB信號，并且將轉(zhuǎn)換后的模擬 I信號和模擬Q信號輸出到A/D轉(zhuǎn)換器24-1和24-2。解調(diào)器(DEM) 70的接收符號時鐘再現(xiàn)電路生成(再現(xiàn))接收符號時鐘，該時鐘的 頻率比接收符號頻率大η倍(η是整數(shù))，并且被疊加到接收IF信號上。解調(diào)器(DEM) 70的 接收符號時鐘再現(xiàn)電路將所生成(再現(xiàn))的接收符號時鐘輸出到A/D轉(zhuǎn)換器24-1和24-2、 解碼器(DEC)71、以及微波發(fā)射和接收單元接口 73。A/D轉(zhuǎn)換器24-1和24-2利用與接收符號時鐘同步的采樣時鐘，對來自解調(diào)器 (DEM) 70的模擬I信號和模擬Q信號執(zhí)行采樣。這樣，A/D轉(zhuǎn)換器24_1和24_2生成(轉(zhuǎn)換 為)數(shù)字同相分量信號(數(shù)字I信號)和數(shù)字正交分量信號(數(shù)字Q信號)作為接收數(shù)字 基帶信號(接收數(shù)字BB信號)，并且將所生成(轉(zhuǎn)換)的數(shù)字I信號和數(shù)字Q信號輸出到 解碼器(DEC)71。數(shù)字同相分量信號(數(shù)字I信號)和數(shù)字正交分量信號(數(shù)字Q信號) 對應(yīng)于采樣時模擬I信號和模擬Q信號的載波幅度。解碼器(DEC) 71對與接收符號時鐘同步作為接收數(shù)字BB信號的數(shù)字I信號和數(shù) 字Q信號執(zhí)行糾錯過程和解碼過程，并且將處理過的數(shù)字I信號和數(shù)字Q信號輸出到微波 發(fā)射和接收單元接口 73。微波發(fā)射和接收單元接口 73的標(biāo)識數(shù)據(jù)處理電路輸入來自解碼器(DEC)71的接收數(shù)字BB信號；生成接收數(shù)據(jù)，其中對于該接收數(shù)據(jù)，已經(jīng)在射頻區(qū)域執(zhí)行了對信號標(biāo)識 數(shù)據(jù)的去除過程(標(biāo)識數(shù)據(jù)去除過程)；并且在接收數(shù)據(jù)緩沖電路中存儲所生成的接收數(shù) 據(jù)。微波發(fā)射和接收單元接口 73的輸入和輸出是異步的。由于這一原因，定時調(diào)整電路執(zhí) 行定時調(diào)整過程，用于調(diào)整在接收數(shù)據(jù)緩沖電路中所存儲的接收數(shù)據(jù)被輸出到微處理器信 號處理單元18時的定時。微波發(fā)射和接收單元接口 73與來自微處理器信號處理單元18的總線時鐘相同步地將接收數(shù)據(jù)輸出到微處理器信號處理單元18。 微處理器信號處理單元18的微處理器信號處理單元接口 74與來自時鐘發(fā)生器 30的參考時鐘相同步地在接收數(shù)據(jù)緩沖電路中存儲來自微波發(fā)射和接收單元17 (微波發(fā) 射和接收單元接口 73)的接收數(shù)據(jù)。微處理器信號處理單元接口 74的輸入和輸出是異步 的。由于這一原因，定時調(diào)整電路執(zhí)行定時調(diào)整過程，用于調(diào)整在接收數(shù)據(jù)緩沖電路中所存 儲的接收數(shù)據(jù)被輸出到微處理器信號處理電路(CPU)75時的定時。微處理器信號處理單元 接口 74與來自時鐘發(fā)生器30的參考時鐘相同步地將接收數(shù)據(jù)輸出到微處理器信號處理電 路(CPU)75。微處理器信號處理電路(CPU) 75執(zhí)行存儲器中存儲的多個程序中的應(yīng)用程序(例 如，電子郵件處理程序)(未示出)?；趹?yīng)用程序(例如，電子郵件處理程序)(未示出)，微處理器信號處理電路 (CPU) 75與來自時鐘發(fā)生器30的參考時鐘相同步地處理來自微處理器信號處理單元接口 74的接收數(shù)據(jù)。接著，將描述第二傳統(tǒng)示例中的數(shù)據(jù)處理終端系統(tǒng)發(fā)射信號時的操作。微處理器信號處理電路(CPU) 75與來自時鐘發(fā)生器30的參考時鐘相同步地將基 于應(yīng)用程序生成的發(fā)射數(shù)據(jù)輸出到微處理器信號處理單元接口 74。微處理器信號處理單元接口 74與來自時鐘發(fā)生器30的參考時鐘相同步地在發(fā)射 數(shù)據(jù)緩沖電路中存儲來自微處理器信號處理電路(CPU)75的發(fā)射數(shù)據(jù)。因?yàn)槲⑻幚砥餍盘?處理單元接口 74的輸入和輸出是異步的，所以定時調(diào)整電路執(zhí)行定時調(diào)整過程，用于調(diào)整 在發(fā)射數(shù)據(jù)緩沖電路中所存儲的發(fā)射數(shù)據(jù)被輸出到微波發(fā)射和接收單元17(微波發(fā)射和 接收單元接口 73)時的定時。微處理器信號處理單元接口 74與來自時鐘發(fā)生器30的參考 時鐘相同步地將發(fā)射數(shù)據(jù)輸出到微波發(fā)射和接收單元接口 73。時鐘發(fā)生器27生成具有發(fā)射符號頻率的發(fā)射符號時鐘，并且將所生成的發(fā)射符 號時鐘輸出到D/A轉(zhuǎn)換器25-1和25-2、編碼器(ENC) 72、以及微波發(fā)射和接收單元接口 73。微波發(fā)射和接收單元接口 73與來自微處理器信號處理單元接口 74的總線時鐘相 同步地在發(fā)射數(shù)據(jù)緩沖電路中存儲來自微處理器信號處理單元18的發(fā)射數(shù)據(jù)。因?yàn)槲⒉?發(fā)射和接收單元接口 73的輸入和輸出是異步的，所以定時調(diào)整電路執(zhí)行定時調(diào)整過程，用 于調(diào)整在發(fā)射數(shù)據(jù)緩沖電路中所存儲的發(fā)射數(shù)據(jù)被輸出到編碼器(ENC)72時的定時。微波 發(fā)射和接收單元接口 73的標(biāo)識數(shù)據(jù)處理電路與來自時鐘發(fā)生器27的發(fā)射符號時鐘相同步 地在射頻區(qū)域?qū)Πl(fā)射數(shù)據(jù)執(zhí)行信號標(biāo)識數(shù)據(jù)添加過程(標(biāo)識數(shù)據(jù)添加過程)，并且將處理 過的發(fā)射數(shù)據(jù)輸出到編碼器(ENC) 72。編碼器(ENC)72與來自時鐘發(fā)生器27的發(fā)射符號時鐘相同步地對來自微波發(fā)射 和接收單元接口 73的發(fā)射數(shù)據(jù)執(zhí)行用于糾錯的冗余數(shù)據(jù)添加過程以及編碼過程。編碼器 (ENC) 72然后生成數(shù)字I信號和數(shù)字Q信號作為發(fā)射數(shù)字基帶信號(發(fā)射數(shù)字BB信號)， 并且將所生成的數(shù)字I信號和數(shù)字Q信號輸出到D/A轉(zhuǎn)換器25-1和25-2。D/A轉(zhuǎn)換器25-1和25_2與來自時鐘發(fā)生器27的發(fā)射符號時鐘相同步地將數(shù)字I 信號和數(shù)字Q信號轉(zhuǎn)換為模擬I信號和模擬Q信號作為發(fā)射模擬基帶信號(發(fā)射模擬BB 信號)，這兩個信號示出了載波的幅度。然后，D/A轉(zhuǎn)換器25-1和25-2將轉(zhuǎn)換得到的模擬 I信號和模擬Q信號輸出到調(diào)制器(MOD 23)。
調(diào)制器(MOD 23)利用同相載波和正交載波，對作為發(fā)射模擬基帶信號(發(fā)射模擬 BB信號)的模擬I信號和模擬Q信號執(zhí)行正交調(diào)制，并且生成發(fā)射IF信號。調(diào)制器(MOD 23)然后將所生成的發(fā)射IF信號通過帶通濾波器(BPF)62輸出到變頻器(C0NV)61。此時， 發(fā)射IF信號被限制到帶通濾波器(BPF)62中所設(shè)置的載波頻帶。變頻器(C0NV)61將來自帶通濾波器(BPF)62的發(fā)射IF信號與本地振蕩器 (OSC) 58生成的本地振蕩信號混合，并且將混合后的發(fā)射IF信號轉(zhuǎn)換為發(fā)射RF信號。變頻 器(CONV) 61將轉(zhuǎn)換后的發(fā)射RF信號通過帶通濾波器(BPF) 60輸出到功率放大器(PA) 59。 從來自變頻器(C0NV)61的發(fā)射RF信號中去除除了帶通濾波器(BPF)60中所設(shè)置的載波頻 帶之外的其他不期望 的頻率分量。功率放大器(PA) 59將發(fā)射功率放大到將發(fā)射RF信號發(fā)射出去所必需的功率水 平，并且將發(fā)射RF信號輸出到雙工器(DUP) 52。在雙工器(DUP) 52的發(fā)射信號帶通濾波器中設(shè)置發(fā)射RF信號的頻帶。發(fā)射信號 帶通濾波器只提取來自功率放大器(PA) 59的發(fā)射RF信號，并且將所提取的發(fā)射RF信號通 過天線51輸出到網(wǎng)絡(luò)。與時鐘發(fā)生器30所生成的參考時鐘相同步地執(zhí)行微波發(fā)射和接收單元接口 73與 微處理器信號處理單元接口 74之間的數(shù)據(jù)傳輸。參考時鐘與解調(diào)器(DEM)70所生成的接 收符號時鐘以及時鐘發(fā)生器27所生成的發(fā)射符號時鐘相同步。數(shù)據(jù)傳輸系統(tǒng)的具體示例 例如是外圍元件互連總線(PCI總線)、卡總線等。然而，在第二傳統(tǒng)示例的數(shù)據(jù)處理終端系統(tǒng)中存在如下問題。在第二傳統(tǒng)示例的數(shù)據(jù)處理終端系統(tǒng)中，在微波發(fā)射和接收單元17中的解碼器 (DEC) 71、編碼器(ENC) 72以及微波發(fā)射和接收單元接口 73的標(biāo)識數(shù)據(jù)處理電路中執(zhí)行糾 錯過程、解碼/編碼過程、標(biāo)識數(shù)據(jù)添加/去除過程等。由于這一原因，在第二傳統(tǒng)示例的數(shù) 據(jù)處理終端系統(tǒng)中，由于在微波發(fā)射和接收單元17中內(nèi)置了用于在執(zhí)行這些過程的電路， 所以這種數(shù)據(jù)處理終端系統(tǒng)在尺寸上變得更大。在第二傳統(tǒng)示例的數(shù)據(jù)處理終端系統(tǒng)中，需要定時調(diào)整過程所涉及的接收數(shù)據(jù)緩 沖電路、發(fā)射數(shù)據(jù)緩沖電路以及定時調(diào)整電路。因此，在第二傳統(tǒng)示例的數(shù)據(jù)處理終端系統(tǒng) 中，由于在微波發(fā)射和接收單元17以及微處理器信號處理單元18(微波發(fā)射和接收單元接 口 73以及微處理器信號處理單元接口 74)中結(jié)合了執(zhí)行定時調(diào)整過程的電路，所以這種數(shù) 據(jù)處理終端系統(tǒng)在尺寸上變得更大。希望得到能夠?qū)崿F(xiàn)小尺寸的數(shù)據(jù)處理終端系統(tǒng)。在第二傳統(tǒng)示例的數(shù)據(jù)處理終端系統(tǒng)中，微波發(fā)射和接收單元17結(jié)合了解碼器 (DEC)71、編碼器(ENC)72以及微波發(fā)射和接收單元接口 73的標(biāo)識數(shù)據(jù)處理電路。由于這一 原因，在第二傳統(tǒng)示例的數(shù)據(jù)處理終端系統(tǒng)中，用于執(zhí)行這些過程的電路消耗額外的功率。 一般來說，功耗正比于信號處理時鐘頻率(接收符號時鐘和發(fā)射符號時鐘)。因此，如果隨 著信號容量的增加，微處理器信號處理電路(CPU)75的操作頻率變高，則功耗增加。在第二傳統(tǒng)示例的數(shù)據(jù)處理終端系統(tǒng)中，為了執(zhí)行定時調(diào)整過程，微波發(fā)射和接 收單元17以及微處理器信號處理單元18 (微波發(fā)射和接收單元接口 73以及微處理器信號 處理單元接口 74)結(jié)合了接收數(shù)據(jù)緩沖電路、發(fā)射數(shù)據(jù)緩沖電路以及定時調(diào)整電路。由于 這一原因，在第二傳統(tǒng)示例的數(shù)據(jù)處理終端系統(tǒng)中，用于執(zhí)行定時調(diào)整過程的電路消耗額外的功率。希望得到能夠?qū)崿F(xiàn)低功耗的數(shù)據(jù)處理終端系統(tǒng)。在第二傳統(tǒng)示例的數(shù)據(jù)處理終端系統(tǒng)中，微波發(fā)射和接收單元17結(jié)合了解碼器 (DEC)71、編碼器(ENC) 72以及微波發(fā)射和接收單元接口 73的標(biāo)識數(shù)據(jù)處理電路。由于這 一原因，在第二傳統(tǒng)示例的數(shù)據(jù)處理終端系統(tǒng)中，由于用于執(zhí)行這些過程的電路，信號發(fā)射 和接收(輸入和輸出)所生成的熱量大大增加。如果隨著信號容量的增加，微處理器信號 處理電路(CPU)75的操作頻率變高，則除了功耗之外，熱量也增加。如果由于傳輸容量的增 加而使信號處理時鐘頻率更高，則解碼器(DEC) 71、編碼器(ENC) 72以及微波發(fā)射和接收單 元接口 73的功耗增加，導(dǎo)致熱量增加。在第二傳統(tǒng)示例的數(shù)據(jù)處理終端系統(tǒng)中，為了執(zhí)行定時調(diào)整過程，微波發(fā)射和接 收單元17以及微處理器信號處理單元18 (微波發(fā)射和接收單元接口 73以及微處理器信號 處理單元接口 74)結(jié)合了接收數(shù)據(jù)緩沖電路、發(fā)射數(shù)據(jù)緩沖電路以及定時調(diào)整電路。由于 這一原因，在第二傳統(tǒng)示例的數(shù)據(jù)處理終端系統(tǒng)中，由于用于執(zhí)行定時調(diào)整過程的電路，發(fā) 射和接收(輸入和輸出)所生成的熱量大大增加。希望得到能夠?qū)崿F(xiàn)低發(fā)熱的數(shù)據(jù)處理終端系統(tǒng)。如果微波發(fā)射和接收單元17的形狀類似于卡，則用于散發(fā)由微波發(fā)射和接收單 元17生成的熱量的條件要比普通情況下更嚴(yán)格。因此，用于實(shí)現(xiàn)能夠完全散發(fā)微波發(fā)射和 接收單元17所生成的熱量的配置的制造成本增加。在第二傳統(tǒng)示例的數(shù)據(jù)處理終端系統(tǒng)中，為了執(zhí)行定時調(diào)整過程，微波發(fā)射和接 收單元17以及微處理器信號處理單元18 (微波發(fā)射和接收單元接口 73以及微處理器信號 處理單元接口 74)結(jié)合了接收數(shù)據(jù)緩沖電路、發(fā)射數(shù)據(jù)緩沖電路以及定時調(diào)整電路。由于 這一原因，在第二傳統(tǒng)示例的數(shù)據(jù)處理終端系統(tǒng)中，為了制造執(zhí)行定時調(diào)整過程的電路，制 造成本大大增加。希望得到能夠?qū)崿F(xiàn)低成本的數(shù)據(jù)處理終端系統(tǒng)。在第二傳統(tǒng)示例的數(shù)據(jù)處理終端系統(tǒng)中，存在這樣的可能定時調(diào)整過程導(dǎo)致傳 輸延遲以及吞吐量減小。當(dāng)微波發(fā)射和接收單元17 (微波發(fā)射和接收單元接口 73)與微處 理器信號處理單元18 (微處理器信號處理單元接口 74)之間的部分中信號容量增加時，這 一問題變得更為明顯。希望得到能夠防止吞吐量減小的數(shù)據(jù)處理終端系統(tǒng)。結(jié)合上述問題，在日本專利申請?jiān)缙诠_(JP-P2001-44882A)中公開了一種軟件 無線裝置。該軟件無線裝置被配置為具有一個和多個天線、天線控制單元、無線信號處理單 元、信號處理單元、以及外部接口單元。處理器分別結(jié)合到天線控制單元、無線信號處理單 元、以及外部接口單元中。另外，在上述各個單元和信號處理單元之間提供用于傳送控制數(shù) 據(jù)的信號接口。該軟件無線裝置的特征在于具有這樣的配置其中，上述每個單元基于信號 接口上的數(shù)據(jù)，使用所結(jié)合的處理器，以軟件來控制其自身操作。這里，天線執(zhí)行無線信號 的發(fā)射和接收。天線控制單元執(zhí)行天線發(fā)射和接收的切換、天線的方向性控制等。無線信 號處理單元在接收時接收來自上述天線控制單元的信號，并且執(zhí)行這樣的信號處理變頻 為IF頻率或基帶、波段限制、以及電平調(diào)整A/D轉(zhuǎn)換。無線信號處理單元在發(fā)射時，在對所 提供的信號執(zhí)行例如D/A變換波段限制之類的信號處理之后，將所提供的信號變頻為RF頻率，并且將該信號輸出到天線控制單元。信號處理單元在接收時接收由無線信號處理單元數(shù)字化的接收信號，并且執(zhí)行解調(diào)信號處理。信號處理單元在發(fā)射時具有這樣的功能對通 過外部接口單元所提供的信號執(zhí)行調(diào)制信號處理，并將處理后的信號輸出到無線信號處理 單元。信號處理單元還具有這樣的配置其中，其可以通過所結(jié)合的處理器來對上述過程進(jìn) 行控制，并且可以切換處理器操作所必需的軟件的至少一部分。外部接口單元在接收時輸 出由信號處理單元執(zhí)行了解調(diào)信號處理的信號，這樣獲得與外部接口的匹配。外部接口單 元在發(fā)射時向信號處理單元進(jìn)行輸出，這樣獲得與外部裝置的接口匹配。同樣，在日本專利申請?jiān)缙诠_(JP-P2000-92142A)中公開了一種數(shù)據(jù)傳輸系 統(tǒng)。該數(shù)據(jù)傳輸系統(tǒng)的特征在于具有發(fā)射單元，用于發(fā)射通過加入利用要被發(fā)射的主數(shù)據(jù) 的調(diào)制輸出的頻帶之外的子數(shù)據(jù)來調(diào)制的預(yù)定變頻數(shù)據(jù)所獲得的信號；以及接收單元，用 于從發(fā)射信號的接收輸出中提取上述變頻數(shù)據(jù)，基于所提取的變頻數(shù)據(jù)來控制在接收側(cè)作 為變頻參考的信號，并且解碼上述子數(shù)據(jù)。同樣，在日本專利申請?jiān)缙诠_(JP-P2001-151553A)中公開了一種信號傳輸裝 置。在信號傳輸裝置在發(fā)射側(cè)對IF信號執(zhí)行變頻并發(fā)射變頻后的IF信號。該信號傳輸裝 置在接收側(cè)對所接收到的信號執(zhí)行變頻以獲得IF信號。在發(fā)射側(cè)提供生成導(dǎo)頻信號的部 分以及將導(dǎo)頻信號加到IF信號的部分。在接收側(cè)提供提取上述導(dǎo)頻信號的部分以及對上 述導(dǎo)頻信號執(zhí)行變頻的部分。該信號傳輸裝置的特征在于通過使用由變頻所獲得的上述 導(dǎo)頻信號為本地信號，來執(zhí)行變頻，以獲得IF信號。同樣，在日本專利申請?jiān)缙诠_(JP-P2002-64845A)中公開了一種無線基站裝置 以及一種資源數(shù)據(jù)校驗(yàn)方法。該無線基站裝置的特征在于具有通信處理部分，其中硬件資 源的配置根據(jù)所設(shè)置的資源數(shù)據(jù)隨意可變；以及基站控制部分，用于以恒定時間間隔，利用 預(yù)先記錄的資源管理數(shù)據(jù)校驗(yàn)對通信處理部分所設(shè)置的硬件資源的資源數(shù)據(jù)，并且用于根 據(jù)校驗(yàn)結(jié)果改變通信部分的配置。

發(fā)明內(nèi)容
因此，本發(fā)明的目的是提供一種具有改進(jìn)的實(shí)用性的信息處理終端系統(tǒng)。本發(fā)明的另一目的是提供一種其中能夠?qū)崿F(xiàn)小型化的信息處理終端系統(tǒng)。本發(fā)明的另一目的是提供一種其中能夠?qū)崿F(xiàn)低功耗的信息處理終端系統(tǒng)。本發(fā)明的另一目的是提供一種其中能夠?qū)崿F(xiàn)低發(fā)熱的信息處理終端系統(tǒng)。本發(fā)明的另一目的是提供一種其中能夠?qū)崿F(xiàn)低成本的信息處理終端系統(tǒng)。本發(fā)明的另一目的是提供一種其中能夠防止吞吐量降低的信息處理終端系統(tǒng)。因?yàn)椋瑸榱诉_(dá)到上述目的，本發(fā)明的信息處理終端系統(tǒng)具有信息處理終端以及發(fā) 射和接收單元，可以向/從信息處理終端附上/拆除發(fā)射和接收單元。發(fā)射和接收單元具 有發(fā)射和接收處理部分、解調(diào)部分、調(diào)制部分、以及基帶處理部分。當(dāng)發(fā)射和接收單元被附 加到信息處理終端時，發(fā)射和接收處理部分向解調(diào)部分輸出來自網(wǎng)絡(luò)的接收調(diào)制波信號， 并且向網(wǎng)絡(luò)發(fā)送來自調(diào)制部分的發(fā)射調(diào)制波信號。解調(diào)部分將來自發(fā)射和接收處理部分的 接收調(diào)制波信號轉(zhuǎn)換為接收模擬基帶信號?；鶐幚聿糠謱⒔邮漳M基帶信號轉(zhuǎn)換為接收 數(shù)字信號以輸出到信息處理終端，并且將來自信息處理終端的發(fā)射數(shù)字信號轉(zhuǎn)換為發(fā)射模 擬基帶信號。調(diào)制部分將發(fā)射模擬基帶信號轉(zhuǎn)換為發(fā)射調(diào)制波信號。基帶處理部分和信息處理終端與一時鐘同步操作。接收數(shù)字信號包含接收數(shù)據(jù)。發(fā)射數(shù)字信號包含發(fā)射數(shù)據(jù)。在上述信息處理終端系統(tǒng)中，基帶處理部分將接收模擬基帶信號轉(zhuǎn)換為接收數(shù)字基帶信號作為接收數(shù)字信號，以輸出到信息處理終端；并且將來自信息處理終端的作為發(fā) 射數(shù)字信號的發(fā)射數(shù)字基帶信號轉(zhuǎn)換為發(fā)射模擬基帶信號。信息處理終端將來自基帶處理 部分的接收數(shù)字基帶信號轉(zhuǎn)換為接收數(shù)據(jù)，并且將發(fā)射數(shù)據(jù)轉(zhuǎn)換為發(fā)射數(shù)字基帶信號。在上述信息處理終端系統(tǒng)中，信息處理終端具有接口和控制單元，該控制單元被 配置為將通過接口從基帶處理部分提供的接收數(shù)字基帶信號轉(zhuǎn)換為接收數(shù)據(jù)，并且將發(fā)射 數(shù)據(jù)轉(zhuǎn)換為發(fā)射數(shù)字基帶信號以通過接口輸出到基帶處理部分。解調(diào)部分生成某一頻率的 接收符號時鐘并將其輸出到基帶處理部分、接口以及控制單元作為時鐘。在上述信息處理終端系統(tǒng)中，信息處理終端具有接口和控制單元，該控制單元被 配置為將通過接口從基帶處理部分提供的接收數(shù)字基帶信號轉(zhuǎn)換為接收數(shù)據(jù)，并且將發(fā)射 數(shù)據(jù)轉(zhuǎn)換為發(fā)射數(shù)字基帶信號以通過接口輸出到基帶處理部分。發(fā)射和接收單元還包括時 鐘發(fā)生器。解調(diào)部分生成某一頻率的接收符號時鐘并將其輸出到時鐘發(fā)生器。時鐘發(fā)生器 基于來自解調(diào)部分的接收符號時鐘，生成第二接收符號時鐘，以輸出到基帶處理部分、接口 以及控制單元作為時鐘。第二接收符號時鐘與接收符號時鐘同步，并且第二接收符號時鐘 的頻率不同于接收符號時鐘的頻率。在上述信息處理終端系統(tǒng)中，信息處理終端具有接口、控制單元和時鐘發(fā)生器，其 中該控制單元被配置為將通過接口從基帶處理部分提供的接收數(shù)字基帶信號轉(zhuǎn)換為接收 數(shù)據(jù)，并且將發(fā)射數(shù)據(jù)轉(zhuǎn)換為發(fā)射數(shù)字基帶信號以通過接口輸出到基帶處理部分。解調(diào)部 分生成某一頻率的接收符號時鐘并將其輸出到基帶處理部分、接口以及時鐘發(fā)生器作為時 鐘。時鐘發(fā)生器接收來自解調(diào)部分的接收符號時鐘作為第一時鐘，生成與第一時鐘同步的 第二時鐘并將第二時鐘輸出到控制單元作為時鐘。在沒有提供第一時鐘時，時鐘發(fā)生器通 過自振蕩生成第二時鐘以輸出到控制單元作為時鐘。在上述信息處理終端系統(tǒng)中，信息處理終端具有接口和控制單元，該控制單元被 配置為將通過接口從基帶處理部分提供的接收數(shù)字基帶信號轉(zhuǎn)換為接收數(shù)據(jù)，并且將發(fā)射 數(shù)據(jù)轉(zhuǎn)換為發(fā)射數(shù)字基帶信號以通過接口輸出到基帶處理部分。發(fā)射和接收單元還包括時 鐘發(fā)生器。發(fā)射和接收處理部分生成某一頻率的參考信號并將其輸出到時鐘發(fā)生器。時鐘 發(fā)生器基于來自發(fā)射和接收處理部分的參考信號，再現(xiàn)接收調(diào)制波信號的載波以輸出到解 調(diào)部分；并且生成接收符號時鐘并將其輸出到基帶處理部分、接口和控制單元作為時鐘。接 收符號時鐘與參考信號同步。解調(diào)部分、基帶處理部分、接口和控制單元與接收符號時鐘同 步操作。在上述信息處理終端系統(tǒng)中，信息處理終端具有接口和控制單元，該控制單元被 配置為將通過接口從基帶處理部分提供的接收數(shù)字基帶信號轉(zhuǎn)換為接收數(shù)據(jù)，并且將發(fā)射 數(shù)據(jù)轉(zhuǎn)換為發(fā)射數(shù)字基帶信號以通過接口輸出到基帶處理部分。發(fā)射和接收單元還包括時 鐘發(fā)生器。時鐘發(fā)生器通過自振蕩生成時鐘，并將其輸出到基帶處理部分、接口和控制單兀。在上述信息處理終端系統(tǒng)中，信息處理終端具有接口 ；控制單元，該控制單元被 配置為將通過接口從基帶處理部分提供的接收數(shù)字基帶信號轉(zhuǎn)換為接收數(shù)據(jù)；以及時鐘發(fā) 生器，該時鐘發(fā)生器被配置為將發(fā)射數(shù)據(jù)轉(zhuǎn)換為發(fā)射數(shù)字基帶信號。時鐘發(fā)生器通過自振蕩生成時鐘，以輸出到基帶處理部分、接口和控制單元。在上述信息處理終端系統(tǒng)中，基帶處理部分將接收模擬基帶信號轉(zhuǎn)換為接收數(shù)據(jù)作為接收數(shù)字信號，以輸出到信息處理終端；并且將來自信息處理終端的作為發(fā)射數(shù)字信 號的發(fā)射數(shù)據(jù)轉(zhuǎn)換為發(fā)射模擬基帶信號。在上述信息處理終端系統(tǒng)中，信息處理終端具有接口和控制單元，該控制單元被 配置為通過接口接收來自基帶處理部分的接收數(shù)據(jù)，并且將發(fā)射數(shù)據(jù)通過接口輸出到基帶 處理部分。解調(diào)部分生成某一頻率的接收符號時鐘并將其輸出到基帶處理部分、接口以及 控制單元作為時鐘。在上述信息處理終端系統(tǒng)中，信息處理終端具有接口和控制單元，該控制單元被 配置為通過接口接收來自基帶處理部分的接收數(shù)據(jù)，并且將發(fā)射數(shù)據(jù)通過接口輸出到基帶 處理部分。發(fā)射和接收單元還包括時鐘發(fā)生器。解調(diào)部分生成某一頻率的接收符號時鐘并 將其輸出到時鐘發(fā)生器。時鐘發(fā)生器基于來自解調(diào)部分的接收符號時鐘，生成第二接收符 號時鐘，以輸出到基帶處理部分、接口以及控制單元作為時鐘。第二接收符號時鐘與接收符 號時鐘同步，并且第二接收符號時鐘的頻率不同于接收符號時鐘的頻率。在上述信息處理終端系統(tǒng)中，信息處理終端具有接口、控制單元和時鐘發(fā)生器，其 中該控制單元被配置為通過接口接收來自基帶處理部分的接收數(shù)據(jù)，并且將發(fā)射數(shù)據(jù)通過 接口輸出到基帶處理部分。解調(diào)部分生成某一頻率的接收符號時鐘并將其輸出到基帶處理 部分、接口以及時鐘發(fā)生器作為時鐘。時鐘發(fā)生器接收來自解調(diào)部分的接收符號時鐘作為 第一時鐘，生成與第一時鐘同步的第二時鐘并將第二時鐘輸出到控制單元作為時鐘。在沒 有接收到第一時鐘時，時鐘發(fā)生器通過自振蕩生成第二時鐘以輸出到控制單元作為時鐘。在上述信息處理終端系統(tǒng)中，信息處理終端具有接口和控制單元，該控制單元被 配置為通過接口接收來自基帶處理部分的接收數(shù)據(jù)，并且將發(fā)射數(shù)據(jù)通過接口輸出到基帶 處理部分。發(fā)射和接收單元還包括時鐘發(fā)生器。發(fā)射和接收處理部分生成某一頻率的參考 信號并將其輸出到時鐘發(fā)生器。時鐘發(fā)生器基于來自發(fā)射和接收處理部分的參考信號，再 現(xiàn)接收調(diào)制波信號的載波以輸出到解調(diào)部分，并且生成接收符號時鐘并將其輸出到基帶處 理部分、接口和控制單元作為時鐘。接收符號時鐘與參考信號同步。解調(diào)部分、基帶處理部 分、接口和控制單元與接收符號時鐘同步操作。在上述信息處理終端系統(tǒng)中，信息處理終端具有接口和控制單元，該控制單元被 配置為通過接口接收來自基帶處理部分的接收數(shù)據(jù)，并且將發(fā)射數(shù)據(jù)通過接口輸出到基帶 處理部分。發(fā)射和接收單元還包括時鐘發(fā)生器。時鐘發(fā)生器通過自振蕩生成時鐘，以輸出 到述基帶處理部分、接口和控制單元。在上述信息處理終端系統(tǒng)中，信息處理終端具有接口和控制單元，該控制單元被 配置為通過接口接收來自基帶處理部分的接收數(shù)據(jù)，并且將發(fā)射數(shù)據(jù)通過接口輸出到基帶 處理部分。發(fā)射和接收單元還包括時鐘發(fā)生器。時鐘發(fā)生器通過自振蕩生成時鐘，以輸出 到基帶處理部分、接口和控制單元。為了達(dá)到上述目的，本發(fā)明的信息處理終端系統(tǒng)包括信息處理終端以及發(fā)射和接 收單元，可以向/從信息處理終端附上/拆除發(fā)射和接收單元。發(fā)射和接收單元包括發(fā)射 和接收處理部分、解調(diào)部分、調(diào)制部分、以及基帶處理部分。當(dāng)發(fā)射和接收單元被附加到信 息處理終端時，發(fā)射和接收處理部分向解調(diào)部分輸出來自網(wǎng)絡(luò)的接收調(diào)制波信號，并且向網(wǎng)絡(luò)發(fā)送來自調(diào)制部分的發(fā)射調(diào)制波信號。解調(diào)部分將來自發(fā)射和接收處理部分的接收調(diào) 制波信號轉(zhuǎn)換為接收模擬基帶信號?；鶐幚聿糠謱⒔邮漳M基帶信號轉(zhuǎn)換為接收數(shù)字信 號，并且將來自信息處理終端的發(fā)射數(shù)字基帶信號轉(zhuǎn)換為發(fā)射模擬基帶信號。調(diào)制部分將 發(fā)射模擬基帶信號轉(zhuǎn)換為發(fā)射調(diào)制波信號。信息處理終端將來自基帶處理部分的接收數(shù)字 基帶信號轉(zhuǎn)換為接收數(shù)據(jù)，并且將發(fā)射數(shù)據(jù)轉(zhuǎn)換為發(fā)射數(shù)字基帶信號。為了達(dá)到上述目的，本發(fā)明的信息處理終端的發(fā)射和接收方法是附加到可拆除的 發(fā)射和接收單元的信息處理終端的發(fā)射和接收方法。該發(fā)射和接收方法包括(a)在發(fā)射 和接收單元中，解調(diào)來自網(wǎng)絡(luò)的接收調(diào)制波信號以轉(zhuǎn)換為接收模擬基帶信號；(b)在發(fā)射 和接收單元中，與時鐘相同步地將接收模擬基帶信號轉(zhuǎn)換為包含接收數(shù)據(jù)的接收數(shù)字信 號；(c)在信息處理終端中，與時鐘相同步地接收接收數(shù)字信號；(d)在信息處理終端中，與 時鐘相同步地發(fā)送包含發(fā)射數(shù)據(jù)的發(fā)射數(shù)字信號；(e)在發(fā)射和接收單元中，與時鐘相同 步地將發(fā)射數(shù)字信號轉(zhuǎn)換為發(fā)射模擬基帶信號；(f)在發(fā)射和接收單元中，與時鐘相同步 地將發(fā)射模擬基帶信號轉(zhuǎn)換為發(fā)射調(diào)制波信號；以及(g)在發(fā)射和接收單元中，將轉(zhuǎn)換后 的發(fā)射調(diào)制波信號發(fā)送到網(wǎng)絡(luò)。在上述信息處理終端的發(fā)射和接收方法中，(b)步驟包括(bl)在發(fā)射和接收單元 中，將接收模擬基帶信號轉(zhuǎn)換為接收數(shù)字基帶信號作為接收數(shù)字信號。(c)步驟包括(Cl) 在信息處理終端中，將接收數(shù)字基帶信號轉(zhuǎn)換為接收數(shù)據(jù)。(d)步驟包括(dl)在信息處理 終端中，將發(fā)射數(shù)據(jù)轉(zhuǎn)換為發(fā)射數(shù)字基帶信號作為發(fā)射數(shù)字信號。(e)步驟包括(el)在發(fā) 射和接收單元中，將發(fā)射數(shù)字基帶信號轉(zhuǎn)換為發(fā)射模擬基帶信號。在上述信息處理終端的發(fā)射和接收方法中，(b)步驟包括(b2)在發(fā)射和接收單元 中，將接收模擬基帶信號轉(zhuǎn)換為接收數(shù)據(jù)作為接收數(shù)字信號。(c)步驟包括(c2)在信息處 理終端中，接收接收數(shù)據(jù)。(d)步驟包括(d2)在信息處理終端中，向發(fā)射和接收單元輸出發(fā) 射數(shù)據(jù)作為發(fā)射數(shù)字信號。(e)步驟包括(e2)在發(fā)射和接收單元中，將發(fā)射數(shù)據(jù)轉(zhuǎn)換為發(fā) 射模擬基帶信號。為了達(dá)到上述目的，本發(fā)明的信息處理終端的發(fā)射和接收方法是附加了可拆除的 發(fā)射和接收單元的信息處理終端的發(fā)射和接收方法。該信息處理終端的發(fā)射和接收方法 包括(h)在發(fā)射和接收單元中，解調(diào)來自網(wǎng)絡(luò)的接收調(diào)制波信號，以轉(zhuǎn)換為接收模擬基帶 信號；(i)在發(fā)射和接收單元中，將接收模擬基帶信號轉(zhuǎn)換為接收數(shù)字基帶信號；(j)在信 息處理終端中，將接收數(shù)字基帶信號轉(zhuǎn)換為接收數(shù)據(jù)；(k)在信息處理終端中，將發(fā)射數(shù)據(jù) 轉(zhuǎn)換為發(fā)射數(shù)字基帶信號；(1)在發(fā)射和接收單元中，將發(fā)射數(shù)字基帶信號轉(zhuǎn)換為發(fā)射模 擬基帶信號；(m)在發(fā)射和接收單元中，將發(fā)射模擬基帶信號轉(zhuǎn)換為發(fā)射調(diào)制波信號；以及 (η)在發(fā)射和接收單元中，將發(fā)射調(diào)制波信號發(fā)送到網(wǎng)絡(luò)。為了達(dá)到上述目的，本發(fā)明的發(fā)射和接收單元被用于由信息處理終端以及該發(fā)射和接收單元組成的信息處理終端系統(tǒng)，其中可以向/從信息處理終端附上/拆除發(fā)射和接 收單元。該發(fā)射和接收單元具有發(fā)射和接收處理部分、解調(diào)部分、調(diào)制部分、以及基帶處理 部分。當(dāng)發(fā)射和接收單元被附加到信息處理終端時，發(fā)射和接收處理部分向解調(diào)部分輸出 來自網(wǎng)絡(luò)的接收調(diào)制波信號，并且向網(wǎng)絡(luò)發(fā)送來自調(diào)制部分的發(fā)射調(diào)制波信號。解調(diào)部分 將來自發(fā)射和接收處理部分的接收調(diào)制波信號轉(zhuǎn)換為接收模擬基帶信號。基帶處理部分將 接收模擬基帶信號轉(zhuǎn)換為接收數(shù)字信號以輸出到信息處理終端，并且將來自信息處理終端的發(fā)射數(shù)字信號轉(zhuǎn)換為發(fā)射模擬基帶信號。調(diào)制部分將發(fā)射模擬基帶信號轉(zhuǎn)換為發(fā)射調(diào)制 波信號?；鶐幚聿糠趾托畔⑻幚斫K端與一時鐘同步操作。接收數(shù)字信號包含接收數(shù)據(jù)， 并且發(fā)射數(shù)字信號包含發(fā)射數(shù)據(jù)。在上述發(fā)射和接收單元中，基帶處理部分將接收模擬基帶信號轉(zhuǎn)換為接收數(shù)字基 帶信號作為接收數(shù)字信號，以輸出到信息處理終端；并且將來自信息處理終端的作為發(fā)射 數(shù)字信號的發(fā)射數(shù)字基帶信號轉(zhuǎn)換為發(fā)射模擬基帶信號。信息處理終端將來自基帶處理部 分的接收數(shù)字基帶信號轉(zhuǎn)換為接收數(shù)據(jù)，并且將發(fā)射數(shù)據(jù)轉(zhuǎn)換為發(fā)射數(shù)字基帶信號。在上述發(fā)射和接收單元中，基帶處理部分將接收模擬基帶信號轉(zhuǎn)換為接收數(shù)據(jù)作 為接收數(shù)字信號，以輸出到信息處理終端；并且將來自信息處理終端的作為發(fā)射數(shù)字信號 的發(fā)射數(shù)據(jù)轉(zhuǎn)換為發(fā)射模擬基帶信號。為了達(dá)到上述目的，本發(fā)明的信息處理終端被用于由信息處理終端以及發(fā)射和接 收單元組成的信息處理終端系統(tǒng)，其中可以向/從信息處理終端附上/拆除發(fā)射和接收單 元。該發(fā)射和接收單元具有發(fā)射和接收處理部分、解調(diào)部分、調(diào)制部分、以及基帶處理部分。 當(dāng)發(fā)射和接收單元被附加到信息處理終端時，發(fā)射和接收處理部分向解調(diào)部分輸出來自網(wǎng) 絡(luò)的接收調(diào)制波信號，并且向網(wǎng)絡(luò)發(fā)送來自調(diào)制部分的發(fā)射調(diào)制波信號。解調(diào)部分將來自 發(fā)射和接收處理部分的接收調(diào)制波信號轉(zhuǎn)換為接收模擬基帶信號?；鶐幚聿糠謱⒔邮漳?擬基帶信號轉(zhuǎn)換為接收數(shù)字信號以輸出到信息處理終端，并且將來自信息處理終端的發(fā)射 數(shù)字信號轉(zhuǎn)換為發(fā)射模擬基帶信號。調(diào)制部分將發(fā)射模擬基帶信號轉(zhuǎn)換為發(fā)射調(diào)制波信 號?；鶐幚聿糠趾托畔⑻幚斫K端與時鐘同步操作。接收數(shù)字信號包含接收數(shù)據(jù)，并且發(fā) 射數(shù)字信號包含發(fā)射數(shù)據(jù)。在上述信息處理終端中，基帶處理部分將接收模擬基帶信號轉(zhuǎn)換為接收數(shù)字基帶 信號作為接收數(shù)字信號，以輸出到信息處理終端；并且將來自信息處理終端的作為發(fā)射數(shù) 字信號的發(fā)射數(shù)字基帶信號轉(zhuǎn)換為發(fā)射模擬基帶信號。信息處理終端將來自基帶處理部分 的接收數(shù)字基帶信號轉(zhuǎn)換為接收數(shù)據(jù)，并且將發(fā)射數(shù)據(jù)轉(zhuǎn)換為發(fā)射數(shù)字基帶信號。在上述信息處理終端中，基帶處理部分將接收模擬基帶信號轉(zhuǎn)換為接收數(shù)據(jù)作為 接收數(shù)字信號，以輸出到信息處理終端；并且將來自信息處理終端的作為發(fā)射數(shù)字信號的 發(fā)射數(shù)據(jù)轉(zhuǎn)換為發(fā)射模擬基帶信號。為了達(dá)到上述目的，本發(fā)明的發(fā)射和接收單元被用于由信息處理終端以及該發(fā)射 和接收單元組成的信息處理終端系統(tǒng)，其中可以向/從信息處理終端附上/拆除發(fā)射和接 收單元。該發(fā)射和接收單元具有發(fā)射和接收處理部分、解調(diào)部分、調(diào)制部分、以及基帶處理 部分。當(dāng)發(fā)射和接收單元被附加到信息處理終端時，發(fā)射和接收處理部分向解調(diào)部分輸出 來自網(wǎng)絡(luò)的接收調(diào)制波信號，并且向網(wǎng)絡(luò)發(fā)送來自調(diào)制部分的發(fā)射調(diào)制波信號。解調(diào)部分 將來自發(fā)射和接收處理部分的接收調(diào)制波信號轉(zhuǎn)換為接收模擬基帶信號。基帶處理部分將 接收模擬基帶信號轉(zhuǎn)換為接收數(shù)字基帶信號，并且將來自信息處理終端的發(fā)射數(shù)字基帶信 號轉(zhuǎn)換為發(fā)射模擬基帶信號。調(diào)制部分將發(fā)射模擬基帶信號轉(zhuǎn)換為發(fā)射調(diào)制波信號。為了達(dá)到上述目的，本發(fā)明的信息處理終端被用于由信息處理終端以及發(fā)射和接收單元組成的信息處理終端系統(tǒng)，其中可以向/從信息處理終端附上/拆除發(fā)射和接收單 元。該發(fā)射和接收單元具有發(fā)射和接收處理部分、解調(diào)部分、調(diào)制部分、以及基帶處理部分。 當(dāng)發(fā)射和接收單元被附加到信息處理終端時，發(fā)射和接收處理部分向解調(diào)部分輸出來自網(wǎng)絡(luò)的接收調(diào)制波信號，并且向網(wǎng)絡(luò)發(fā)送來自調(diào)制部分的發(fā)射調(diào)制波信號。解調(diào)部分將來自發(fā)射和接收處理部分的接收調(diào)制波信號轉(zhuǎn)換為接收模擬基帶信號?；鶐幚聿糠謱⒔邮漳?擬基帶信號轉(zhuǎn)換為接收數(shù)字基帶信號，并且將來自信息處理終端的發(fā)射數(shù)字基帶信號轉(zhuǎn)換 為發(fā)射模擬基帶信號。調(diào)制部分將發(fā)射模擬基帶信號轉(zhuǎn)換為發(fā)射調(diào)制波信號。信息處理終 端將來自基帶處理部分的接收數(shù)字基帶信號轉(zhuǎn)換為接收數(shù)據(jù)，并且將發(fā)射數(shù)據(jù)轉(zhuǎn)換為發(fā)射 數(shù)字基帶信號。


圖1示出了第二傳統(tǒng)示例的信息處理終端系統(tǒng)的配置；圖2示出了根據(jù)本發(fā)明第一實(shí)施例的信息處理終端系統(tǒng)的配置；圖3示出了根據(jù)本發(fā)明第二實(shí)施例的信息處理終端系統(tǒng)的配置；圖4示出了根據(jù)本發(fā)明第三實(shí)施例的信息處理終端系統(tǒng)的配置；圖5示出了根據(jù)本發(fā)明第四實(shí)施例的信息處理終端系統(tǒng)的配置；圖6示出了根據(jù)本發(fā)明第五實(shí)施例的信息處理終端系統(tǒng)的配置；圖7示出了根據(jù)本發(fā)明第六實(shí)施例的信息處理終端系統(tǒng)的配置；圖8示出了根據(jù)本發(fā)明第七實(shí)施例的信息處理終端系統(tǒng)的配置；圖9示出了根據(jù)本發(fā)明第八實(shí)施例的信息處理終端系統(tǒng)的配置；圖10示出了根據(jù)本發(fā)明第一實(shí)施例的信息處理終端系統(tǒng)的修改；圖11示出了根據(jù)本發(fā)明第二實(shí)施例的信息處理終端系統(tǒng)的修改；圖12示出了根據(jù)本發(fā)明第三實(shí)施例的信息處理終端系統(tǒng)的修改；圖13示出了根據(jù)本發(fā)明第四實(shí)施例的信息處理終端系統(tǒng)的修改；圖14示出了根據(jù)本發(fā)明第五實(shí)施例的信息處理終端系統(tǒng)的修改；圖15示出了根據(jù)本發(fā)明第六實(shí)施例的信息處理終端系統(tǒng)的修改；圖16示出了根據(jù)本發(fā)明第七實(shí)施例的信息處理終端系統(tǒng)的修改；圖17示出了根據(jù)本發(fā)明第八實(shí)施例的信息處理終端系統(tǒng)的修改；圖18示出了其中根據(jù)第四實(shí)施例的信息處理終端系統(tǒng)應(yīng)用于根據(jù)第二實(shí)施例的 信息處理終端系統(tǒng)中的信息處理終端系統(tǒng)的配置；圖19示出了其中根據(jù)第五實(shí)施例的信息處理終端系統(tǒng)應(yīng)用于根據(jù)第二實(shí)施例的 信息處理終端系統(tǒng)中的信息處理終端系統(tǒng)的配置；圖20示出了其中根據(jù)第六實(shí)施例的信息處理終端系統(tǒng)應(yīng)用于根據(jù)第二實(shí)施例的 信息處理終端系統(tǒng)中的信息處理終端系統(tǒng)的配置；圖21示出了其中根據(jù)第七實(shí)施例的信息處理終端系統(tǒng)應(yīng)用于根據(jù)第二實(shí)施例的 信息處理終端系統(tǒng)中的信息處理終端系統(tǒng)的配置；圖22示出了其中根據(jù)第八實(shí)施例的信息處理終端系統(tǒng)應(yīng)用于根據(jù)第二實(shí)施例的 信息處理終端系統(tǒng)中的信息處理終端系統(tǒng)的配置；圖23示出了根據(jù)本發(fā)明第四實(shí)施例的信息處理終端系統(tǒng)的修改；圖24示出了根據(jù)本發(fā)明第五實(shí)施例的信息處理終端系統(tǒng)的修改；圖25示出了根據(jù)本發(fā)明第六實(shí)施例的信息處理終端系統(tǒng)的修改；圖26示出了根據(jù)本發(fā)明第七實(shí)施例的信息處理終端系統(tǒng)的修改；
圖27示出了根據(jù)本發(fā)明第八實(shí)施例的信息處理終端系統(tǒng)的修改；
具體實(shí)施例方式后文將參考附圖詳細(xì)描述根據(jù)本發(fā)明的數(shù)據(jù)處理終端系統(tǒng)。第一實(shí)施例圖2示出了使用微波波段正交幅度調(diào)制波的數(shù)據(jù)處理終端系統(tǒng)的配置，作為根據(jù) 本發(fā)明第一實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)。在第一實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中，實(shí)現(xiàn)了尺 寸、發(fā)熱以及成本的減小，并且改進(jìn)了實(shí)用性(便攜性、經(jīng)濟(jì)效率)。第一實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)具有連接到網(wǎng)絡(luò)的天線51、微波發(fā)射和接收單元 1、以及微處理器信號處理單元2。天線51與微波發(fā)射和接收單元1是發(fā)射和接收裝置(通 信裝置)。微處理器信號處理單元2是數(shù)據(jù)處理終端。PDA(個人數(shù)字助理)和便攜式計(jì)算 機(jī)是該數(shù)據(jù)處理終端的示例。微波發(fā)射和接收單元1在接收時解調(diào)通過天線51作為調(diào)制波接收到的接收高頻 信號(接收RF信號)，為接收數(shù)字基帶信號(接收數(shù)字BB信號)，并且將轉(zhuǎn)換后的接收數(shù) 字基帶信號輸出到微處理器信號處理單元2。微波發(fā)射和接收單元1在發(fā)射時將來自微處 理器信號處理單元2的發(fā)射數(shù)字基帶信號(發(fā)射數(shù)字BB信號)轉(zhuǎn)換為發(fā)射高頻信號(發(fā) 射RF信號)作為調(diào)制波，并且通過天線51發(fā)射轉(zhuǎn)換后的發(fā)射射頻信號。微波發(fā)射和接收單元1具有高頻處理單元21、以及調(diào)制和解調(diào)處理單元81。高頻 處理單元21與第二傳統(tǒng)示例中的高頻處理單元21相同(見圖1)。高頻處理單元21在接收時將通過天線51接收到的接收RF信號轉(zhuǎn)換為接收中頻 信號(接收IF信號)；并且將轉(zhuǎn)換后的接收IF信號輸出到調(diào)制和解調(diào)處理單元81。高頻 處理單元21在發(fā)射時將來自調(diào)整和解調(diào)處理單元81的發(fā)射IF信號轉(zhuǎn)換為發(fā)射RF信號， 并且將轉(zhuǎn)換后的發(fā)射RF信號通過天線51輸出。調(diào)制和解調(diào)處理單元81在接收時將來自高頻處理單元21的作為接收調(diào)制波信號 的接收IF信號轉(zhuǎn)換為接收數(shù)字BB信號，并且將轉(zhuǎn)換后的接收數(shù)字BB信號輸出到微處理器 信號處理單元2。調(diào)制和解調(diào)處理單元81在發(fā)射時將來自微處理器信號處理單元2的發(fā)射 數(shù)字BB信號轉(zhuǎn)換為發(fā)射IF信號作為發(fā)射調(diào)制波信號，并且將轉(zhuǎn)換后的發(fā)射IF信號輸出到 高頻處理單元21。高頻處理單元21具有雙工器(DUP)52、低噪聲放大器(LNA) 53、帶通濾波器 (BPF) 54,56,60和62、變頻器(CONV) 55和61、本地振蕩器(OSC) 57和58、以及功率放大器 (PA)59。雙工器(DUP) 52具有接收信號帶通濾波器(未示出)和發(fā)射信號帶通濾波器(未 示出)。調(diào)制和解調(diào)處理單元81具有解調(diào)器(DEM) 22、調(diào)制器(MOD) 23、以及基帶處理單 元?；鶐幚韱卧哂心?shù)(A/D)轉(zhuǎn)換器24-1和24-2、數(shù)模(D/A)轉(zhuǎn)換器25_1和25_2、 時鐘發(fā)生器(CLOCK GEN) 27、以及微波發(fā)射和接收單元接口(I/F)28。解調(diào)器(DEM) 22具有載波再現(xiàn)電路(未示出)和接收符號時鐘再現(xiàn)電路(未示 出)。微波發(fā)射和接收單元接口(I/F) 28具有接收數(shù)據(jù)緩沖電路(未示出)、發(fā)射數(shù)據(jù)緩沖電路(未示出)、轉(zhuǎn)換電路(未示出)、以及定時調(diào)整電路(未示出)。微處理器信號處理單元2具有時鐘發(fā)生器(CLOCK GEN) 30、微處理器信號處理單 元接口(I/F) 29、以及作為CPU(中央處理單元)的微處理器信號處理電路26。時鐘發(fā)生器30生成參考時鐘，并且將所生成的參考時鐘輸出到微處理器信號處 理單元接口 29和微處理器信號處理電路(CPU) 26。微處理器信號處理單元接口 29生成與參考時鐘同步的總線時鐘信號，并且與參 考時鐘同步地將所生成的總線時鐘信號輸出到微波發(fā)射和接收單元接口 28。微處理器信號 處理單元接口 29具有接收數(shù)據(jù)緩沖電路(未示出)、發(fā)射數(shù)據(jù)緩沖電路(未示出)、轉(zhuǎn)換電 路(未示出)、以及定時調(diào)整電路(未示出)。微處理器信號處理電路(CPU) 26具有微處理器(未示出)、存儲器(未示出)、輸 入和輸出單元(未示出)等。在存儲器中存儲了多個程序(未示出)。第一實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)具有這樣的配置其中，能夠向/從微處理器信 號處理單元2中附上/拆除微波發(fā)射和接收單元1。即使在微波發(fā)射和接收單元1與微處 理器信號處理單元2分離時，微處理器信號處理電路(CPU) 26也能與來自時鐘發(fā)生器30的 參考時鐘相同步地執(zhí)行存儲器中存儲的多個程序中的通用程序(例如，電子表格處理程序 和字處理)(未示出)。這樣，微處理器信號處理電路(CPU) 26不用使用微波發(fā)射和接收功 能就能執(zhí)行通用數(shù)據(jù)處理(其中，只使用數(shù)據(jù)處理終端的功能)。換言之，用戶可以使用第 一實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)作為只具有微處理器信號處理單元2的功能的數(shù)據(jù)處理終 端。首先，將描述高頻處理單元21。在雙工器(DUP)52的接收信號帶通濾波器中，設(shè)置接收RF信號的頻帶。接收信號 帶通濾波器只提取通過天線51接收到的接收RF信號，并且將所提取的接收RF信號輸出到 低噪聲放大器(LNA)53。在正交幅度調(diào)制信號(QAM調(diào)制信號)的情形中，接收RF信號是具 有載波頻率的信號，其是如此生成的利用同相載波和相位與該同相載波偏離90度的正交 載波，對具有符號頻率(接收符號頻率)的接收數(shù)字BB信號進(jìn)行正交調(diào)制。在雙工器(DUP)52的發(fā)射信號帶通濾波器中設(shè)置發(fā)射RF信號的頻帶。發(fā)射信號 帶通濾波器只提取來自功率放大器(PA)59的發(fā)射RF信號，并且將所提取的發(fā)射RF信號通 過天線51發(fā)送到網(wǎng)絡(luò)。低噪聲放大器(LNA)53將來自雙工器(DUP)52的接收RF信號放大到足以讓解調(diào) 器(DEM) 22執(zhí)行信號處理的電平，并且將放大的接收RF信號通過帶通濾波器(BPF)54輸出 到變頻器(C0NV)55。從來自低噪聲放大器(LNA)53的接收RF信號中去除除了帶通濾波器 (BPF) 54中所設(shè)置的載波頻帶之外的不期望的頻率分量。本地振蕩器(0SC) 57生成本地振蕩信號。變頻器(C0NV) 55將其中去除了不期望的頻率分量的接收RF信號與由本地振蕩 器(0SC)57生成的本地振蕩信號混合，以將混合后的信號轉(zhuǎn)換為接收IF信號，并將轉(zhuǎn)換后 的接收IF信號通過帶通濾波器(BPF)56輸出到調(diào)制和解調(diào)處理單元81。針對來自變頻器 (C0NV)55的接收IF信號，來選擇帶通濾波器(BPF)56中所設(shè)置的載波頻帶。來自調(diào)制和解調(diào)處理單元81的發(fā)射IF信號通過帶通濾波器(BPF)62輸出到變頻 器(C0NV)61。針對所輸出的發(fā)射IF信號來選擇帶通濾波器(BPF)62中設(shè)置的載波頻帶。
本地振蕩器(0SC) 58生成本地振蕩信號。變頻器(C0NV)61將來自帶通濾波器(BPF)62的發(fā)射IF信號與本地振蕩器 (0SC)58生成的本地振蕩信號混合，以將混合后的信號轉(zhuǎn)換為發(fā)射RF信號，并且將轉(zhuǎn)換 后的發(fā)射RF信號通過帶通濾波器(BPF)60輸出到功率放大器(PA)59。從來自變頻器 (C0NV)61的發(fā)射RF信號中去除除了帶通濾波器(BPF)60中所設(shè)置的載波頻帶之外的其他 不期望的頻率分量。功率放大器(PA) 59將發(fā)射RF信號放大到將發(fā)射RF信號發(fā)射出去所必需的功率 水平，并且將放大后的發(fā)射RF信號輸出到雙工器(DUP)52。接著，將描述調(diào)制和解調(diào)處理單元81。解調(diào)器(DEM) 22將來自帶通濾波器(BPF) 56的接收IF信號轉(zhuǎn)換為接收模擬基帶 信號。在QAM調(diào)制信號的情形中，解調(diào)器(DEM) 22再現(xiàn)接收IF信號的載波，并且執(zhí)行相干 檢測。也就是說，解調(diào)器(DEM) 22的載波再現(xiàn)電路從接收IF信號再現(xiàn)同相載波和正交載 波。通過使用所生成(再現(xiàn))的同相載波和正交載波，解調(diào)器(DEM)22對QAM調(diào)制波(同 相載波和正交載波)執(zhí)行相干檢測，以將經(jīng)歷過相干檢測的QAM調(diào)制波轉(zhuǎn)換為接收模擬BB 信號，即，模擬同相分量信號(模擬I信號)和模擬正交分量信號(模擬Q信號)。解調(diào)器 (DEM) 22然后將轉(zhuǎn)換后的接收模擬BB信號輸出到A/D轉(zhuǎn)換器24_1和24_2。解調(diào)器(DEM)22的接收符號時鐘再現(xiàn)電路生成(再現(xiàn))接收符號時鐘，該時鐘的 頻率是疊加在接收模擬BB信號上的接收符號的頻率的n倍(n是整數(shù))，并且將所生成(再 現(xiàn))的接收符號時鐘輸出到A/D轉(zhuǎn)換器24-1和24-2、以及微波發(fā)射和接收單元接口 28。A/D轉(zhuǎn)換器24-1和24-2以與接收符號時鐘同步的采樣時鐘，對來自解調(diào)器 (DEM) 22的模擬I信號和模擬Q信號執(zhí)行采樣。A/D轉(zhuǎn)換器24_1和24_2然后生成(轉(zhuǎn)換 為)與采樣時模擬I信號和模擬Q信號所表現(xiàn)出的載波幅度相對應(yīng)的數(shù)字同相分量信號 (數(shù)字I信號)和數(shù)字正交分量信號(數(shù)字Q信號)作為接收數(shù)字基帶信號(接收數(shù)字BB 信號)，并且將所生成(轉(zhuǎn)換)的數(shù)字I信號和數(shù)字Q信號輸出到微波發(fā)射和接收單元接口 28。當(dāng)接收符號頻率是10MHz并且接收符號時鐘的頻率是接收符號頻率的4倍時(n =4，四倍過采樣)，采樣時鐘是40MHz。當(dāng)A/D轉(zhuǎn)換器24_1和24_2滿量程是8位時，假設(shè) 存在數(shù)字I信號和數(shù)字Q信號兩個通道，接收數(shù)字BB信號(數(shù)字I信號和數(shù)字Q信號)的 帶寬是每秒80M字節(jié)。時鐘發(fā)生器27具有生成發(fā)射符號頻率的發(fā)射符號時鐘，并且將所生成的發(fā)射符 號時鐘輸出到D/A轉(zhuǎn)換器25-1和25-2、以及微波發(fā)射和接收單元接口 28。微波發(fā)射和接收單元接口 28的轉(zhuǎn)換電路對接收數(shù)字BB信號(數(shù)字I信號和數(shù)字 Q信號)和發(fā)射數(shù)字BB信號(數(shù)字I信號和數(shù)字Q信號)執(zhí)行信號電平轉(zhuǎn)換過程和并行位 轉(zhuǎn)換過程。信號電平轉(zhuǎn)換過程用于轉(zhuǎn)換每個輸入和輸出的電流、電壓等的數(shù)值。并行位轉(zhuǎn) 換過程用于在輸入和輸出的數(shù)據(jù)位寬不同時考慮到傳輸效率而對數(shù)據(jù)進(jìn)行混合和分離。例 如，當(dāng)接收數(shù)字BB信號以兩個8位為單位提供給微波發(fā)射和接收單元接口 28時，即每個接 收符號時鐘16位，如果微波發(fā)射和接收單元接口 28與微處理器信號處理單元接口 29之間 的數(shù)據(jù)位寬是32位，則通過將兩個接收符號時鐘內(nèi)的接收數(shù)字BB信號混合，就只需要一次傳輸。微波發(fā)射和接收單元接口 28的轉(zhuǎn)換電路在接收時與來自解調(diào)器(DEM)22的接收 符號時鐘相同步地對來自A/D轉(zhuǎn)換器24-1和24-2的接收數(shù)字BB信號(數(shù)字I信號和數(shù) 字Q信號)執(zhí)行并行位轉(zhuǎn)換過程，并且與接收符號時鐘同步地將處理過的接收數(shù)字BB數(shù)字 信號存儲在接收數(shù)據(jù)緩沖電路中。轉(zhuǎn)換電路對存儲在接收數(shù)據(jù)緩沖電路中的接收數(shù)字BB 信號(數(shù)字I信號和數(shù)字Q信號)執(zhí)行信號電平轉(zhuǎn)換處理。微波發(fā)射和接收單元接口 28 的輸入和輸出是異步的。由于這一原因，定時調(diào)整電路執(zhí)行定時調(diào)整過程，用于調(diào)整在接收 數(shù)據(jù)緩沖電路中所存儲的接收數(shù)字BB信號(數(shù)字I信號和數(shù)字Q信號)被輸出到微處理 器信號處理單元2時的定時。微波發(fā)射和接收單元接口 28與來自微處理器信號處理單元 2的總線時鐘相同步，并且將接收數(shù)字BB信號(數(shù)字I信號和數(shù)字Q信號)輸出到微處理 器信號處理單元2。與接收符號時鐘相同步，接收數(shù)字BB信號被周期性地提供給微波發(fā)射和接收單 元接口 28，并且與接收符號時鐘同步地存儲在接收數(shù)據(jù)緩沖電路中。因?yàn)閿?shù)據(jù)緩沖電路具 有有限容量，所以當(dāng)溢出發(fā)生時存在數(shù)據(jù)丟失的問題。為了防止這種情況，在定時調(diào)整過程 時，微處理器信號處理單元2的微處理器信號處理電路(CPU) 26在預(yù)定定時處監(jiān)視微波發(fā) 射和接收單元接口 28的接收數(shù)據(jù)緩沖電路中存儲的數(shù)據(jù)(表示接收數(shù)字BB信號的數(shù)據(jù)) 量。在出現(xiàn)溢出之前，微處理器信號處理單元2的微處理器信號處理電路(CPU) 26指示存 儲的數(shù)據(jù)(表示接收數(shù)字BB信號的數(shù)據(jù))通過微處理器信號處理單元接口 29輸出到微處 理器信號處理電路(CPU) 26。溢出檢測電路(未示出)和中斷電路(未示出)還可以被結(jié)合在微波發(fā)射和接收 單元接口 28的接收數(shù)據(jù)緩沖電路中。這種情形中，在定時調(diào)整過程中，溢出檢測電路監(jiān)視 接收數(shù)據(jù)緩沖電路中存儲的數(shù)據(jù)(接收數(shù)字BB信號)量。當(dāng)該數(shù)量可能超過參考水平以 致發(fā)生溢出時，溢出檢測電路從中斷電路通過微處理器信號處理單元接口 29向微處理器 信號處理電路(CPU) 26輸出中斷信號，以提示讀出接收數(shù)據(jù)緩沖電路中存儲的數(shù)據(jù)(表示 接收數(shù)字BB信號的數(shù)據(jù))。微波發(fā)射和接收單元接口 28的轉(zhuǎn)換電路在發(fā)射時與來自微處理器信號處理單元 2的總線時鐘相同步地對來自微處理器信號處理單元2的作為發(fā)射數(shù)字BB信號的數(shù)字I信 號和數(shù)字Q信號執(zhí)行并行位轉(zhuǎn)換過程，并且與總線時鐘相同步地將處理過的數(shù)字I信號和 數(shù)字Q信號存儲在發(fā)射數(shù)據(jù)緩沖電路中。轉(zhuǎn)換電路對發(fā)射數(shù)據(jù)緩沖電路中存儲的發(fā)射數(shù)字 BB信號(數(shù)字I信號和數(shù)字Q信號)執(zhí)行信號電平轉(zhuǎn)換過程。微波發(fā)射和接收單元接口 28的輸入和輸出是異步的。由于這一原因，定時調(diào)整電路執(zhí)行定時調(diào)整過程，以調(diào)整在發(fā)射 數(shù)據(jù)緩沖電路中所存儲的發(fā)射數(shù)字BB信號(數(shù)字I信號和數(shù)字Q信號)被輸出到D/A轉(zhuǎn) 換器25-1和25-2時的定時。微波發(fā)射和接收單元接口 28與來自時鐘發(fā)生器27的發(fā)射符 號時鐘相同步地將發(fā)射數(shù)字BB信號(數(shù)字I信號和數(shù)字Q信號)輸出到D/A轉(zhuǎn)換器25-1 和 25-2。發(fā)射數(shù)字BB信號(數(shù)字I信號和數(shù)字Q信號)被存儲在微波發(fā)射和接收單元接 口 28的發(fā)射數(shù)據(jù)緩沖電路中，并且與發(fā)射符號時鐘相同步地被周期性輸出。如果發(fā)射數(shù)據(jù) 緩沖電路中存儲的數(shù)據(jù)(表示發(fā)射數(shù)字BB信號的數(shù)據(jù))變?yōu)榭?，則不能執(zhí)行數(shù)據(jù)輸出。為 了防止這種情況，在定時調(diào)整過程中，微處理器信號處理電路(CPU) 26在預(yù)定定時處監(jiān)視微波發(fā)射和接收單元接口 28的發(fā)射數(shù)據(jù)緩沖電路中存儲的數(shù)據(jù)(表示發(fā)射數(shù)字BB信號的數(shù)據(jù))量，并且在發(fā)射數(shù)據(jù)緩沖電路中存儲的數(shù)據(jù)變空之前對發(fā)射數(shù)據(jù)緩沖電路進(jìn)行寫入 或輸出數(shù)據(jù)(表示發(fā)射數(shù)字BB信號的數(shù)據(jù))。數(shù)據(jù)缺乏檢測電路(未示出)和中斷電路(未示出)還可以被結(jié)合在微波發(fā)射和 接收單元接口 28的發(fā)射數(shù)據(jù)緩沖電路中。這種情形中，在定時調(diào)整過程中，數(shù)據(jù)缺乏檢測 電路監(jiān)視發(fā)射數(shù)據(jù)緩沖電路中存儲的數(shù)據(jù)(發(fā)射數(shù)字BB信號)量。當(dāng)這一數(shù)量可能減小 到低于參考水平以至于變空時，數(shù)據(jù)缺乏檢測電路從中斷電路通過微處理器信號處理單元 接口 29向微處理器信號處理電路(CPU) 26輸出中斷信號，以提示寫入數(shù)據(jù)(向發(fā)射數(shù)據(jù)緩 沖電路輸出數(shù)據(jù))。D/A轉(zhuǎn)換器25-1和25_2與來自時鐘發(fā)生器27的發(fā)射符號時鐘相同步地將數(shù)字I 信號和數(shù)字Q信號轉(zhuǎn)換為模擬I信號和模擬Q信號作為發(fā)射模擬基帶信號(發(fā)射模擬BB 信號)，這兩個信號示出了載波的幅度，并且將轉(zhuǎn)換得到的模擬I信號和模擬Q信號輸出到 調(diào)制器(MOD) 23。當(dāng)D/A轉(zhuǎn)換器25-1和25_2的滿量程是8位且發(fā)射符號時鐘是IOMHz時，以每秒 20M字節(jié)的信號帶寬來從微波發(fā)射和接收單元接口 28向D/A轉(zhuǎn)換器25-1和25-2輸出數(shù)字 I信號和數(shù)字Q信號，并且它們被轉(zhuǎn)換為發(fā)射模擬BB信號。調(diào)制器(MOD 23)利用同相載波和正交載波，對作為發(fā)射模擬基帶信號(發(fā)射模擬 BB信號)的模擬I信號和模擬Q信號執(zhí)行正交調(diào)制，以生成發(fā)射中頻信號(發(fā)射IF信號)， 并且將所生成的發(fā)射IF信號通過帶通濾波器(BPF)62輸出到變頻器(C0NV)61。接著，將描述微處理器信號處理單元2。微處理器信號處理單元接口 29中的接收數(shù)據(jù)緩沖電路、發(fā)射數(shù)據(jù)緩沖電路、轉(zhuǎn)換 電路、以及定時調(diào)整電路的功能與微波發(fā)射和接收單元接口 28中的接收數(shù)據(jù)緩沖電路、發(fā) 射數(shù)據(jù)緩沖電路、轉(zhuǎn)換電路、以及定時調(diào)整電路的功能相同。微處理器信號處理單元接口 29的轉(zhuǎn)換電路在接收時與來自時鐘發(fā)生器30的參考 時鐘相同步地對來自微波發(fā)射和接收單元1(的微波發(fā)射和接收單元接口 28)的接收數(shù)字 BB信號(數(shù)字I信號和數(shù)字Q信號)執(zhí)行并行位轉(zhuǎn)換過程，并且與參考時鐘相同步地將處 理過的接收數(shù)字BB數(shù)字信號存儲在接收數(shù)據(jù)緩沖電路中。轉(zhuǎn)換電路對接收數(shù)據(jù)緩沖電路 中存儲的接收數(shù)字BB信號(數(shù)字I信號和數(shù)字Q信號)執(zhí)行信號電平轉(zhuǎn)換過程。定時調(diào) 整電路執(zhí)定時調(diào)整過程，以調(diào)整在接收數(shù)據(jù)緩沖電路中所存儲的接收數(shù)字BB信號(數(shù)字I 信號和數(shù)字Q信號)被輸出到微處理器信號處理電路(CPU) 26時的定時。微處理器信號處 理單元接口 29與來自時鐘發(fā)生器30的參考時鐘相同步地將接收數(shù)字BB信號(數(shù)字I信 號和數(shù)字Q信號)輸出到微處理器信號處理電路(CPU) 26。微處理器信號處理單元接口 29的轉(zhuǎn)換電路在發(fā)射時與來自時鐘發(fā)生器30的參考 時鐘相同步地對來自微處理器信號處理電路(CPU) 26的發(fā)射數(shù)字BB信號(數(shù)字I信號和數(shù) 字Q信號)執(zhí)行并行位轉(zhuǎn)換過程，并且與參考時鐘相同步地將處理過的發(fā)射數(shù)字BB信號存 儲在發(fā)射數(shù)據(jù)緩沖電路中。轉(zhuǎn)換電路對發(fā)射數(shù)據(jù)緩沖電路中存儲的發(fā)射數(shù)字BB信號(數(shù) 字I信號和數(shù)字Q信號)執(zhí)行信號電平轉(zhuǎn)換過程。定時調(diào)整電路執(zhí)行定時調(diào)整過程，以調(diào) 整在發(fā)射數(shù)據(jù)緩沖電路中所存儲的發(fā)射數(shù)字BB信號(數(shù)字I信號和數(shù)字Q信號)被輸出 到微波發(fā)射和接收單元1(的微波發(fā)射和接收單元接口 28)時的定時。微處理器信號處理單元接口 29與來自時鐘發(fā)生器30的參考時鐘相同步地將發(fā)射數(shù)字BB信號(數(shù)字I信號 和數(shù)字Q信號)輸出到微波發(fā)射和接收單元接口 28。微處理器信號處理電路(CPU) 26執(zhí)行存儲器中存儲的多個程序中的通信處理程 序(未示出)。通信處理程序具有用于執(zhí)行糾錯過程的軟件算法；加入用于糾錯的冗余 數(shù)據(jù)的過程；編碼和解碼的過程；在射頻區(qū)域加入信號標(biāo)識數(shù)據(jù)的過程(標(biāo)識數(shù)據(jù)添加過 程)；在射頻區(qū)域去除信號標(biāo)識數(shù)據(jù)的過程(標(biāo)識數(shù)據(jù)去除過程)；傅立葉變換；反傅立葉 變換；以及數(shù)字波形整形處理。微處理器信號處理電路(CPU) 26在接收時基于通信處理程序，與來自時鐘發(fā)生器 30的參考時鐘相同步地對來自微處理器信號處理單元接口 29的接收數(shù)字BB信號(數(shù)字I 信號和數(shù)字Q信號)執(zhí)行糾錯過程、解碼過程、標(biāo)識數(shù)據(jù)去除過程、傅立葉變換、以及數(shù)字波 形整形處理，以生成接收數(shù)據(jù)。微處理器信號處理電路(CPU) 26還根據(jù)應(yīng)用程序(例如，電 子郵件處理程序)對接收數(shù)據(jù)進(jìn)行處理。微處理器信號處理電路(CPU) 26在發(fā)射時基于應(yīng)用程序(例如，電子郵件處理程 序)生成發(fā)射數(shù)據(jù)。微處理器信號處理電路(CPU) 26基于通信處理程序，與來自時鐘發(fā)生 器30的參考時鐘相同步地對發(fā)射數(shù)據(jù)執(zhí)行用于糾錯的冗余數(shù)據(jù)添加過程、編碼過程、標(biāo)識 數(shù)據(jù)添加過程、反傅立葉變換、以及數(shù)字波形整形處理，以生成發(fā)射數(shù)字BB信號(數(shù)字I信 號和數(shù)字Q信號)，并且與參考時鐘相同步地將所生成的發(fā)射數(shù)字BB信號輸出到微處理器 信號處理單元接口 29。近年來的微處理器結(jié)合了數(shù)字信號處理器。通過數(shù)字信號處理器，可以以比第二 傳統(tǒng)示例中的微處理器更高的速度來執(zhí)行操作。除了具有上述功能的微處理器之外，數(shù)字 信號處理器可以被安裝在微處理器信號處理電路(CPU) 26中。微處理器信號處理電路(CPU) 26對接收數(shù)字BB信號執(zhí)行糾錯過程和解碼過程的 功能等同于傳統(tǒng)數(shù)據(jù)處理終端系統(tǒng)的解碼器(DEC)71的功能。這被稱作DEC功能。利用 DEC功能，可以通過(通過監(jiān)視數(shù)據(jù))監(jiān)視糾錯數(shù)量來獲取射頻區(qū)域中的條件數(shù)據(jù)。通過使 用該數(shù)據(jù)，還可以將目的地側(cè)的發(fā)射功率控制為最優(yōu)值，并且在多種糾錯方法和多種編碼 方法中自動選擇最優(yōu)糾錯方法和最優(yōu)編碼方法。在傳統(tǒng)的數(shù)據(jù)處理終端系統(tǒng)中，DEC功能(解碼器(DEC)71)被提供給微波發(fā)射和 接收單元1。因此，需要一種用于從微波發(fā)射和接收單元1向微處理器信號處理單元18中 的微處理器信號處理電路(CPU) 75發(fā)送上述監(jiān)視數(shù)據(jù)的機(jī)制(傳送機(jī)制)。在第一實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中，因?yàn)樵谖⑻幚砥餍盘柼幚韱卧?中微處理 器信號處理電路(CPU) 26具有DEC功能，所以上述傳送機(jī)制不是必需的。這樣，通過僅執(zhí)行 通信處理程序(軟件算法)，微處理器信號處理電路(CPU) 26就能夠從監(jiān)視數(shù)據(jù)中獲取射頻 區(qū)域中的條件數(shù)據(jù)，并且發(fā)出切換到最優(yōu)通信方法的指令。因此，在第一實(shí)施例的數(shù)據(jù)處理 終端系統(tǒng)中，可以以比傳統(tǒng)數(shù)據(jù)處理終端系統(tǒng)更高的速度來執(zhí)行從DEC功能的反饋過程。微處理器信號處理電路(CPU) 26對發(fā)射數(shù)據(jù)執(zhí)行用于糾錯的冗余數(shù)據(jù)添加過程 以及編碼過程的功能等同于傳統(tǒng)數(shù)據(jù)處理終端系統(tǒng)的編碼器(ENC) 72的功能。CPU必須控 制ENC功能，從而基于射頻區(qū)域中的條件來選擇最優(yōu)糾錯方法和最優(yōu)編碼方法。在傳統(tǒng)數(shù)據(jù)處理終端系統(tǒng)中，ENC功能(編碼器(ENC)72)被提供給微波發(fā)射和 接收單元1。因此，需要一種用于從微處理器信號處理單元18中的微處理器信號處理電路(CPU) 75向編碼器(ENC) 72發(fā)送控制數(shù)據(jù)的機(jī)制(傳輸機(jī)制)?？刂茢?shù)據(jù)控制ENC功能，從 而執(zhí)行最優(yōu)糾錯方法和最優(yōu)編碼方法。在第一實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中，因?yàn)樵谖⑻幚砥餍盘柼幚韱卧?中微處理 器信號處理電路(CPU) 26具有ENC功能，所以上述傳送機(jī)制不是必需的。這樣，通過僅執(zhí)行 通信處理程序(軟件算法)，微處理器信號處理電路(CPU) 26就能夠根據(jù)最優(yōu)糾錯算法和最 優(yōu)編碼算法對發(fā)射數(shù)據(jù)執(zhí)行用于糾錯的冗余數(shù)據(jù)添加過程以及編碼過程。由此，在第一實(shí) 施例的數(shù)據(jù)處理終端系統(tǒng)中，可以以比傳統(tǒng)數(shù)據(jù)處理終端系統(tǒng)更高的速度來執(zhí)行ENC功能 的控制。接著，將描述在第一實(shí)施例中的數(shù)據(jù)處理終端系統(tǒng)在接收信號時的操作。由天線51接收到的接收RF信號被雙工器(DUP) 52輸出到低噪聲放大器(LNA)53。 接收RF信號被低噪聲放大器(LNA) 53放大，然后由帶通濾波器(BPF) 54去除載波頻帶之外 的不期望的頻率分量。變頻器(CONV) 55將去除了不期望的頻率分量的接收RF信號與由本地振 蕩器 (OSC) 57生成的本地振蕩信號混合，并且被轉(zhuǎn)換為接收IF信號。帶通濾波器(BPF) 56為接 收IF信號選擇載波頻帶，接收IF信號又被輸出到解調(diào)器(DEM) 22。解調(diào)器(DEM) 22將來自帶通濾波器(BPF) 56的接收IF信號轉(zhuǎn)換為作為接收模擬 BB信號的模擬I信號和模擬Q信號，并且轉(zhuǎn)換后的模擬I信號和模擬Q信號被輸出到A/D 轉(zhuǎn)換器24-1和24-2。解調(diào)器(DEM) 22的接收符號時鐘再現(xiàn)電路再現(xiàn)接收符號時鐘(該時 鐘與接收符號頻率同步并且被包含在接收模擬BB信號中)，并被輸出到A/D轉(zhuǎn)換器24-1和 24-2以及微波發(fā)射和接收單元接口 28。A/D轉(zhuǎn)換器24-1和24-2利用與接收符號時鐘同步的采樣時鐘，對來自解調(diào)器 (DEM) 22的模擬I信號和模擬Q信號執(zhí)行采樣，并且這兩個信號被轉(zhuǎn)換為數(shù)字I信號和數(shù)字 Q信號作為接收數(shù)字BB信號，并被輸出到微波發(fā)射和接收單元接口 28。微波發(fā)射和接收單元接口 28的轉(zhuǎn)換電路與來自解調(diào)器(DEM)22的接收符號時鐘 相同步地對來自A/D轉(zhuǎn)換器24-1和24-2的接收數(shù)字BB信號(數(shù)字I信號和數(shù)字Q信號) 執(zhí)行并行位轉(zhuǎn)換過程，然后與接收符號時鐘相同步地將接收數(shù)字BB信號存儲在微波發(fā)射 和接收單元接口 28的接收數(shù)據(jù)緩沖電路中。接收數(shù)據(jù)緩沖電路中存儲的接收數(shù)字BB信號 (數(shù)字I信號和數(shù)字Q信號)由微波發(fā)射和接收單元接口 28的轉(zhuǎn)換電路來執(zhí)行信號電平轉(zhuǎn) 換過程，由微波發(fā)射和接收單元接口 28的定時調(diào)整電路來執(zhí)行定時調(diào)整過程，并且與來自 微處理器信號處理單元2的總線時鐘相同步地被輸出到微處理器信號處理單元接口 29。微處理器信號處理單元接口 29的轉(zhuǎn)換電路與來自時鐘發(fā)生器30的參考時鐘相同 步地對來自微波發(fā)射和接收單元接口 28的接收數(shù)字BB信號(數(shù)字I信號和數(shù)字Q信號) 執(zhí)行并行位轉(zhuǎn)換過程，然后與參考時鐘相同步地將接收數(shù)字BB信號存儲在微處理器信號 處理單元接口 29的接收數(shù)據(jù)緩沖電路中。接收數(shù)據(jù)緩沖電路中存儲的接收數(shù)字BB信號 (數(shù)字I信號和數(shù)字Q信號)由微處理器信號處理單元接口 29的轉(zhuǎn)換電路來執(zhí)行信號電平 轉(zhuǎn)換過程，由微處理器信號處理單元接口 29的定時調(diào)整電路來執(zhí)行定時調(diào)整過程，并且與 來自時鐘發(fā)生器30的參考時鐘相同步地被輸出到微處理器信號處理電路(CPU) 26?；谖⑻幚砥餍盘柼幚黼娐?CPU) 26所執(zhí)行的通信處理程序，來自微處理器信號 處理單元接口 29的接收數(shù)字BB信號(數(shù)字I信號和數(shù)字Q信號)與來自時鐘發(fā)生器30的參考時鐘相同步地經(jīng)歷了糾錯過程、解碼過程、標(biāo)識數(shù)據(jù)去除過程、傅立葉變換、以及數(shù) 字波形整形處理，然后被轉(zhuǎn)換為接收數(shù)據(jù)。微處理器信號處理電路(CPU) 26基于應(yīng)用程序 (例如，電子郵件處理程序)來處理所生成的接收數(shù)據(jù)。接著，將描述在第一實(shí)施例中的數(shù)據(jù)處理終端系統(tǒng)發(fā)射信號時的操作。微處理器信號處理電路(CPU) 26在利用應(yīng)用程序(例如，電子郵件處理程序)生 成發(fā)射數(shù)據(jù)之后，基于通信處理程序，與來自時鐘發(fā)生器30的參考時鐘相同步地對發(fā)射數(shù) 據(jù)執(zhí)行用于糾錯的冗余數(shù)據(jù)添加過程、反傅立葉變換、以及數(shù)字波形整形處理，以轉(zhuǎn)換為發(fā) 射數(shù)字BB信號(數(shù)字I信號和數(shù)字Q信號)；并且與參考時鐘相同步地將轉(zhuǎn)換后的發(fā)射數(shù) 字BB信號輸出到微處理器信號處理單元接口 29。微處理器信號處理單元接口 29的轉(zhuǎn)換電路與來自時鐘發(fā)生器30的參考時鐘相同 步地對來自微處理器信號處理電路(CPU) 26的發(fā)射數(shù)字BB信號(數(shù)字I信號和數(shù)字Q信 號)執(zhí)行并行位轉(zhuǎn)換過程，然后與參考時鐘相同步地將發(fā)射數(shù)字BB信號存儲在微處理器信 號處理單元接口 29的發(fā)射數(shù)據(jù)緩沖電路中。發(fā)射數(shù)據(jù)緩沖電路中所存儲的發(fā)射數(shù)字BB信 號(數(shù)字I信號和數(shù)字Q信號)由微處理器信號處理單元接口 29的轉(zhuǎn)換電路執(zhí)行信號電 平轉(zhuǎn)換過程，由微處理器信號處理單元接口 29的定時調(diào)整電路執(zhí)行定時調(diào)整過程，然后與 來自時鐘發(fā)生器30的參考時鐘相同步地被輸出到微波發(fā)射和接收單元接口 28。微波發(fā)射和接收單元接口 28的轉(zhuǎn)換電路與來自微處理器信號處理單元接口 29的 總線時鐘相同步地對來自微處理器信號處理單元接口 29的發(fā)射數(shù)字BB信號(數(shù)字I信號 和數(shù)字Q信號)執(zhí)行并行位轉(zhuǎn)換過程，然后與總線時鐘相同步地將發(fā)射數(shù)字BB信號存儲在 微波發(fā)射和接收單元接口 28的發(fā)射數(shù)據(jù)緩沖電路中。發(fā)射數(shù)據(jù)緩沖電路中所存儲的發(fā)射 數(shù)字BB信號(數(shù)字I信號和數(shù)字Q信號)由微波發(fā)射和接收單元接口 28的轉(zhuǎn)換電路執(zhí)行 信號電平轉(zhuǎn)換過程，由微波發(fā)射和接收單元接口 28的定時調(diào)整電路執(zhí)行定時調(diào)整過程，然 后與來自時鐘發(fā)生器27的發(fā)射符號時鐘相同步地被輸出到D/A轉(zhuǎn)換器25-1和25-2。來自微波發(fā)射和接收單元接口 28的發(fā)射數(shù)字BB信號(數(shù)字I信號和數(shù)字Q信 號)被D/A轉(zhuǎn)換器25-1和25-2與來自時鐘發(fā)生器27的發(fā)射符號時鐘相同步地轉(zhuǎn)換為發(fā) 射模擬BB信號(模擬I信號和模擬Q信號)，然后被輸出到調(diào)制器(M0D)23。來自D/A轉(zhuǎn)換器25-1和25_2的發(fā)射模擬BB信號(模擬I信號和模擬Q信號) 被調(diào)制器(M0D)23轉(zhuǎn)換為發(fā)射IF信號，以輸出到帶通濾波器(BPF)62。通過帶通濾波器 (BPF)62，發(fā)射IF信號被限制到載波頻帶，并且被輸出到變頻器(C0NV)61。 變頻器(CONV) 61將來自帶通濾波器(BPF) 62的發(fā)射IF信號與本地振蕩器 (OSC) 58生成的本地振蕩信號混合，以轉(zhuǎn)換為發(fā)射RF信號。帶通濾波器(BPF)60從發(fā)射RF 信號中去除載波頻帶之外的其他不期望的頻率分量。去除了不期望的頻率分量的發(fā)射RF信號被功率放大器(PA) 59放大，并且從雙工器(DUP) 52通過天線51被發(fā)射到網(wǎng)絡(luò)上。在第一實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中，微處理器信號處理單元2的微處理器信號 處理電路(CPU) 26執(zhí)行糾錯過程、用于糾錯的冗余數(shù)據(jù)添加過程、編碼和解碼過程、標(biāo)識數(shù) 據(jù)添加及去除過程等。所有這些過程都是數(shù)字信號過程。在微處理器信號處理電路(CPU) 26 中，為了執(zhí)行這些過程，標(biāo)識數(shù)據(jù)處理電路的功能由第二傳統(tǒng)示例的數(shù)據(jù)處理終端系統(tǒng)中 的微波發(fā)射和接收單元17中的解碼器(DEC)71、編碼器(ENC) 72、以及微波發(fā)射和接收單元接口 73提供。由于這一原因，第一實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)可以做得比第二傳統(tǒng)示例的 數(shù)據(jù)終端處理系統(tǒng)更小。這樣，可以在第一實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中實(shí)現(xiàn)小型化。在第一實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中，如上所述，在微處理器信號處理電路 (CPU) 26中提供了解碼器(DEC)71、編碼器(ENC) 72、以及微波發(fā)射和接收單元接口 73的標(biāo) 識數(shù)據(jù)處理電路的功能。由于這一原因，第一實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)相對于第二傳統(tǒng) 示例的數(shù)據(jù)終端處理系統(tǒng)可以減小功耗。這樣，可以在第一實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中 實(shí)現(xiàn)低功耗。在第一實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中，不必將第二傳統(tǒng)示例的數(shù)據(jù)處理終端系統(tǒng) 中的微波發(fā)射和接收單元17中的解碼器(DEC)71、編碼器(ENC) 72、以及微波發(fā)射和接收單 元接口 73的標(biāo)識數(shù)據(jù)處理電路結(jié)合到微波發(fā)射和接收單元1中。因此，在發(fā)射和接收信號 (輸入和輸出)時微波發(fā)射和接收單元1中生成的熱量小于第二傳統(tǒng)示例的數(shù)據(jù)處理終端 系統(tǒng)中的微波發(fā)射和接收單元17中所生成的熱量。在第一實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中，如上所述，在微處理器信號處理電路 (CPU) 26中提供了解碼器(DEC)71、編碼器(ENC) 72、以及微波發(fā)射和接收單元接口 73的標(biāo) 識數(shù)據(jù)處理電路的功能。由于這一原因，在第一實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中，通過利用生 成熱量的微處理器信號處理單元2的散熱機(jī)制，易于處理從微處理器信號處理單元2生成 的熱量。這樣，第一實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中的散熱過程變得容易。如果微波發(fā)射和接收單元1的形狀類似于卡，則用于散發(fā)從微波發(fā)射和接收單元 1生成的熱量的條件要比普通情況嚴(yán)格。通常，當(dāng)從微波發(fā)射和接收單元1生成的熱量被散 發(fā)時，需要制造散熱所必需的機(jī)制的制造成本。在第一實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中，因?yàn)?可以實(shí)現(xiàn)低發(fā)熱，所以不需要上述制造成本。這樣，在第一實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中， 可以實(shí)現(xiàn)降低成本。以這樣的方式來配置第一實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)可以附上及拆除微波發(fā)射 和接收單元1。當(dāng)?shù)谝粚?shí)施例的數(shù)據(jù)處理終端系統(tǒng)被用作用于執(zhí)行通用數(shù)據(jù)處理的數(shù)據(jù)處 理終端時，不使用發(fā)射和接收裝置(微波發(fā)射和接收單元1)的功能。由于這一原因，用戶 可以將微波發(fā)射和接收單元1與微處理器信號處理單元2分離，并且將數(shù)據(jù)處理終端系統(tǒng) 用作只具有微處理器信號處理單元2的功能的數(shù)據(jù)處理終端。因此，在第一實(shí)施例的數(shù)據(jù) 處理終端系統(tǒng)中，改進(jìn)了用作數(shù)據(jù)處理終端時的便攜性。在第一實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中，因?yàn)榭梢苑蛛x為硬件(微波發(fā)射和接收單 元1)和軟件(微處理器信號處理單元2)，所以可以單獨(dú)替換硬件和軟件。在第一實(shí)施例的 數(shù)據(jù)處理終端系統(tǒng)中，當(dāng)基于硬件的規(guī)范(例如，無線頻率)改變時，只需要替換硬件(微 波發(fā)射和接收單元1)。因此，第一實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)在經(jīng)濟(jì)效率方面優(yōu)越，因?yàn)樵?規(guī)范改變時其不必單獨(dú)準(zhǔn)備一套裝置。這樣，在第一實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中，改進(jìn)了實(shí)用性(便攜性、經(jīng)濟(jì)效率)。另外，在第一實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中，調(diào)制和解調(diào)處理單元81在接收時將 來自高頻處理單元21的作為調(diào)制波信號的接收中頻信號(接收IF信號)轉(zhuǎn)換為接收數(shù)字 BB信號，以輸出到微處理器信號處理單元2。調(diào)制和解調(diào)處理單元81在發(fā)射時將來自微處 理器信號處理單元2的發(fā)射數(shù)字BB信號轉(zhuǎn)換為發(fā)射中頻信號(發(fā)射IF信號)作為發(fā)射調(diào)制波信號，以將轉(zhuǎn)換后的發(fā)射IF信號輸出到高頻處理單元21。然而，本發(fā)明并不限于前述 形式。也就是說，調(diào)制和解調(diào)處理單元81還可以在接收時將來自高頻處理單元21的作為 接收調(diào)制波信號的接收RF信號轉(zhuǎn)換為接收數(shù)字BB信號，以將轉(zhuǎn)換后的接收數(shù)字BB信號輸 出到微處理器信號處理單元2，并且在發(fā)射時將來自微處理器信號處理單元2的發(fā)射數(shù)字 BB信號轉(zhuǎn)換為發(fā)射RF信號作為發(fā)射調(diào)制波信號，以將轉(zhuǎn)換后的發(fā)射RF信號輸出到高頻處 理單元21。在這種情形中，在本發(fā)明的數(shù)據(jù)處理終端系統(tǒng)的修改中，如圖10所示，高頻處理 單元21具有雙工器(DUP) 52、低噪聲放大器(LNA) 53、帶通濾波器(BPF) 54和60、以及功率 放大器(PA) 59。解調(diào)器(DEM) 22將來自帶通濾波器(BPF) 54的接收RF信號轉(zhuǎn)換為接收模擬BB信 號(模擬I信號和模擬Q信號)，并且將轉(zhuǎn)換后的接收模擬BB信號輸出到A/D轉(zhuǎn)換器24-1 和 24-1。解調(diào)器(DEM) 22的接收符號時鐘再現(xiàn)電路生成(再現(xiàn))接收符號時鐘，該時鐘的 頻率是接收模擬BB信號上疊加的接收符號頻率的η倍(η是整數(shù))，并且將所生成(再現(xiàn)) 的接收符號時鐘輸出到微波發(fā)射和接收單元接口 28。調(diào)制器(MOD) 23將發(fā)射模擬BB信號(模擬I信號和模擬Q信號)轉(zhuǎn)換為發(fā)射RF 信號；并且將轉(zhuǎn)換后的發(fā)射RF信號通過帶通濾波器(BPF) 60輸出到功率放大器(PA) 59。
第二實(shí)施例圖3示出了使用微波波段正交幅度調(diào)制波的數(shù)據(jù)處理終端系統(tǒng)的配置，作為根據(jù) 本發(fā)明第二實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)。在第一實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中，實(shí)現(xiàn)了小 型化、低發(fā)熱以及低成本，，防止了吞吐量的減小，并且改進(jìn)了實(shí)用性(便攜性、經(jīng)濟(jì)效率)。 在第二實(shí)施例中，省略與前面重復(fù)的描述。第二實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)具有連接到網(wǎng)絡(luò)的天線51、微波發(fā)射和接收單元
3、以及微處理器信號處理單元4。天線51與微波發(fā)射和接收單元3是發(fā)射和接收裝置(通 信裝置)。微處理器信號處理單元4是數(shù)據(jù)處理終端。即，第二實(shí)施例的數(shù)據(jù)處理終端系統(tǒng) 具有微波發(fā)射和接收單元3以及微處理器信號處理單元4，而不是第一實(shí)施例的數(shù)據(jù)處理 終端系統(tǒng)中的微波發(fā)射和接收單元1以及微處理器信號處理單元2。微波發(fā)射和接收單元3在接收時解調(diào)通過天線51作為調(diào)制波接收到的接收高頻 信號(接收RF信號)為接收數(shù)據(jù)，并且將解調(diào)后的接收數(shù)據(jù)輸出到微處理器信號處理單元
4。微波發(fā)射和接收單元3在發(fā)射時將來自微處理器信號處理單元4的發(fā)射數(shù)據(jù)轉(zhuǎn)換為發(fā) 射射頻信號(發(fā)射RF信號)作為調(diào)制波，并且通過天線51發(fā)射轉(zhuǎn)換后的發(fā)射RF信號。微波發(fā)射和接收單元3具有高頻處理單元21、以及調(diào)制和解調(diào)處理單元82。高頻 處理單元21與第一實(shí)施例中的高頻處理單元21相同(見圖2)。高頻處理單元21在接收時將通過天線51接收到的接收RF信號轉(zhuǎn)換為接收中頻 信號(接收IF信號)；并且將轉(zhuǎn)換后的接收IF信號輸出到調(diào)制和解調(diào)處理單元82。高頻 處理單元21在發(fā)射時將來自調(diào)整和解調(diào)處理單元82的發(fā)射IF信號轉(zhuǎn)換為發(fā)射RF信號， 并且將轉(zhuǎn)換后的發(fā)射RF信號通過天線51發(fā)射。調(diào)制和解調(diào)處理單元82在接收時將來自高頻處理單元21的作為接收調(diào)制波信號 的接收IF信號轉(zhuǎn)換為接收數(shù)據(jù)，并且將轉(zhuǎn)換后的接收數(shù)據(jù)輸出到微處理器信號處理單元4。調(diào)制和解調(diào)處理單元82在發(fā)射時將來自微處理器信號處理單元4的發(fā)射數(shù)據(jù)轉(zhuǎn)換為發(fā) 射IF信號作為發(fā)射調(diào)制波信號，并且將轉(zhuǎn)換后的發(fā)射IF信號輸出到高頻處理單元21。調(diào)制和解調(diào)處理單元82具有解調(diào)器(DEM) 22、調(diào)制器(MOD) 23、以及基帶處理單 元?；鶐幚韱卧哂心?shù)(A/D)轉(zhuǎn)換器24-1和24-2、數(shù)模(D/A)轉(zhuǎn)換器25_1和25_2、解 碼器(DEC) 71、編碼器(ENC) 72、以及微波發(fā)射和接收單元接口(I/F)46。解調(diào)器(DEM) 22、 調(diào)制器(MOD) 23、A/D轉(zhuǎn)換器24-1和24_2、以及D/A轉(zhuǎn)換器25_1和25_2與第一實(shí)施例中相 同(見圖2)。即，調(diào)制和解調(diào)處理單元82具有解碼器(DEC)71、編碼器(ENC)72、以及微波 發(fā)射和接收單元接口 46，而不是第一實(shí)施例中的調(diào)制和解調(diào)處理單元81的時鐘發(fā)生器27 以及微波發(fā)射和接收單元接口 28。
微處理器信號處理單元4具有微處理器信號處理單元接口(I/F)47、以及微處理 器信號處理電路(CPU) 48。微處理器信號處理電路(CPU)48包含微處理器(未示出)、存儲器(未示出)、輸 入和輸出單元(未示出)等。在存儲器中存儲了多個程序(未示出)。微處理器信號處理單元4還具有時鐘發(fā)生器(未示出)。以這樣的方式來配置第二實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)能夠向/從微處理器信號 處理單元4中附上/拆除微波發(fā)射和接收單元3。即使在微波發(fā)射和接收單元3與微處理 器信號處理單元4分離時，微處理器信號處理電路(CPU) 48也能與來自微處理器信號處理 單元4的時鐘相同步地執(zhí)行存儲器中存儲的多個程序中不使用微波發(fā)射和接收功能的通 用程序(例如，電子表格處理和字處理)(未示出)。還可以執(zhí)行通用數(shù)據(jù)處理(只使用數(shù) 據(jù)處理終端的功能的處理)。換言之，用戶可以使用第二實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中只具 有微處理器信號處理單元4的功能的一部分作為數(shù)據(jù)處理終端。首先，將描述調(diào)制和解調(diào)處理單元82。解調(diào)器(DEM) 22具有載波再現(xiàn)電路(未示出)和接收符號時鐘再現(xiàn)電路(未示 出)。解調(diào)器(DEM) 22的載波再現(xiàn)電路與第一實(shí)施例中調(diào)制和解調(diào)處理單元81的解調(diào)器 (DEM) 22的載波再現(xiàn)電路相同。解調(diào)器(DEM) 22的接收符號時鐘再現(xiàn)電路與第一實(shí)施例中調(diào)制和解調(diào)處理單元 81的解調(diào)器(DEM) 22的接收符號時鐘再現(xiàn)電路具有不同的接收符號時鐘輸出目的地。接收 符號時鐘再現(xiàn)電路生成(再現(xiàn))接收符號時鐘，該時鐘的頻率是疊加在接收模擬BB信號上 的接收符號頻率的η倍(η是整數(shù))，并且將所生成(再現(xiàn))的接收符號時鐘輸出到A/D轉(zhuǎn) 換器24-1和24-2、解碼器(DEC)71、D/A轉(zhuǎn)換器25_1和25_2、編碼器(ENC) 72、微波發(fā)射和 接收單元接口 46、微處理器信號處理單元接口 47、以及微處理器信號處理電路(CPU) 48。A/D轉(zhuǎn)換器24-1和24-2以與接收符號時鐘同步的采樣時鐘，對來自解調(diào)器 (DEM) 22的模擬I信號和模擬Q信號執(zhí)行采樣，生成(轉(zhuǎn)換為)分別與采樣時模擬I信號和 模擬Q信號的幅度相對應(yīng)的數(shù)字同相分量信號(數(shù)字I信號)和數(shù)字正交分量信號(數(shù)字 Q信號)作為接收數(shù)字基帶信號(接收數(shù)字BB信號)，并且將所生成(轉(zhuǎn)換)的接收數(shù)字 BB信號輸出到解碼器(DEC) 71。解碼器(DEC)71與來自解調(diào)器(DEM) 22的接收數(shù)據(jù)時鐘相同步地對接收數(shù)字BB 信號的數(shù)字I信號和數(shù)字Q信號執(zhí)行糾錯和解碼過程，并且與接收符號時鐘相同步地將處 理過的數(shù)字I信號和數(shù)字Q信號輸出到微波發(fā)射和接收單元接口 46。
微波發(fā)射和接收單元接口 46具有轉(zhuǎn)換和標(biāo)識數(shù)據(jù)處理電路(未示出)。轉(zhuǎn)換和標(biāo) 識數(shù)據(jù)處理電路結(jié)合了與第一實(shí)施例中調(diào)制和解調(diào)處理單元81的微波發(fā)射和接收單元接 口 28的轉(zhuǎn)換電路具有相同功能的轉(zhuǎn)換電路。該轉(zhuǎn)換電路對接收數(shù)據(jù)和發(fā)射數(shù)據(jù)執(zhí)行信號 電平轉(zhuǎn)換過程和并行位轉(zhuǎn)換過程。微波發(fā)射和接收單元接口 46的轉(zhuǎn)換和標(biāo)識數(shù)據(jù)處理電路在接收時，與來自解調(diào)器(DEM) 22的接收符號時鐘相同步地對來自解碼器(DEC)71的接收數(shù)據(jù)執(zhí)行信號電平轉(zhuǎn)換 過程、并行位轉(zhuǎn)換過程、以及射頻區(qū)域中信號標(biāo)識數(shù)據(jù)的去除過程(標(biāo)識數(shù)據(jù)去除過程)， 并且與來自解調(diào)器(DEM) 22的接收符號時鐘相同步地將所處理的接收數(shù)據(jù)輸出到微處理 器信號處理單元4 (微處理器信號處理單元接口 47)。微波發(fā)射和接收單元接口 46的轉(zhuǎn)換和標(biāo)識數(shù)據(jù)處理電路在發(fā)射時，與來自解調(diào) 器(DEM) 22的接收符號時鐘相同步地對來自微處理器信號處理單元4(微處理器信號處理 單元接口 47)的發(fā)射數(shù)據(jù)執(zhí)行信號電平轉(zhuǎn)換過程、并行位轉(zhuǎn)換過程、以及射頻區(qū)域中信號 標(biāo)識數(shù)據(jù)添加過程(標(biāo)識數(shù)據(jù)添加過程)，并且與來自解調(diào)器(DEM) 22的接收符號時鐘相同 步地將處理過的發(fā)射數(shù)據(jù)輸出到編碼器(ENC) 72。編碼器(ENC) 72與來自解調(diào)器(DEM) 22的接收符號時鐘相同步地對來自微波發(fā)射 和接收單元接口 46的發(fā)射數(shù)據(jù)執(zhí)行用于糾錯的冗余數(shù)據(jù)添加過程和編碼過程，生成數(shù)字I 信號和數(shù)字Q信號作為發(fā)射數(shù)字基帶信號(發(fā)射數(shù)字BB信號)；并且與接收符號時鐘相同 步地將所生成的數(shù)字I信號和數(shù)字Q信號輸出到D/A轉(zhuǎn)換器25-1和25-2。D/A轉(zhuǎn)換器25-1和25_2與來自解調(diào)器(DEM) 22的接收符號時鐘相同步地將數(shù)字 I信號和數(shù)字Q信號轉(zhuǎn)換為模擬I信號和模擬Q信號作為發(fā)射模擬基帶信號(發(fā)射模擬BB 信號)，以表示出載波信號的幅度，并且將轉(zhuǎn)換后的模擬I信號和模擬Q信號輸出到調(diào)制器 (MOD)23。調(diào)制器(MOD) 23對發(fā)射模擬基帶信號(發(fā)射模擬BB信號)的模擬I信號和模擬 Q信號執(zhí)行正交特征，以生成發(fā)射中頻信號(發(fā)射IF信號)，并且將所生成的發(fā)射IF信號 通過帶通濾波器(BPF)62輸出到變頻器(C0NV)61。接著，將描述微處理器信號處理單元4。微處理器信號處理單元接口 47基于微波發(fā)射和接收單元3是否被附加到微處理 器信號處理單元4，來切換輸出到微處理器信號處理電路(CPU)48的時鐘源。當(dāng)微波發(fā)射和接收單元3被附加到微處理器信號處理單元4時，微處理器信號 處理單元接口 47將來自解調(diào)器(DEM) 22的接收符號時鐘輸出到微處理器信號處理電路 (CPU) 48。此時，微處理器信號處理單元接口 47控制時鐘發(fā)生器，從而來自微處理器信號處 理單元4的時鐘發(fā)生器的時鐘不被輸出到微處理器信號處理電路(CPU)48。微處理器信號處理單元接口 47具有轉(zhuǎn)換電路(未示出)。該轉(zhuǎn)換電路具有與第一 實(shí)施例中微處理器信號處理單元2的微處理器信號處理單元29中的轉(zhuǎn)換電路相同的功能。 轉(zhuǎn)換電路對接收數(shù)據(jù)和發(fā)射數(shù)據(jù)執(zhí)行信號電平轉(zhuǎn)換過程和并行位轉(zhuǎn)換過程。微處理器信號處理單元接口 47的轉(zhuǎn)換電路在接收時，與來自解調(diào)器(DEM)22的接 收符號時鐘相同步地對來自微波發(fā)射和接收單元3(微波發(fā)射和接收單元接口 46)的接收 數(shù)據(jù)執(zhí)行信號電平轉(zhuǎn)換過程和并行位轉(zhuǎn)換過程，并且與來自解調(diào)器(DEM) 22的接收符號時 鐘相同步地將接收數(shù)據(jù)輸出到微處理器信號處理電路(CPU) 48。
微處理器信號處理單元接口 47的轉(zhuǎn)換電路在發(fā)射時，與來自解調(diào)器(DEM)22的接 收符號時鐘相同步地對來自微處理器信號處理電路(CPU)48的發(fā)射數(shù)據(jù)執(zhí)行信號電平轉(zhuǎn) 換過程和并行位轉(zhuǎn)換過程，并且與接收符號時鐘相同步地將發(fā)射數(shù)據(jù)輸出到微波發(fā)射和接 收單元接口 46。微處理器信號處理電路(CPU) 48執(zhí)行存儲器中存儲的多個程序中的應(yīng)用程序(例 如，電子郵件處理程序)(未示出)。微處理器信號處理電路(CPU) 48在接收時，基于應(yīng)用程序(例如，電子郵件處理程 序)，處理來自微處理器信號處理單元接口 47的接收數(shù)據(jù)。
微處理器信號處理電路(CPU)48在發(fā)射時，與來自解調(diào)器(DEM) 22的接收符號時 鐘相同步地向微處理器信號處理單元接口 47輸出基于應(yīng)用程序(例如，電子郵件處理程 序)生成的發(fā)射數(shù)據(jù)。接著，將描述在第二實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)接收信號時的操作。省略與第一 實(shí)施例重復(fù)的操作的描述。在解調(diào)器(DEM) 22中，來自帶通濾波器(BPF) 56的接收IF信號被轉(zhuǎn)換為作為接收 模擬BB信號的模擬I信號和模擬Q信號，并且轉(zhuǎn)換后的模擬I信號和模擬Q信號被輸出 到A/D轉(zhuǎn)換器24-1和24-2。解調(diào)器(DEM) 22的接收符號時鐘再現(xiàn)電路再現(xiàn)接收符號時鐘 (該時鐘具有接收模擬BB信號中包含的接收符號的頻率)，并且再現(xiàn)的接收符號時鐘被輸 出到A/D轉(zhuǎn)換器24-1和24-2、解碼器(DEC) 71、D/A轉(zhuǎn)換器25_1和25_2、編碼器(NEC) 72、 微波發(fā)射和接收單元接口 46、微處理器信號處理單元接口 47、以及微處理器信號處理電路 (CPU)48。在A/D轉(zhuǎn)換器24-1和24-2中，利用與接收符號時鐘同步的采樣時鐘，對來自解調(diào) 器(DEM) 22的模擬I信號和模擬Q信號采樣，并且被采樣的模擬I信號和模擬Q信號被轉(zhuǎn) 換為數(shù)字I信號和數(shù)字Q信號作為接收數(shù)字BB信號。轉(zhuǎn)換后的數(shù)字I信號和數(shù)字Q信號 然后與接收符號時鐘相同步地輸出到解碼器(DEC)71。在解碼器(DEC) 71中，來自A/D轉(zhuǎn)換器24_1和24_2的數(shù)字I信號和數(shù)字Q信號 經(jīng)歷與來自解調(diào)器(DEM) 22的接收符號時鐘同步地糾錯和解碼處理，然后與接收符號時鐘 相同步地輸出到微波發(fā)射和接收單元接口 46。在微波發(fā)射和接收單元接口 46中，來自解碼器(DEC)71的接收數(shù)據(jù)與來自解調(diào)器 (DEM) 22的接收符號時鐘同步地被轉(zhuǎn)換為經(jīng)歷了信號電平轉(zhuǎn)換過程、并行位轉(zhuǎn)換過程、以及 標(biāo)識數(shù)據(jù)去除過程的接收數(shù)據(jù)，然后與接收符號時鐘相同步地輸出到微處理器信號處理單 元接口 47。在微處理器信號處理單元接口 47中，來自微波發(fā)射和接收單元接口 46的接收數(shù) 據(jù)經(jīng)歷與來自解調(diào)器(DEM) 22的接收符號時鐘同步地信號電平轉(zhuǎn)換過程和并行位轉(zhuǎn)換過 程，然后與接收符號時鐘相同步地輸出到微處理器信號處理電路(CPU)48。微處理器信號處理電路(CPU)48基于存儲器中存儲的應(yīng)用程序(例如，電子郵件 處理程序)與接收符號時鐘相同步地處理來自微處理器信號處理單元接口 47的接收數(shù)據(jù)。接著，將描述在第二實(shí)施例中的數(shù)據(jù)處理終端系統(tǒng)發(fā)射信號時的操作。省略與第 一實(shí)施例重復(fù)的操作的描述。微處理器信號處理電路(CPU) 48在基于應(yīng)用程序(例如，電子郵件處理程序)生成發(fā)射數(shù)據(jù)之后，基于應(yīng)用程序，與來自解調(diào)器(DEM) 22的接收符號時鐘同步地將發(fā)射數(shù) 據(jù)輸出到微處理器信號處理單元接口 47。在微處理器信號處理單元接口 47中，來自微處理器信號處理電路(CPU) 48的發(fā)射 數(shù)據(jù)經(jīng)歷與來自解調(diào)器(DEM) 22的接收符號時鐘同步地信號電平轉(zhuǎn)換過程和并行位轉(zhuǎn)換 過程，然后與接收符號時鐘相同步地輸出到微波發(fā)射和接收單元接口 46。在微波發(fā)射和接收單元接口 46中，來自微處理器信號處理單元接口 47的接收數(shù) 據(jù)經(jīng)歷與來自解調(diào)器(DEM) 22的接收符號時鐘同步地信號電平轉(zhuǎn)換過程、并行位轉(zhuǎn)換過 程、以及標(biāo)識數(shù)據(jù)添加過程，然后與接收符號時鐘相同步地輸出到編碼器(ENC) 72。在編碼器(ENC) 72中，來自微波發(fā)射和接收單元接口 46的發(fā)射數(shù)據(jù)與來自解調(diào)器 (DEM) 22的接收符號時鐘同步地被轉(zhuǎn)換為已經(jīng)經(jīng)歷了用于糾錯的冗余數(shù)據(jù)添加過程以及編 碼過程的數(shù)字I信號和數(shù)字Q信號，作為發(fā)射數(shù)字基帶信號(發(fā)射數(shù)字BB信號)，然后與接 收符號時鐘相同步地輸出到D/A轉(zhuǎn)換器25-1和25-2。 在D/A轉(zhuǎn)換器25-1和25-2中，來自編碼器(ENC) 72的數(shù)字I信號和數(shù)字Q信號 與來自解調(diào)器(DEM) 22的接收符號時鐘同步地被轉(zhuǎn)換為模擬I信號和模擬Q信號作為發(fā)射 模擬BB信號，并且被輸出到調(diào)制器(MOD) 23。在調(diào)制器(MOD) 23中，來自D/A轉(zhuǎn)換器25_1和25_2的發(fā)射模擬BB信號(模擬I 信號和模擬Q信號)被轉(zhuǎn)換為發(fā)射IF信號，并且被輸出到帶通濾波器(BPF)62。在第二實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中，A/D轉(zhuǎn)換器24-1和24-2、解碼器(DEC) 71、 D/A轉(zhuǎn)換器25-1和25-2、編碼器(ENC) 72、微波發(fā)射和接收單元接口 46、微處理器信號處理 單元接口 47、以及微處理器信號處理電路(CPU) 48以與來自解調(diào)器(DEM) 22的接收符號時 鐘同步的定時操作。由于這一原因，在第二實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中，在第二傳統(tǒng)示例 的數(shù)據(jù)處理終端系統(tǒng)中所執(zhí)行的定時調(diào)整過程不是必需的。因此，在第二實(shí)施例的數(shù)據(jù)處 理終端系統(tǒng)中，與定時調(diào)整過程相關(guān)的接收數(shù)據(jù)緩沖電路、發(fā)射數(shù)據(jù)緩沖電路、以及定時調(diào) 整電路都不是必需的。由于這一原因，第二實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中的微波發(fā)射和接 收單元3以及微處理器信號處理單元4 (微波發(fā)射和接收單元接口 46以及微處理器信號處 理單元接口 47)可以做得小于第二傳統(tǒng)示例的數(shù)據(jù)處理終端系統(tǒng)中的微波發(fā)射和接收單 元17以及微處理器信號處理單元18 (微波發(fā)射和接收單元接口 73以及微處理器信號處理 單元接口 74)。這樣，可以在第二實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中實(shí)現(xiàn)小型化。在第二實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中，微波發(fā)射和接收單元接口 46以及微處理 器信號處理單元接口 47不需要包含接收數(shù)據(jù)緩沖電路、發(fā)射數(shù)據(jù)緩沖電路、以及定時調(diào)整 電路。由于這一原因，第二實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)的功耗可以低于第二傳統(tǒng)示例的數(shù) 據(jù)處理終端系統(tǒng)。這樣，可以在第二實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中實(shí)現(xiàn)低功耗。在第二實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中，微波發(fā)射和接收單元3以及微處理器信號處理單元4 (微波發(fā)射和接收單元接口 46以及微處理器信號處理單元接口 47)不需要包含 接收數(shù)據(jù)緩沖電路、發(fā)射數(shù)據(jù)緩沖電路、以及定時調(diào)整電路。由于這一原因，微波發(fā)射和接 收單元3以及微處理器信號處理單元4 (微波發(fā)射和接收單元接口 46以及微處理器信號處 理單元接口 47)在發(fā)射和接收信號時(輸入和輸出)生成的熱量可以小于第二傳統(tǒng)示例的 數(shù)據(jù)處理終端系統(tǒng)中微波發(fā)射和接收單元17以及微處理器信號處理單元18 (微波發(fā)射和 接收單元接口 73以及微處理器信號處理單元接口 74)生成的熱量。這樣，可以在第二實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中可以實(shí)現(xiàn)發(fā)熱降低。 在第二實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中，微波發(fā)射和接收單元3以及微處理器信號 處理單元4 (微波發(fā)射和接收單元接口 46以及微處理器信號處理單元接口 47)不需要包含 接收數(shù)據(jù)緩沖電路、發(fā)射數(shù)據(jù)緩沖電路、以及定時調(diào)整電路。由于這一原因，在第二實(shí)施例 的數(shù)據(jù)處理終端系統(tǒng)中，微波發(fā)射和接收單元3以及微處理器信號處理單元4 (微波發(fā)射和 接收單元接口 46以及微處理器信號處理單元接口 47)的制造成本低于第二傳統(tǒng)示例的數(shù) 據(jù)處理終端系統(tǒng)中微波發(fā)射和接收單元17以及微處理器信號處理單元18 (微波發(fā)射和接 收單元接口 73以及微處理器信號處理單元接口 74)的制造成本。這樣，在第二實(shí)施例的數(shù) 據(jù)處理終端系統(tǒng)中可以實(shí)現(xiàn)成本降低。在第二傳統(tǒng)示例的數(shù)據(jù)處理終端系統(tǒng)中，定時調(diào)整過程可能導(dǎo)致傳輸延遲和吞吐 量降低。在第二實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中，如上所述，第二傳統(tǒng)示例的數(shù)據(jù)處理終端系 統(tǒng)中所執(zhí)行的定時調(diào)整過程不是必需的。同樣，A/D轉(zhuǎn)換器24-1和24-2、解碼器(DEC) 71、 D/A轉(zhuǎn)換器25-1和25-2、編碼器(ENC) 72、微波發(fā)射和接收單元接口 46、微處理器信號處理 單元接口 47、以及微處理器信號處理電路(CPU) 48以與來自解調(diào)器(DEM) 22的接收符號時 鐘同步的定時操作。由于這一原因，在第二傳統(tǒng)示例的數(shù)據(jù)處理終端系統(tǒng)中防止了吞吐量 減小?？梢砸赃@樣的方式來配置第二實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)可以附上及拆除微波 發(fā)射和接收單元3。當(dāng)?shù)谝粚?shí)施例的數(shù)據(jù)處理終端系統(tǒng)被用作數(shù)據(jù)處理終端以便執(zhí)行通用 數(shù)據(jù)處理時，不使用發(fā)射和接收裝置(微波發(fā)射和接收單元3)的功能。由于這一原因，用 戶可以將微波發(fā)射和接收單元3與微處理器信號處理單元4分離，并且將第二實(shí)施例的數(shù) 據(jù)處理終端系統(tǒng)用作只具有微處理器信號處理單元4的功能的數(shù)據(jù)處理終端。因此，在第 二實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中，改進(jìn)了用作數(shù)據(jù)處理終端時的便攜性。在第二實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中，可以分離為硬件部分(微波發(fā)射和接收單 元3)和軟件部分(微處理器信號處理單元4)。因此，可以單獨(dú)替換硬件和軟件部分。在第 二實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中，當(dāng)基于硬件的規(guī)范(例如，無線頻率)改變時，只需要替 換硬件部分(微波發(fā)射和接收單元3)。因此，第二實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)在經(jīng)濟(jì)效率 方面優(yōu)越，因?yàn)樵谝?guī)范改變時其不必單獨(dú)準(zhǔn)備一套裝置。這樣，在第二實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中，改進(jìn)了實(shí)用性(便攜性、經(jīng)濟(jì)效率)。另外，在第二實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中，調(diào)制和解調(diào)處理單元82在接收時將 來自高頻處理單元21的作為調(diào)制波信號的接收中頻信號(接收IF信號)轉(zhuǎn)換為接收數(shù) 據(jù)，并且將轉(zhuǎn)換后的接收數(shù)據(jù)輸出到微處理器信號處理單元4。調(diào)制和解調(diào)處理單元82在 發(fā)射時將來自微處理器信號處理單元4的發(fā)射數(shù)據(jù)轉(zhuǎn)換為發(fā)射中頻信號(發(fā)射IF信號) 作為發(fā)射調(diào)制波信號，并且將轉(zhuǎn)換后的發(fā)射IF信號輸出到高頻處理單元21。然而，本發(fā)明 并不限于前述形式。也就是說，調(diào)制和解調(diào)處理單元82還可以在接收時將來自高頻處理單 元21的作為接收調(diào)制波信號的接收RF信號轉(zhuǎn)換為接收數(shù)據(jù)，并且將轉(zhuǎn)換后的接收數(shù)據(jù)輸 出到微處理器信號處理單元4 ；并且在發(fā)射時將來自微處理器信號處理單元4的發(fā)射數(shù)據(jù) 轉(zhuǎn)換為發(fā)射RF信號作為發(fā)射調(diào)制波信號，并且將轉(zhuǎn)換后的發(fā)射RF信號輸出到高頻處理單 元21。在這種情形中，在本發(fā)明第二實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)的修改中，如圖11所示，高頻處理單元21具有雙工器(DUP) 52、低噪聲放大器(LNA) 53、帶通濾波器(BPF) 54和 60、以及功率放大器(PA) 59。解調(diào)器(DEM) 22將來自帶通濾波器(BPF) 54的接收RF信號轉(zhuǎn)換為接收模擬BB信 號(模擬I信號和模擬Q信號)，并且將轉(zhuǎn)換后的接收模擬BB信號輸出到A/D轉(zhuǎn)換器24-1 和 24-1。解調(diào)器(DEM) 22的接收符號時鐘再現(xiàn)電路生成(再現(xiàn))接收符號時鐘，該時鐘的 頻率比接收模擬BB信號上疊加的接收符號頻率大η倍(η是整數(shù))，并且將所生成(再現(xiàn)) 的接收符號時鐘輸出到A/D轉(zhuǎn)換器24-1和24-1、解碼器(DEC) 71、D/A轉(zhuǎn)換器25_1和25_1、 編碼器(ENC) 72、微波發(fā)射和接收單元接口 46、微處理器信號處理單元接口 47、以及微處理 器信號處理電路(CPU) 48。調(diào)制器(MOD) 23將發(fā)射模擬BB信號(模擬I信號和模擬Q信號)轉(zhuǎn)換為發(fā)射RF 信號，并且將轉(zhuǎn)換后的發(fā)射RF信號通過帶通濾波器(BPF) 60輸出到功率放大器(PA) 59。第三實(shí)施例圖4示出了使用微波波段正交幅度調(diào)制波的數(shù)據(jù)處理終端系統(tǒng)的配置，作為本發(fā) 明第三實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)。在第三實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中，除了第一實(shí)施 例的效果之外，還實(shí)現(xiàn)了第二實(shí)施例的效果。在第三實(shí)施例中，省略與前面重復(fù)的描述。第三實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)具有連接到網(wǎng)絡(luò)的天線51、微波發(fā)射和接收單元 5、以及微處理器信號處理單元6。天線51與微波發(fā)射和接收單元5是發(fā)射和接收裝置(通 信裝置)。微處理器信號處理單元6是數(shù)據(jù)處理終端。換言之，第三實(shí)施例的數(shù)據(jù)處理終端 系統(tǒng)具有微波發(fā)射和接收單元5以及微處理器信號處理單元6，而不是第一實(shí)施例的數(shù)據(jù) 處理終端系統(tǒng)中的微波發(fā)射和接收單元1以及微處理器信號處理單元2。微波發(fā)射和接收單元5具有高頻處理單元21、以及調(diào)制和解調(diào)處理單元83。高頻 處理單元21與第一實(shí)施例中的高頻處理單元21相同(見圖2)。調(diào)制和解調(diào)處理單元83具有解調(diào)器(DEM) 22、調(diào)制器(MOD) 23、以及基帶處理單 元。基帶處理單元具有模數(shù)(A/D)轉(zhuǎn)換器24-1和24-2、數(shù)模(D/A)轉(zhuǎn)換器25_1和25_2、 以及微波發(fā)射和接收單元接口(I/F)31。解調(diào)器(DEM) 22、調(diào)制器(MOD) 23、A/D轉(zhuǎn)換器24_1 和24-2、以及D/A轉(zhuǎn)換器25-1和25-2與第一實(shí)施例中相同(見圖2)。換言之，調(diào)制和解 調(diào)處理單元83具有微波發(fā)射和接收單元接口 31，而不是第一實(shí)施例中的調(diào)制和解調(diào)處理 單元81的時鐘發(fā)生器27以及微波發(fā)射和接收單元接口 28。 微處理器信號處理單元6具有微處理器信號處理單元接口(I/F) 34、以及微處理器信號處理電路(CPU) 26。微處理器信號處理電路(CPU) 26與第一實(shí)施例中的微處理器信 號處理電路(CPU) 26相同(見圖2)。即，微處理器信號處理單元6具有微處理器信號處理 單元接口 34，而不是第一實(shí)施例中微處理器信號處理單元2的微處理器信號處理單元接口 29和時鐘發(fā)生器30。微處理器信號處理單元6還具有時鐘發(fā)生器(未示出)?？梢砸赃@樣的方式來配置第三實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)能夠向/從微處理器 信號處理單元6中附上/拆除微波發(fā)射和接收單元5。即使在微波發(fā)射和接收單元5與微 處理器信號處理單元6分離時，微處理器信號處理電路(CPU) 26也能與來自微處理器信號 處理單元6的時鐘發(fā)生器的時鐘相同步地執(zhí)行存儲器中存儲的多個程序中不使用微波發(fā)射和接收功能的通用程序(例如，電子表格處理和字處理)(未示出)，以執(zhí)行通用數(shù)據(jù)處理 (只使用數(shù)據(jù)處理終端的功能的處理)。換言之，用戶可以將第三實(shí)施例的數(shù)據(jù)處理終端系 統(tǒng)用作只具有微處理器信號處理單元6的功能的數(shù)據(jù)處理終端。調(diào)制和解調(diào)處理單元83的解調(diào)器(DEM) 22具有載波再現(xiàn)電路(未示出)和接收 符號時鐘再現(xiàn)電路(未示出)。調(diào)制和解調(diào)處理單元83的解調(diào)器(DEM) 22的載波再現(xiàn)電路 與第一實(shí)施例中調(diào)制和解調(diào)處理單元81的解調(diào)器(DEM) 22的載波再現(xiàn)電路相同。
解調(diào)器(DEM) 22的接收符號時鐘再現(xiàn)電路與第一實(shí)施例中調(diào)制和解調(diào)處理單元 81的解調(diào)器(DEM) 22的接收符號時鐘再現(xiàn)電路具有不同的接收符號時鐘輸出目的地。接收 符號時鐘再現(xiàn)電路生成(再現(xiàn))接收符號時鐘，該時鐘的頻率比疊加在接收模擬BB信號上 的接收符號頻率大η倍(η是整數(shù))，并且將所生成(再現(xiàn))的接收符號時鐘輸出到A/D轉(zhuǎn) 換器24-1和24-2、D/A轉(zhuǎn)換器25_1和25_2、微波發(fā)射和接收單元接口 31、微處理器信號處 理單元接口 34、以及微處理器信號處理電路(CPU) 26。A/D轉(zhuǎn)換器24-1和24-2以與接收符號時鐘同步的采樣時鐘，對來自解調(diào)器 (DEM) 22的模擬I信號和模擬Q信號執(zhí)行采樣，生成(轉(zhuǎn)換為)與采樣時由模擬I信號和模 擬Q信號示出的的載波幅度相對應(yīng)的數(shù)字同相分量信號(數(shù)字I信號)和數(shù)字正交分量信 號(數(shù)字Q信號)作為接收數(shù)字基帶信號(接收數(shù)字BB信號)，并且將所生成(轉(zhuǎn)換)的 接收數(shù)字BB信號輸出到微波發(fā)射和接收單元接口 31。微波發(fā)射和接收單元接口 31具有轉(zhuǎn)換電路(未示出)。微波發(fā)射和接收單元接口 31的轉(zhuǎn)換電路的功能與第一實(shí)施例中調(diào)制和解調(diào)處理單元81的微波發(fā)射和接收單元接口 28的轉(zhuǎn)換電路的功能相同。微波發(fā)射和接收單元接口 31在接收時，與來自解調(diào)器(DEM) 22的接收符號時鐘相 同步地對來自A/D轉(zhuǎn)換器24-1和24-2的接收數(shù)字BB信號(數(shù)字I信號和數(shù)字Q信號) 執(zhí)行信號電平轉(zhuǎn)換過程以及并行位轉(zhuǎn)換過程，并且與接收符號時鐘相同步地將處理過的接 收數(shù)字BB信號(數(shù)字I信號和數(shù)字Q信號)輸出到微處理器信號處理單元6。微波發(fā)射和接收單元接口 31在發(fā)射時，與來自解調(diào)器(DEM) 22的接收符號時鐘相 同步地對來自微處理器信號處理單元6(微處理器信號處理單元接口 34)的作為發(fā)射數(shù)字 基帶信號(發(fā)射數(shù)字BB信號)的數(shù)字I信號和數(shù)字Q信號執(zhí)行信號電平轉(zhuǎn)換過程以及并 行位轉(zhuǎn)換過程，并且與接收符號時鐘相同步地將處理的發(fā)射數(shù)字BB信號(數(shù)字I信號和數(shù) 字Q信號)輸出到D/A轉(zhuǎn)換器25-1和25-2。微處理器信號處理單元接口 34基于微波發(fā)射和接收單元5是否被附加到微處理 器信號處理單元6，來切換輸出到微處理器信號處理電路(CPU) 26的時鐘源。當(dāng)微波發(fā)射和接收單元5被附加到微處理器信號處理單元6時，微處理器信號 處理單元接口 34將來自解調(diào)器(DEM) 22的接收符號時鐘輸出到微處理器信號處理電路 (CPU) 26。此時，微處理器信號處理單元接口 34控制時鐘發(fā)生器，從而來自微處理器信號處 理單元6的時鐘發(fā)生器的時鐘不被輸出到微處理器信號處理電路(CPU) 26。微處理器信號處理單元接口 34具有轉(zhuǎn)換電路(未示出)。微處理器信號處理單元 接口 34的轉(zhuǎn)換電路的功能與第一實(shí)施例中微處理器信號處理單元2的微波發(fā)射和接收單 元接口 29中的轉(zhuǎn)換電路的功能相同。微處理器信號處理單元接口 34的轉(zhuǎn)換電路在接收時，與來自解調(diào)器(DEM) 22的接收符號時鐘相同步地對來自微波發(fā)射和接收單元5(微波發(fā)射和接收單元接口 31)的數(shù)字 BB信號(數(shù)字I信號和數(shù)字Q信號)執(zhí)行信號電平轉(zhuǎn)換過程和并行位轉(zhuǎn)換過程，并且與接 收符號時鐘相同步地將處理過的接收數(shù)字BB信號(數(shù)字I信號和數(shù)字Q信號)輸出到微 處理器信號處理電路(CPU) 26。微處理器信號處理單元接口 34的轉(zhuǎn)換電路在發(fā)射時，與來自解調(diào)器(DEM) 22的接 收符號時鐘相同步地對來自微處理器信號處理電路(CPU) 26的發(fā)射數(shù)字BB信號(數(shù)字I 信號和數(shù)字Q信號)執(zhí)行信號電平轉(zhuǎn)換過程和并行位轉(zhuǎn)換過程，并且與接收符號時鐘相同 步地將處理過的發(fā)射數(shù)字BB信號(數(shù)字I信號和數(shù)字Q信號)輸出到微波發(fā)射和接收單 元接口 31。接著，將描述在第三實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)接收信號時的操作。省略與第一 實(shí)施例重復(fù)的操作的描述。在解調(diào)器(DEM) 22中，來自帶通濾波器(BPF) 56的接收IF信號被轉(zhuǎn)換為作為接收 模擬BB信號的模擬I信號和模擬Q信號，然后被輸出到A/D轉(zhuǎn)換器24-1和24_2。解調(diào)器 (DEM) 22的接收符號時鐘再現(xiàn)電路再現(xiàn)接收符號時鐘(該時鐘與接收模擬BB信號中包含 的接收符號的頻率同步)，然后再現(xiàn)的接收符號時鐘被輸出到A/D轉(zhuǎn)換器24-1和24-2、D/ A轉(zhuǎn)換器25-1和25-2、微波發(fā)射和接收單元接口 31、微處理器信號處理單元接口 34、以及 微處理器信號處理電路(CPU) 26。在A/D轉(zhuǎn)換器24-1和24-2中，利用與接收符號時鐘同步的采樣時鐘，對來自解調(diào) 器(DEM) 22的模擬I信號和模擬Q信號采樣，并且被采樣的模擬I信號和模擬Q信號被轉(zhuǎn) 換為數(shù)字I信號和數(shù)字Q信號作為接收數(shù)字BB信號，然后與接收符號時鐘相同步地輸出到 微波發(fā)射和接收單元接口 31。在微波發(fā)射和接收單元接口 31的轉(zhuǎn)換電路中，來自A/D轉(zhuǎn)換器24-1和24-2的接 收數(shù)字BB信號(數(shù)字I信號和數(shù)字Q信號)經(jīng)歷了與來自解調(diào)器(DEM) 22的接收符號時 鐘同步地信號電平轉(zhuǎn)換過程以及并行位轉(zhuǎn)換過程，并且與接收符號時鐘相同步地輸出到微 處理器信號處理單元接口 34。在微處理器信號處理單元接口 34的轉(zhuǎn)換電路中，來自微波發(fā)射和接收單元接口 31的接收數(shù)字BB信號(數(shù)字I信號和數(shù)字Q信號)經(jīng)歷了與來自解調(diào)器(DEM) 22的接收 符號時鐘同步地信號電平轉(zhuǎn)換過程以及并行位轉(zhuǎn)換過程，并且與接收符號時鐘相同步地輸 出到微處理器信號處理電路(CPU) 26?；谖⑻幚砥餍盘柼幚黼娐?CPU) 26所執(zhí)行的通信處理程序，來自微處理器信號 處理單元接口 34的接收數(shù)字BB信號(數(shù)字I信號和數(shù)字Q信號)經(jīng)歷了與來自解調(diào)器 (DEM) 22的接收符號時鐘同步地糾錯過程、解碼過程、標(biāo)識數(shù)據(jù)去除過程、傅立葉變換、以及 數(shù)字波形整形處理，并且被轉(zhuǎn)換為接收數(shù)據(jù)。微處理器信號處理電路(CPU)26基于應(yīng)用程 序(例如，電子郵件處理程序)來處理接收數(shù)據(jù)。接著，將描述在第三實(shí)施例中的數(shù)據(jù)處理終端系統(tǒng)發(fā)射信號時的操作。省略與第一實(shí)施例重復(fù)的操作的描述。在基于應(yīng)用程序(例如，電子郵件處理程序)生成發(fā)射數(shù)據(jù)之后，微處理器信號處 理電路(CPU) 26基于通信處理程序，與來自解調(diào)器(DEM) 22的接收符號時鐘同步地對發(fā)射 數(shù)據(jù)執(zhí)行用于糾錯的冗余數(shù)據(jù)添加過程、編碼過程、標(biāo)識數(shù)據(jù)添加過程、反傅立葉變換、以及數(shù)字波形整形處理，以將發(fā)射數(shù)據(jù)轉(zhuǎn)換為發(fā)射數(shù)字BB信號(數(shù)字I信號和數(shù)字Q信號)，并且與接收符號時鐘相同步地將轉(zhuǎn)換后的發(fā)射數(shù)字BB信號輸出到微處理器信號處理單元 接口 34。在微處理器信號處理單元接口 34的轉(zhuǎn)換電路中，來自微處理器信號處理電路 (CPU) 26的發(fā)射數(shù)字BB信號(數(shù)字I信號和數(shù)字Q信號)經(jīng)歷與來自解調(diào)器(DEM) 22的接 收符號時鐘同步地信號電平轉(zhuǎn)換過程以及并行位轉(zhuǎn)換過程，并且與接收符號時鐘相同步地 輸出到微波發(fā)射和接收單元接口 31。在微波發(fā)射和接收單元接口 31的轉(zhuǎn)換電路中，來自微處理器信號處理單元接口 34的發(fā)射數(shù)字BB信號(數(shù)字I信號和數(shù)字Q信號)經(jīng)歷了與來自解調(diào)器(DEM) 22的接收 符號時鐘同步地信號電平轉(zhuǎn)換過程以及并行位轉(zhuǎn)換過程，并且與接收符號時鐘相同步地輸 出到D/A轉(zhuǎn)換器25-1和25-2。在D/A轉(zhuǎn)換器25-1和25_2中，來自微波發(fā)射和接收單元接口 31的發(fā)射數(shù)字BB 信號(數(shù)字I信號和數(shù)字Q信號)與來自解調(diào)器(DEM) 22的接收符號時鐘相同步地被轉(zhuǎn)換 為發(fā)射模擬BB信號(模擬I信號和模擬Q信號)，并且與接收符號時鐘相同步地輸出到調(diào) 制器(MOD) 23。在調(diào)制器(MOD) 23中，發(fā)射模擬BB信號(來自D/A轉(zhuǎn)換器25_1和25_2的模擬I 信號和模擬Q信號)被轉(zhuǎn)換為發(fā)射IF信號，然后被輸出到帶通濾波器(BPF)62。在第三實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中，A/D轉(zhuǎn)換器24-1和24-2、解碼器(DEC) 71、 D/A轉(zhuǎn)換器25-1和25-2、微波發(fā)射和接收單元接口 31、微處理器信號處理單元接口 34、以 及微處理器信號處理電路(CPU) 26以與來自解調(diào)器(DEM) 22的接收符號時鐘同步的定時操 作。由于這一原因，在第三實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中，在第二傳統(tǒng)示例以及第一實(shí)施例 的數(shù)據(jù)處理終端系統(tǒng)中所執(zhí)行的定時調(diào)整過程不是必需的。因此，在第三實(shí)施例的數(shù)據(jù)處 理終端系統(tǒng)中，與定時調(diào)整過程相關(guān)的接收數(shù)據(jù)緩沖電路、發(fā)射數(shù)據(jù)緩沖電路、定時調(diào)整電 路、監(jiān)控?cái)?shù)據(jù)(信號)的功能、以及中斷電路都不是必需的。這樣，第三實(shí)施例的數(shù)據(jù)處理 終端系統(tǒng)除了第一實(shí)施例的效果之外還實(shí)現(xiàn)了第二實(shí)施例的效果。另外，在第三實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中，調(diào)制和解調(diào)處理單元83在接收時將 來自高頻處理單元21的作為接收調(diào)制波信號的接收中頻信號(接收IF信號)轉(zhuǎn)換為接收 數(shù)字BB信號，以輸出到微處理器信號處理單元6。調(diào)制和解調(diào)處理單元83在發(fā)射時將來 自微處理器信號處理單元6的發(fā)射數(shù)字BB信號轉(zhuǎn)換為發(fā)射中頻信號(發(fā)射IF信號)作為 發(fā)射調(diào)制波信號，以輸出到高頻處理單元21。然而，本發(fā)明并不限于前述形式。也就是說， 調(diào)制和解調(diào)處理單元83還可以在接收時將來自高頻處理單元21的作為接收調(diào)制波信號的 接收RF信號轉(zhuǎn)換為接收數(shù)字BB信號，并且輸出到微處理器信號處理單元6 ；并且在發(fā)射時 將來自微處理器信號處理單元6的發(fā)射數(shù)字BB信號轉(zhuǎn)換為發(fā)射RF信號作為發(fā)射調(diào)制波信 號，并且將轉(zhuǎn)換后的發(fā)射RF信號輸出到高頻處理單元21。在這種情形中，在本發(fā)明第三實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)的修改中，如圖12所 示，高頻處理單元21具有雙工器(DUP) 52、低噪聲放大器(LNA) 53、帶通濾波器(BPF) 54和 60、以及功率放大器(PA) 59。解調(diào)器(DEM) 22將來自帶通濾波器(BPF) 54的接收RF信號轉(zhuǎn)換為接收模擬BB信 號(模擬I信號和模擬Q信號)，并且將轉(zhuǎn)換后的接收模擬BB信號輸出到A/D轉(zhuǎn)換器24-1和 24-1。解調(diào)器(DEM) 22的接收符號時鐘再現(xiàn)電路生成(再現(xiàn))接收符號時鐘，該時鐘的 頻率比接收模擬BB信號上疊加的接收符號頻率大η倍(η是整數(shù))，并且將所生成(再現(xiàn)) 的接收符號時鐘輸出到A/D轉(zhuǎn)換器24-1和24-1、D/A轉(zhuǎn)換器25-1和25_1、編碼器(ENC) 72、 微波發(fā)射和接收單元接口 31、微處理器信號處理單元接口 34、以及微處理器信號處理電路 (CPU)26。調(diào)制器(MOD) 23將發(fā)射模擬BB信號(模擬I信號和模擬Q信號)轉(zhuǎn) 換為發(fā)射RF 信號，并且將轉(zhuǎn)換后的發(fā)射RF信號通過帶通濾波器(BPF) 60輸出到功率放大器(PA) 59。第四實(shí)施例圖5示出了使用微波波段正交幅度調(diào)制波的數(shù)據(jù)處理終端系統(tǒng)的配置，作為本發(fā) 明第四實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)。在第四實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中，除了第三實(shí)施 例的效果之外，還可以根據(jù)符號時鐘接收側(cè)的應(yīng)用來生成與接收符號時鐘同步的符號時 鐘。在第四實(shí)施例中，省略與前面重復(fù)的描述。第四實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)具有連接到網(wǎng)絡(luò)的天線51、微波發(fā)射和接收單元 7、以及微處理器信號處理單元6。天線51與微波發(fā)射和接收單元7是發(fā)射和接收裝置(通 信裝置)。微處理器信號處理單元6是數(shù)據(jù)處理終端。即，第四實(shí)施例的數(shù)據(jù)處理終端系統(tǒng) 具有微波發(fā)射和接收單元7，而不是第三實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中的微波發(fā)射和接收 單元5。以這樣的方式來配置第四實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)能夠向/從微波發(fā)射和接 收單元7中附上/拆除微處理器信號處理單元6。在微波發(fā)射和接收單元7與微處理器信 號處理單元6分離時，用戶可以將第四實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)用作只具有微處理器信 號處理單元6的功能的數(shù)據(jù)處理終端。微波發(fā)射和接收單元7具有高頻處理單元21以及調(diào)制和解調(diào)處理單元84。高頻 處理單元21與第一實(shí)施例的高頻處理單元21相同(見圖2)。調(diào)制和解調(diào)處理單元84具有解調(diào)器(DEM) 22、調(diào)制器(MOD) 23、以及基帶處理單 元?；鶐幚韱卧哂心?shù)(A/D)轉(zhuǎn)換器24-1和24-2、數(shù)模(D/A)轉(zhuǎn)換器25_1和25_2、 微波發(fā)射和接收單元接口(I/F)31以及時鐘發(fā)生器(CLOCK GEN) 35。解調(diào)器(DEM) 22、調(diào)制 器(MOD) 23、A/D轉(zhuǎn)換器24-1和24_2、D/A轉(zhuǎn)換器25_1和25_2、以及微波發(fā)射和接收單元 接口 31與第三實(shí)施例中相同(見圖4)。即，調(diào)制和解調(diào)處理單元84除了第三實(shí)施例中調(diào) 制和解調(diào)處理單元83的配置之外還具有時鐘發(fā)生器35。調(diào)制和解調(diào)處理單元84的解調(diào)器(DEM) 22具有載波再現(xiàn)電路(未示出)和接收 符號時鐘再現(xiàn)電路(未示出)。調(diào)制和解調(diào)處理單元84的解調(diào)器(DEM) 22的載波再現(xiàn)電路 與第一實(shí)施例中調(diào)制和解調(diào)處理單元81的解調(diào)器(DEM) 22的載波再現(xiàn)電路相同。解調(diào)器(DEM) 22的接收符號時鐘再現(xiàn)電路與第三實(shí)施例中調(diào)制和解調(diào)處理單元 83的解調(diào)器(DEM) 22的接收符號時鐘再現(xiàn)電路具有不同的接收符號時鐘輸出目的地。接收 符號時鐘再現(xiàn)電路生成(再現(xiàn))接收符號時鐘，該時鐘的頻率比疊加在接收模擬BB信號上 的接收符號頻率大η倍(η是整數(shù))，并且將所生成(再現(xiàn))的接收符號時鐘輸出到時鐘發(fā) 生器35。作為時鐘發(fā)生器35，可以使用分頻器電路和PLL(鎖相環(huán))電路?；趤碜越庹{(diào)器(DEM) 22的接收符號時鐘，時鐘發(fā)生器35生成多個次級接收符號時鐘，并且將所生成的 次級接收符號時鐘輸出到A/D轉(zhuǎn)換器24-1和24-2、D/A轉(zhuǎn)換器25_1和25_2、微波發(fā)射和 接收單元接口 31、微處理器信號處理單元接口 34、以及微處理器信號處理電路(CPU) 26。雖 然次級接收符號時鐘與接收符號時鐘同步，但是次級接收符號時鐘具有不同于接收符號時 鐘的頻率的多個頻率。當(dāng)A/D轉(zhuǎn)換器24-1和24_2執(zhí)行4倍過采樣(η = 4)以將接收模擬BB信號轉(zhuǎn)換 為接收數(shù)字BB信號時，時鐘發(fā)生器35生成頻率比接收符號頻率大4倍的次級接收符號時 鐘，并且將所生成的次級接收符號時鐘輸出到A/D轉(zhuǎn)換器24-1和24-2。當(dāng)在D/A轉(zhuǎn)換器 25-1和25-2將發(fā)射數(shù)字BB信號轉(zhuǎn)換為發(fā)射模擬BB信號時所使用的發(fā)射符號頻率是接收 符號時鐘頻率的十分之一時，時鐘發(fā)生器35生成頻率是接收符號頻率十分之一的次級接 收符號時鐘，并且將所生成的次級接收符號時鐘輸出到D/A轉(zhuǎn)換器25-1和25-2。這樣，在 第四實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中，除了第三實(shí)施例的效果之外，還可以根據(jù)次級接收符 號時鐘的接收側(cè)的應(yīng)用，來生成與接收符號時鐘同步的次級接收符號時鐘。接著，將描述在第四實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)接收信號時的操作。省略與第三 實(shí)施例重復(fù)的操作的描述。在解調(diào)器(DEM) 22中，來自帶通濾波器(BPF) 56的接收IF信號被轉(zhuǎn)換為作為接收 模擬BB信號的模擬I信號和模擬Q信號，然后被輸出到A/D轉(zhuǎn)換器24-1和24_2。解調(diào)器 (DEM) 22的接收符號時鐘再現(xiàn)電路再現(xiàn)初級接收符號時鐘(該時鐘具有接收模擬BB信號中 包含的接收符號的頻率)，然后再現(xiàn)的初級接收符號時鐘被輸出到時鐘發(fā)生器35。時鐘發(fā) 生器35輸入初級接收符號時鐘，生成多個次級接收符號時鐘，并且將所生成的次級符號時 鐘輸出到A/D轉(zhuǎn)換器24-1和24-2、D/A轉(zhuǎn)換器25-1和25_2、微波發(fā)射和接收單元接口 31、 微處理器信號處理單元接口 34、以及微處理器信號處理電路(CPU) 26。在A/D轉(zhuǎn)換器24-1和24_2中，利用與來自時鐘發(fā)生器35的次級接收符號時鐘同 步的采樣時鐘，對來自解調(diào)器(DEM) 22的模擬I信號和模擬Q信號采樣，并且被采樣的模擬 I信號和模擬Q信號被轉(zhuǎn)換為數(shù)字I信號和數(shù)字Q信號作為接收數(shù)字BB信號，然后被輸出 到微波發(fā)射和接收單元接口 31。在微波發(fā)射和接收單元接口 31的轉(zhuǎn)換電路中，來自A/D轉(zhuǎn)換器24-1和24_2的接 收數(shù)字BB信號(數(shù)字I信號和數(shù)字Q信號)經(jīng)歷了與來自時鐘發(fā)生器35的次級接收符號 時鐘同步地信號電平轉(zhuǎn)換過程以及并行位轉(zhuǎn)換過程，然后與次級接收符號時鐘同步地輸出 到微處理器信號處理單元接口 34。在微處理器信號處理單元接口 34的轉(zhuǎn)換電路中，來自微波發(fā)射和接收單元接口 31的接收數(shù)字BB信號(數(shù)字I信號和數(shù)字Q信號)經(jīng)歷了與來自時鐘發(fā)生器35的次級接 收符號時鐘同步地信號電平轉(zhuǎn)換過程以及并行位轉(zhuǎn)換過程，然后與次級接收符號時鐘同步 地輸出到微處理器信號處理電路(CPU) 26。在微處理器信號處理電路(CPU) 26所執(zhí)行的通信處理程序中，來自微處理器信號 處理單元接口 34的接收數(shù)字BB信號(數(shù)字I信號和數(shù)字Q信號)經(jīng)歷了與來自時鐘發(fā)生 器35的次級接收符號時鐘同步地糾錯過程、解碼過程、標(biāo)識數(shù)據(jù)去除過程、傅立葉變換、以 及數(shù)字波形整形處理，然后與次級接收符號時鐘同步地轉(zhuǎn)換為接收數(shù)據(jù)。微處理器信號處 理電路(CPU) 26基于應(yīng)用程序(例如，電子郵件處理程序)來處理接收數(shù)據(jù)。
接著，將描述在第四實(shí)施例中的數(shù)據(jù)處理終端系統(tǒng)發(fā)射信號時的操作。省略與第 三實(shí)施例重復(fù)的操作的描述。在基于應(yīng)用程序(例如，電子郵件處理程序)生成發(fā)射數(shù)據(jù)之后，微處理器信號處 理電路(CPU) 26基于通信處理程序，與來自時鐘發(fā)生器35的次級接收符號時鐘同步地對發(fā) 射數(shù)據(jù)執(zhí)行用于糾錯的冗余數(shù)據(jù)添加過程、編碼過程、標(biāo)識數(shù)據(jù)添加過程、反傅立葉變換、 以及數(shù)字波形整形處理，將發(fā)射數(shù)據(jù)轉(zhuǎn)換為發(fā)射數(shù)字BB信號(數(shù)字I信號和數(shù)字Q信號)； 并且將轉(zhuǎn)換后的發(fā)射數(shù)字BB信號輸出到微處理器信號處理單元接口 34。在微處理器信號處理單元接口 34的轉(zhuǎn)換電路中，來自微處理器信號處理電路 (CPU) 26的發(fā)射數(shù)字BB信號(數(shù)字I信號和數(shù)字Q信號)經(jīng)歷與來自時鐘發(fā)生器35的次 級接收符號時鐘同步地信號電平轉(zhuǎn)換過程以及并行位轉(zhuǎn)換過程，然后與次級接收符號時鐘 同步地輸出到微波發(fā)射和接收單元接口 31。
在微波發(fā)射和接收單元接口 31的轉(zhuǎn)換電路中，來自微處理器信號處理單元接口 34的發(fā)射數(shù)字BB信號(數(shù)字I信號和數(shù)字Q信號)經(jīng)歷了與來自時鐘發(fā)生器35的次級接 收符號時鐘同步地信號電平轉(zhuǎn)換過程以及并行位轉(zhuǎn)換過程，然后與次級接收符號時鐘同步 地輸出到D/A轉(zhuǎn)換器25-1和25-2。在D/A轉(zhuǎn)換器25-1和25_2中，來自微波發(fā)射和接收單元接口 31的發(fā)射數(shù)字BB 信號(數(shù)字I信號和數(shù)字Q信號)與來自時鐘發(fā)生器35的次級接收符號時鐘相同步地被 轉(zhuǎn)換為發(fā)射模擬BB信號(模擬I信號和模擬Q信號)，然后被輸出到調(diào)制器(M0D)23。在調(diào)制器(MOD) 23中，發(fā)射模擬BB信號(來自D/A轉(zhuǎn)換器25_1和25_2的模擬I 信號和模擬Q信號)被轉(zhuǎn)換為發(fā)射IF信號，然后被輸出到帶通濾波器(BPF)62。在第四實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中，除了第三實(shí)施例的效果之外，還可以根據(jù) 次級接收符號時鐘接收側(cè)的應(yīng)用來生成與接收符號時鐘同步的次級接收符號時鐘。另外，在第四實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中，調(diào)制和解調(diào)處理單元84在接收時將 來自高頻處理單元21的作為接收調(diào)制波信號的接收中頻信號(接收IF信號)轉(zhuǎn)換為接 收數(shù)字BB信號，并且將轉(zhuǎn)換后的接收數(shù)字BB信號輸出到微處理器信號處理單元6 ；在發(fā)射 時，將來自微處理器信號處理單元6的發(fā)射數(shù)字BB信號轉(zhuǎn)換為發(fā)射中頻信號(發(fā)射IF信 號)作為發(fā)射調(diào)制波信號，并且將轉(zhuǎn)換后的發(fā)射IF信號輸出到高頻處理單元21。然而，本 發(fā)明并不限于前述形式。也就是說，調(diào)制和解調(diào)處理單元84還可以在接收時將來自高頻處 理單元21的作為接收調(diào)制波信號的接收RF信號轉(zhuǎn)換為接收數(shù)字BB信號，并且將轉(zhuǎn)換后的 接收數(shù)字BB信號輸出到微處理器信號處理單元6 ；并且在發(fā)射時將來自微處理器信號處理 單元6的發(fā)射數(shù)字BB信號轉(zhuǎn)換為發(fā)射RF信號，并且將轉(zhuǎn)換后的發(fā)射RF信號輸出到高頻處 理單元21。在這種情形中，在本發(fā)明第四實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)的修改中，如圖13所 示，高頻處理單元21具有雙工器(DUP) 52、低噪聲放大器(LNA) 53、帶通濾波器(BPF) 54和 60、以及功率放大器(PA) 59。解調(diào)器(DEM) 22將來自帶通濾波器(BPF) 54的接收RF信號轉(zhuǎn)換為接收模擬BB信 號(模擬I信號和模擬Q信號)，并且將轉(zhuǎn)換后的接收模擬BB信號輸出到A/D轉(zhuǎn)換器24-1 和 24-1。解調(diào)器(DEM) 22的接收符號時鐘再現(xiàn)電路生成(再現(xiàn))接收符號時鐘，該時鐘的頻率比接收模擬BB信號上疊加的接收符號頻率大η倍(η是整數(shù))，并且將所生成(再現(xiàn))的接收符號時鐘輸出到時鐘發(fā)生器35。A/D轉(zhuǎn)換器24-1和24-1、D/A轉(zhuǎn)換器25-1和25-1、 微波發(fā)射和接收單元接口 31、微處理器信號處理單元接口 34、以及微處理器信號處理電路 (CPU) 26與來自時鐘發(fā)生器35的次級接收符號時鐘相同步地操作。調(diào)制器(MOD) 23將發(fā)射模擬BB信號(模擬I信號和模擬Q信號)轉(zhuǎn)換為發(fā)射RF 信號；并且將轉(zhuǎn)換后的發(fā)射RF信號通過帶通濾波器(BPF) 60輸出到功率放大器(PA) 59?；蛘?，在本發(fā)明第四實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中，如圖18所示，第四實(shí)施例的 數(shù)據(jù)處理終端系統(tǒng)可以應(yīng)用于第二實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)。第四實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)具有第二實(shí)施例中的微處理器信號處理單元4， 而不是微處理器信號處理單元6。如上所述，微處理器信號處理單元4具有微處理器信號處 理單元接口 47以及微處理器信號處理電路(CPU)48。在第四實(shí)施例的數(shù)據(jù)處理終端系統(tǒng) 中，微波發(fā)射和接收單元7具有調(diào)制和解調(diào)處理單元84 ’，而不是調(diào)制和解調(diào)處理單元84。 調(diào)制和解調(diào)處理單元84'具有解調(diào)器(DEM) 22、調(diào)制器(MOD) 23、以及基帶處理單元。基帶 處理單元具有A/D轉(zhuǎn)換器24-1和24-1、D/A轉(zhuǎn)換器25_1和25_1、解碼器(DEC) 71、編碼器 (ENC) 72、微波發(fā)射和接收單元接口 46、以及時鐘發(fā)生器35。這種情形中，時鐘發(fā)生器35基于來自解調(diào)器(DEM) 22的初級接收符號時鐘來生成 次級接收符號時鐘，并且將所生成的次級接收符號時鐘輸出到A/D轉(zhuǎn)換器24-1和24-l、D/ A轉(zhuǎn)換器25-1和25-1、解碼器(DEC)71、編碼器(ENC) 72、微波發(fā)射和接收單元接口 46、微處 理器信號處理單元接口 47、以及微處理器信號處理電路(CPU)48，它們是次級接收符號時 鐘的接收側(cè)。A/D轉(zhuǎn)換器24-1和24-1、D/A轉(zhuǎn)換器25-1和25_1、解碼器(DEC) 71、編碼器 (ENC) 72、微波發(fā)射和接收單元接口 46、微處理器信號處理單元接口 47、以及微處理器信號 處理電路(CPU)48與來自時鐘發(fā)生器35的次級接收符號時鐘相同步地操作。同樣，在第四實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中，調(diào)制和解調(diào)處理單元84'在接收時 將來自高頻處理單元21的作為接收調(diào)制波信號的接收中頻信號(接收IF信號)轉(zhuǎn)換為接 收數(shù)據(jù)，并且將轉(zhuǎn)換后的接收數(shù)據(jù)輸出到微處理器信號處理單元4 ；在發(fā)射時將來自微處 理器信號處理單元4的發(fā)射數(shù)據(jù)轉(zhuǎn)換為發(fā)射中頻信號(發(fā)射IF信號)作為發(fā)射調(diào)制波信 號，并且將轉(zhuǎn)換后的發(fā)射IF信號輸出到高頻處理單元21。然而，本發(fā)明并不限于前述形式。 也就是說，調(diào)制和解調(diào)處理單元84'還可以在接收時將來自高頻處理單元21的作為接收 調(diào)制波信號的接收RF信號轉(zhuǎn)換為接收數(shù)據(jù)，并且將轉(zhuǎn)換后的接收數(shù)據(jù)輸出到微處理器信 號處理單元4 ；并且在發(fā)射時將來自微處理器信號處理單元4的發(fā)射數(shù)據(jù)轉(zhuǎn)換為發(fā)射RF信 號作為發(fā)射調(diào)制波信號，并且將轉(zhuǎn)換后的發(fā)射RF信號輸出到高頻處理單元21。在這種情形中，在本發(fā)明第四實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)的修改中，如圖23所 示，高頻處理單元21具有雙工器(DUP) 52、低噪聲放大器(LNA) 53、帶通濾波器(BPF) 54和 60、以及功率放大器(PA) 59。解調(diào)器(DEM) 22將來自帶通濾波器(BPF) 54的接收RF信號轉(zhuǎn)換為接收模擬BB信 號(模擬I信號和模擬Q信號)，并且將轉(zhuǎn)換后的接收模擬BB信號輸出到A/D轉(zhuǎn)換器24-1 和 24-1。解調(diào)器(DEM) 22的接收符號時鐘再現(xiàn)電路生成(再現(xiàn))初級接收符號時鐘，該時 鐘的頻率是接收模擬BB信號上疊加的接收符號頻率的η倍(η是整數(shù))，并且將所生成(再現(xiàn))的初級接收符號時鐘輸出到時鐘發(fā)生器35。A/D轉(zhuǎn)換器24-1和24-1、D/A轉(zhuǎn)換器25-1和25-1、解碼器(DEC)71、編碼器(ENC) 72、微波發(fā)射和接收單元接口 46、微處理器信號處理 單元接口 47、以及微處理器信號處理電路(CPU) 48與來自時鐘發(fā)生器35的次級接收符號時 鐘相同步地操作。調(diào)制器(MOD) 23將發(fā)射模擬BB信號(模擬I信號和模擬Q信號)轉(zhuǎn)換為發(fā)射RF 信號；并且將轉(zhuǎn)換后的發(fā)射RF信號通過帶通濾波器(BPF) 60輸出到功率放大器(PA) 59。第五實(shí)施例圖6示出了使用微波波段正交幅度調(diào)制波的數(shù)據(jù)處理終端系統(tǒng)的配置，作為本發(fā) 明第五實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)。在第五實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中，除了第三施例 的效果之外，即使不從微波發(fā)射和接收單元向微處理器信號處理單元輸出接收符號時鐘， 微處理器信號處理電路(CPU)在所有時間都操作，而不需要切換輸出到微處理器信號處理 單元中微處理器信號處理電路(CPU)的時鐘源。在第五實(shí)施例中，省略與前面重復(fù)的描述。第五實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)具有連接到網(wǎng)絡(luò)的天線51、微波發(fā)射和接收單元 9、以及微處理器信號處理單元10。天線51與微波發(fā)射和接收單元9是發(fā)射和接收裝置(通 信裝置)。微處理器信號處理單元10是數(shù)據(jù)處理終端。即，在第三實(shí)施例的數(shù)據(jù)處理終端 系統(tǒng)中，提供了微波發(fā)射和接收單元9以及微處理器信號處理單元10，而不是第三實(shí)施例 的數(shù)據(jù)處理終端系統(tǒng)中的微波發(fā)射和接收單元5以及微處理器信號處理單元6。微波發(fā)射和接收單元9具有高頻處理單元21、以及調(diào)制和解調(diào)處理單元85。高頻 處理單元21與第一實(shí)施例中的高頻處理單元21相同(見圖2)。調(diào)制和解調(diào)處理單元85具有解調(diào)器(DEM) 22、調(diào)制器(MOD) 23、以及基帶處理單 元?；鶐幚韱卧哂心?shù)(A/D)轉(zhuǎn)換器24-1和24-2、數(shù)模(D/A)轉(zhuǎn)換器25_1和25_2、 以及微波發(fā)射和接收單元接口(I/F)31。解調(diào)器(DEM) 22、調(diào)制器(MOD) 23、A/D轉(zhuǎn)換器24_1 和24-2、D/A轉(zhuǎn)換器25-1和25_2、以及微波發(fā)射和接收單元接口 31與第三實(shí)施例中相同 (見圖4)。微處理器信號處理單元10具有微處理器信號處理單元接口(I/F) 34、微處理器信 號處理電路(CPU) 26、以及時鐘發(fā)生器(CLOCK GEN) 36。微處理器信號處理單元接口 34、微 處理器信號處理電路26與第三實(shí)施例中相同(見圖4)。以這樣的方式來配置第五實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)能夠向/從微處理器信號 處理單元10中附上/拆除微波發(fā)射和接收單元9。即使在微波發(fā)射和接收單元9與微處理 器信號處理單元10分離時，微處理器信號處理電路(CPU) 26也可以與來自時鐘發(fā)生器36 的時鐘(稍后描述)相同步地執(zhí)行存儲器中存儲的多個程序中不使用微波發(fā)射和接收功能 的通用程序(例如，電子表格處理和字處理)(未示出)，并且與所述時鐘同步地執(zhí)行通用數(shù) 據(jù)處理(只使用數(shù)據(jù)處理終端的功能的處理)。換言之，用戶可以將第五實(shí)施例的數(shù)據(jù)處理 終端系統(tǒng)用作只具有微處理器信號處理單元10的功能的數(shù)據(jù)處理終端。調(diào)制和解調(diào)處理單元85的解調(diào)器(DEM) 22具有載波再現(xiàn)電路(未示出)和接收 符號時鐘再現(xiàn)電路(未示出)。調(diào)制和解調(diào)處理單元85的解調(diào)器(DEM) 22的載波再現(xiàn)電路 與第一實(shí)施例中調(diào)制和解調(diào)處理單元81的解調(diào)器(DEM) 22的載波再現(xiàn)電路相同。解調(diào)器(DEM) 22的接收符號時鐘再現(xiàn)電路與第三實(shí)施例中調(diào)制和解調(diào)處理單元 83的解調(diào)器(DEM) 22的接收符號時鐘具有不同的接收符號時鐘輸出目的地。接收符號時鐘再現(xiàn)電路生成(再現(xiàn))接收符號時鐘，該時鐘的頻率比疊加在接收模擬BB信號上的接收符 號頻率大η倍(η是整數(shù))，并且將所生成(再現(xiàn))的接收符號時鐘輸出到A/D轉(zhuǎn)換器24_1 和24-2、D/A轉(zhuǎn)換器25-1和25_2、微波發(fā)射和接收單元接口 31、微處理器信號處理單元接 口 34、以及時鐘發(fā)生器36。作為時鐘發(fā)生器36，可以使用分頻器電路和PLL(鎖相環(huán))電路。時鐘發(fā)生器36 輸入來自解調(diào)器(DEM) 22的接收符號時鐘作為初級時鐘，并且PLL電路生成與初級時鐘同 步的次級時鐘，并將所生成的次級時鐘輸出到微處理器信號處理電路(CPU) 26。當(dāng)沒有主時 鐘時，時鐘發(fā)生器36自振蕩，并且將次級時鐘輸出到微處理器信號處理電路(CPU) 26。接著，將描述在第五實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)接收信號時的操作。省略與第三 實(shí)施例重復(fù)的操作的描述。在解調(diào)器(DEM) 22中，來自帶通濾波器(BPF) 56的接收IF信號被轉(zhuǎn)換為作為接收 模擬BB信號的模擬I信號和模擬Q信號，然后被輸出到A/D轉(zhuǎn)換器24-1和24_2。解調(diào)器 (DEM) 22的接收符號時鐘再現(xiàn)電路再現(xiàn)接收 符號時鐘(該時鐘與接收模擬BB信號中包含 的接收符號的頻率同步)，然后再現(xiàn)的接收符號時鐘被輸出到A/D轉(zhuǎn)換器24-1和24-2、D/A 轉(zhuǎn)換器25-1和25-2、微波發(fā)射和接收單元接口 31、微處理器信號處理單元接口 34、以及時 鐘發(fā)生器36。時鐘發(fā)生器36生成與來自解調(diào)器(DEM) 22的接收符號時鐘(初級時鐘)同 步的次級時鐘，并且將所生成的次級時鐘輸出到微處理器信號處理電路(CPU) 26?；谖⑻幚砥餍盘柼幚黼娐?CPU)26所執(zhí)行的通信處理程序中，來自微處理器信 號處理單元接口 34的接收數(shù)字BB信號(數(shù)字I信號和數(shù)字Q信號)經(jīng)歷了與來自時鐘發(fā) 生器36的次級時鐘同步地糾錯過程、解碼過程、標(biāo)識數(shù)據(jù)去除過程、傅立葉變換、以及數(shù)字 波形整形處理，然后被轉(zhuǎn)換為接收數(shù)據(jù)。微處理器信號處理電路(CPU) 26基于應(yīng)用程序(例 如，電子郵件處理程序)來處理接收數(shù)據(jù)。接著，將描述在第五實(shí)施例中的數(shù)據(jù)處理終端系統(tǒng)發(fā)射信號時的操作。省略與第 三實(shí)施例重復(fù)的操作的描述。在基于應(yīng)用程序(例如，電子郵件處理程序)生成發(fā)射數(shù)據(jù)之后，微處理器信號處 理電路(CPU) 26基于通信處理程序，與來自時鐘發(fā)生器36的次級時鐘相同步地對發(fā)射數(shù)據(jù) 執(zhí)行用于糾錯的冗余數(shù)據(jù)添加過程、編碼過程、標(biāo)識數(shù)據(jù)添加過程、反傅立葉變換、以及數(shù) 字波形整形處理，然后將處理過的發(fā)射數(shù)據(jù)轉(zhuǎn)換為發(fā)射數(shù)字BB信號(數(shù)字I信號和數(shù)字Q 信號)；并且與次級時鐘同步地將轉(zhuǎn)換后的發(fā)射數(shù)字BB信號輸出到微處理器信號處理單元 接口 34。在第五實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中，如果接收停止或者如果微波發(fā)射和接收單 元9與微處理器信號處理單元10因?yàn)槟撤N原因而被分離，則微處理器信號處理單元10不 能輸入接收符號時鐘(初級時鐘)。即使在這種情形中，通過時鐘發(fā)生器36的PLL電路的 自振蕩，還是向微處理器信號處理電路(CPU) 26輸出次級時鐘。由于這一原因，即使在微波 發(fā)射和接收單元9被附加到微處理器信號處理單元10或者在微波發(fā)射和接收單元9與微 處理器信號處理單元10被分開時，微處理器信號處理電路(CPU) 26也以與來自時鐘發(fā)生器 36的次級時鐘同步的定時操作。這樣，除了第三實(shí)施例的效果之外，在第五實(shí)施例中，即使 在沒有從微波發(fā)射和接收單元9向微處理器信號處理單元10輸出接收符號時鐘，也不需要 切換輸出到微處理器信號處理單元10中的微處理器信號處理電路(CPU) 26的時鐘源，并且微處理器信號處理電路(CPU) 26在所有時間都操作。在該實(shí)施例中，時鐘發(fā)生器36向微處理器信號處理電路(CPU) 26提供與作為初級 時鐘的接收符號時鐘同步的次級時鐘。然而，時鐘發(fā)生器36可以向微處理器信號處理電路 (CPU) 26提供頻率與接收符號時鐘頻率不同的次級時鐘。因此，在第五實(shí)施例的數(shù)據(jù)處理終 端系統(tǒng)中，例如通過在低功率模式時降低微處理器信號處理電路(CPU) 26的操作頻率，可 以容易地改變操作頻率。另外，在第五實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中，調(diào)制和解調(diào)處理單元85在接收時將 來自高頻處理單元21的作為接收調(diào)制波信號的接收中頻信號(接收IF信號)轉(zhuǎn)換為接收 數(shù)字BB信號，并且將轉(zhuǎn)換后的接收數(shù)字BB信號輸出到微處理器信號處理單元10 ；在發(fā)射 時，將來自微處理器信號處理單元10的發(fā)射數(shù)字BB信號轉(zhuǎn)換為發(fā)射中頻信號(發(fā)射IF信 號)作為發(fā)射調(diào)制波信號，并且將轉(zhuǎn)換后的發(fā)射IF信號輸出到高頻處理單元21。然而，本 發(fā)明并不限于前述形式。也就是說，調(diào)制和解調(diào)處理單元85還可以在接收時將來自高頻處 理單元21的作為接收調(diào)制波信號的接收RF信號轉(zhuǎn)換為接收數(shù)字BB信號，并且將轉(zhuǎn)換后的 接收數(shù)字BB信號輸出到微處理器信號處理單元10 ；并且在發(fā)射時將來自微處理器信號處 理單元10的發(fā)射數(shù)字BB信號轉(zhuǎn)換為發(fā)射RF信號作為發(fā)射調(diào)制波信號，并且將轉(zhuǎn)換后的發(fā) 射RF信號輸出到高頻處理單元21。在這種情形中，在本發(fā)明第五實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)的修改中，如圖14所 示，高頻處理單元21具有雙工器(DUP) 52、低噪聲放大器(LNA) 53、帶通濾波器(BPF) 54和 60、以及功率放大器(PA) 59。解調(diào)器(DEM) 22將來自帶通濾波器(BPF) 54的接收RF信號轉(zhuǎn)換為接收模擬BB信 號(模擬I信號和模擬Q信號)，并且將轉(zhuǎn)換后的接收模擬BB信號輸出到A/D轉(zhuǎn)換器24-1 和 24-1。解調(diào)器(DEM) 22的接收符號時鐘再現(xiàn)電路生成(再現(xiàn))接收符號時鐘，該時鐘的 頻率比接收模擬BB信號上疊加的接收符號頻率大η倍(η是整數(shù))，并且將所生成(再現(xiàn)) 的接收符號時鐘輸出到A/D轉(zhuǎn)換器24-1和24-1、D/A轉(zhuǎn)換器25_1和25_1、微波發(fā)射和接 收單元接口 31、微處理器信號處理單元接口 34、以及時鐘發(fā)生器36。A/D轉(zhuǎn)換器24-1和 24-1、D/A轉(zhuǎn)換器25-1和25_1、微波發(fā)射和接收單元接口 31、微處理器信號處理單元接口 34、以及時鐘發(fā)生器36與來自解調(diào)器(DEM) 22的接收符號時鐘相同步地操作。微處理器信 號處理電路(CPU)48與來自時鐘發(fā)生器36的次級接收符號時鐘相同步地操作。調(diào)制器(MOD) 23將發(fā)射模擬BB信號(模擬I信號和模擬Q信號)轉(zhuǎn)換為發(fā)射RF 信號；并且將轉(zhuǎn)換后的發(fā)射RF信號通過帶通濾波器(BPF) 60輸出到功率放大器(PA) 59。另外，在本發(fā)明第五實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中，如圖19所示，第五實(shí)施例的 數(shù)據(jù)處理終端系統(tǒng)可以應(yīng)用于第二實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)。第五實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)具有微處理器信號處理單元10'，而不是微處 理器信號處理單元10。微處理器信號處理單元10'具有第二實(shí)施例的微處理器信號處理 單元的微處理器信號處理單元接口 47以及微處理器信號處理電路(CPU)48、以及上述時 鐘發(fā)生器36。在第五實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中，微波發(fā)射和接收單元9具有調(diào)制和 解調(diào)處理單元85'，而不是調(diào)制和解調(diào)處理單元85調(diào)制和解調(diào)處理單元85'具有解調(diào)器 (DEM) 22、調(diào)制器(MOD) 23、以及基帶處理單元?；鶐幚韱卧哂蠥/D轉(zhuǎn)換器24_1和24_1、D/A轉(zhuǎn)換器25-1和25-1、解碼器(DEC)71、編碼器(ENC) 72、以及微波發(fā)射和接收單元接口 46。這種情形中，解調(diào)器(DEM) 22的接收符號時鐘再現(xiàn)電路生成(再現(xiàn))接收符號時 鐘，該時鐘的頻率比解調(diào)器(DEM) 22中生成的接收模擬BB信號上疊加的接收符號的頻率大 η (η是整數(shù))倍，并且將所生成(再現(xiàn))的接收符號時鐘輸出到A/D轉(zhuǎn)換器24_1和24_1、 D/A轉(zhuǎn)換器25-1和25-1、解碼器(DEC) 71、編碼器(ENC) 72、微波發(fā)射和接收單元接口 46、 微處理器信號處理單元接口 47、以及時鐘發(fā)生器36。A/D轉(zhuǎn)換器24-1和24-l、D/A轉(zhuǎn)換器 25-1和25-1、解碼器(DEC)71、編碼器(ENC) 72、微波發(fā)射和接收單元接口 46、微處理器信號 處理單元接口 47、以及時鐘發(fā)生器36與來自解調(diào)器(DEM) 22的接收符號時鐘相同步地操 作。微處理器信號處理電路(CPU)48與來自時鐘發(fā)生器36的次級接收符號時鐘相同步地 操作。同樣，在第五實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中，調(diào)制和解調(diào)處理單元85'在接收時 將來自高頻處理單元21的作為接收調(diào)制波信號的接收中頻信號(接收IF信號)轉(zhuǎn)換為接 收數(shù)據(jù)，并且將轉(zhuǎn)換后的接收數(shù)據(jù)輸出到微處理器信號處理單元10'；在發(fā)射時將來自微 處理器信號處理單元10'的發(fā)射數(shù)據(jù)轉(zhuǎn)換為發(fā)射中頻信號(發(fā)射IF信號)作為發(fā)射調(diào)制 波信號，并且將轉(zhuǎn)換后的發(fā)射IF 信號輸出到高頻處理單元21。然而，本發(fā)明并不限于前述 形式。也就是說，調(diào)制和解調(diào)處理單元85'還可以在接收時將來自高頻處理單元21的作為 接收調(diào)制波信號的接收RF信號轉(zhuǎn)換為接收數(shù)據(jù)，并且將轉(zhuǎn)換后的接收數(shù)據(jù)輸出到微處理 器信號處理單元10'；并且在發(fā)射時將來自微處理器信號處理單元10'的發(fā)射數(shù)據(jù)轉(zhuǎn)換為 發(fā)射RF信號作為發(fā)射調(diào)制波信號，并且將轉(zhuǎn)換后的發(fā)射RF信號輸出到高頻處理單元21。在這種情形中，在本發(fā)明第五實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)的修改中，如圖24所 示，高頻處理單元21具有雙工器(DUP) 52、低噪聲放大器(LNA) 53、帶通濾波器(BPF) 54和 60、以及功率放大器(PA) 59。解調(diào)器(DEM) 22將來自帶通濾波器(BPF) 54的接收RF信號轉(zhuǎn)換為接收模擬BB信 號(模擬I信號和模擬Q信號)，并且將轉(zhuǎn)換后的接收模擬BB信號輸出到A/D轉(zhuǎn)換器24-1 和 24-1。解調(diào)器(DEM) 22的接收符號時鐘再現(xiàn)電路生成(再現(xiàn))接收符號時鐘，該時鐘的 頻率比接收模擬BB信號上疊加的接收符號頻率大η倍(η是整數(shù))，并且將所生成(再現(xiàn)) 的接收符號時鐘輸出到A/D轉(zhuǎn)換器24-1和24-1、D/A轉(zhuǎn)換器25-1和25_1、解碼器(DEC) 71、 編碼器(ENC) 72、微波發(fā)射和接收單元接口 46、微處理器信號處理單元接口 47、以及時鐘 發(fā)生器36。A/D轉(zhuǎn)換器24-1和24-1、D/A轉(zhuǎn)換器25-1和25-1、解碼器(DEC)71、編碼器 (ENC) 72、微波發(fā)射和接收單元接口 46、微處理器信號處理單元接口 47、以及時鐘發(fā)生器36 與來自解調(diào)器(DEM) 22的接收符號時鐘相同步地操作。微處理器信號處理電路(CPU)48與 來自時鐘發(fā)生器36的次級接收符號時鐘相同步地操作。調(diào)制器(MOD) 23將發(fā)射模擬BB信號(模擬I信號和模擬Q信號)轉(zhuǎn)換為發(fā)射RF 信號；并且將轉(zhuǎn)換后的發(fā)射RF信號通過帶通濾波器(BPF) 60輸出到功率放大器(PA) 59。第六實(shí)施例圖7示出了使用微波波段正交幅度調(diào)制波的數(shù)據(jù)處理終端系統(tǒng)的配置，作為本發(fā) 明第六實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)。在第六實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中，除了第四實(shí)施例的效果之外，還可以簡化用于再現(xiàn)載波的載波再現(xiàn)電路以及用于再現(xiàn)接收符號時鐘的接 收符號時鐘再現(xiàn)電路，并且可以改進(jìn)所再現(xiàn)的載波以及接收符號時鐘的相位噪聲。在第六 實(shí)施例中，省略與前面重復(fù)的描述。第六實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)具有連接到網(wǎng)絡(luò)的天線51、微波發(fā)射和接收單元 11、以及微處理器信號處理單元6。天線51與微波發(fā)射和接收單元11是發(fā)射和接收裝置 (通信裝置)。微處理器信號處理單元6是數(shù)據(jù)處理終端。即，第六實(shí)施例的數(shù)據(jù)處理終端 系統(tǒng)具有微波發(fā)射和接收單元11，而不是第四實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中的微波發(fā)射和 接收單元7。以這樣的方式來配置第六實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)能夠向/從微處理器 信號處理單元6中附上/拆除微波發(fā)射和接收單元11。在微波發(fā)射和接收單元11與微處 理器信號處理單元6分離時，用戶可以將第六實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)用作只具有微處 理器信號處理單元6的功能的數(shù)據(jù)處理終端。 微波發(fā)射和接收單元11具有高頻處理單元37以及調(diào)制和解調(diào)處理單元86。高頻處理單元37在接收時將天線51接收到的接收RF信號轉(zhuǎn)換為接收中頻信號 (接收IF信號)；并且將轉(zhuǎn)換后的接收IF信號輸出到調(diào)制和解調(diào)處理單元86。高頻處理 單元37在發(fā)射時將來自調(diào)制和解調(diào)處理單元86的發(fā)射IF信號轉(zhuǎn)換為發(fā)射RF信號，并且 將轉(zhuǎn)換后的發(fā)射RF信號通過天線51發(fā)射出去。調(diào)制和解調(diào)處理單元86在接收時將來自高頻處理單元37的接收IF信號轉(zhuǎn)換為 接收數(shù)字基帶信號(接收數(shù)字BB信號)，并且將轉(zhuǎn)換后的接收數(shù)字BB信號輸出到微處理器 信號處理單元6。調(diào)制和解調(diào)處理單元86在發(fā)射時將發(fā)射數(shù)字基帶信號(發(fā)射數(shù)字BB信 號)轉(zhuǎn)換為發(fā)射IF信號，并且將轉(zhuǎn)換后的發(fā)射IF信號輸出到高頻處理單元37。高頻處理單元37具有雙工器(DUP)52、低噪聲放大器(LNA) 53、帶通濾波器 (BPF) 54,56,60和62、變頻器(CONV) 40和61、本地振蕩器(OSC) 57和58、以及功率放大器 (PA) 59。雙工器(DUP) 52、低噪聲放大器(LNA) 53、帶通濾波器(BPF) 54、56、60和62、變頻器 (CONV) 61、本地振蕩器(OSC) 57和58、以及功率放大器(PA) 59與第一實(shí)施例中相同(見圖 2)。即，高頻處理單元37具有變頻器(CONV) 40，而不是第一實(shí)施例中微波發(fā)射和接收單元 1的變頻器(CONV) 55。調(diào)制和解調(diào)處理單元86具有解調(diào)器(DEM) 38、調(diào)制器(MOD) 23、以及基帶處理單 元。基帶處理單元具有模數(shù)(A/D)轉(zhuǎn)換器24-1和24-2、數(shù)模(D/A)轉(zhuǎn)換器25_1和25_2、 微波發(fā)射和接收單元接口(I/F)31以及時鐘發(fā)生器(CLOCK GEN) 39。調(diào)制器(MOD) 23、A/D 轉(zhuǎn)換器24-1和24-2、D/A轉(zhuǎn)換器25_1和25_2、以及微波發(fā)射和接收單元接口 31與第四實(shí) 施例中相同(見圖5)。即，調(diào)制和解調(diào)處理單元86具有解調(diào)器(DEM) 38和時鐘發(fā)生器39， 而不是第四實(shí)施例中調(diào)制和解調(diào)處理單元84的解調(diào)器(DEM) 22和時鐘發(fā)生器35。變頻器(CONV) 40將由帶通濾波器(BPF) 54去除了多余頻率分離的接收RF信號與 本地振蕩器(OSC) 57所生成的本地振蕩信號混合；將混合后的接收RF信號轉(zhuǎn)換為接收中頻 接收中頻信號(接收IF信號)；并且將轉(zhuǎn)換后的接收IF信號通過帶通濾波器(BPF) 56輸 出到調(diào)制和解調(diào)處理單元86的解調(diào)器(DEM) 38。變頻器(CONV) 40生成(提取)來自帶通濾波器(BPF) 54的接收RF信號上疊加的 參考相位信號，并且將所生成(提取)的參考相位信號輸出到時鐘發(fā)生器39。時鐘發(fā)生器39具有接收符號時鐘再現(xiàn)電路(未示出)。
基于來自變頻器(CONV)40的參考相位信號，時鐘發(fā)生器39生成(再現(xiàn))接收符 號時鐘，該時鐘的頻率比接收符號頻率大η倍(η是整數(shù))，并且將所生成(再現(xiàn))的接收符 號時鐘輸出到A/D轉(zhuǎn)換器24-1和24-2、D/A轉(zhuǎn)換器25_1和25_2、微波發(fā)射和接收單元接 口 31、微處理器信號處理單元接口 34、以及微處理器信號處理電路(CPU) 26。接收符號時鐘 與參考相位信號同步，并且其頻率與參考相位信號的頻率不同。時鐘發(fā)生器還具有載波再現(xiàn)電路(未示出)?；趤碜宰冾l器(CONV) 40的參考相位信號，時鐘發(fā)生器39生成(再現(xiàn))載波，并 且將所生成(再現(xiàn))的載波輸出到解調(diào)器(DEM) 38。載波與參考相位信號同步，并且其頻率 不同于參考相位信號的頻率。調(diào)制和解調(diào)處理單元86的解調(diào)器(DEM) 38利用來自時鐘發(fā)生器39的載波，執(zhí)行 相干檢測，并且將來自帶通濾波器(BPF) 56的接收IF信號轉(zhuǎn)換為接收模擬BB信號。在QAM 調(diào)制信號的情形中，解調(diào)器(DEM) 38根據(jù)從時鐘發(fā)生器39提供的載波來生成(再現(xiàn))同相 載波和正交載波。通過使用所生成(再現(xiàn))的同相載波和正交載波，解調(diào)器(DEM) 38對QAM 調(diào)制波(同相調(diào)制波和正交調(diào)制波)執(zhí)行相干檢測，以將QAM調(diào)制波轉(zhuǎn)換為接收模擬BB信 號，即，模擬同相分量信號(模擬I信號)和模擬正交分量信號(模擬Q信號)，并且將轉(zhuǎn)換 后的接收模擬BB信號輸出到A/D轉(zhuǎn)換器24-1和24-2。A/D轉(zhuǎn)換器24-1和24_2利用與來自時鐘發(fā)生器39的接收符號時鐘同步的采樣時 鐘，對模擬I信號和模擬Q信號進(jìn)行采樣；生成(轉(zhuǎn)換)與采樣時模擬I信號和模擬Q信號 所表現(xiàn)出的載波幅度相對應(yīng)的數(shù)字同相分量信號(數(shù)字I信號)和數(shù)字正交分量信號(數(shù) 字Q信號)作為接收數(shù)字基帶信號(接收數(shù)字BB信號)；并且將所生成(轉(zhuǎn)換)的接收數(shù) 字基帶信號輸出到微波發(fā)射和接收單元接口 31。接著，將描述在第六實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)接收信號時的操作。省略與第四 實(shí)施例重復(fù)的操作的描述。由天線51接收到的接收RF信號被雙工器(DUP) 52輸出到低噪聲放大器(LNA)53。 接收RF信號被低噪聲放大器(LNA) 53放大，然后由帶通濾波器(BPF) 54去除接收RF信號 中載波頻帶之外的不期望的頻率分量。在變頻器(C0NV)40中，去除了不期望的頻率分量的接收RF信號與由本地振蕩器 (OSC) 57生成的本地振蕩信號混合，然后被轉(zhuǎn)換為接收IF信號。對于接收IF信號，由帶通 濾波器(BPF)56來選擇載波頻帶，然后輸出到解調(diào)器(DEM) 38。在變頻器(C0NV)40將接收RF信號轉(zhuǎn)換為接收IF信號同時，變頻器(C0NV)40中 的解復(fù)用器電路(未示出)將接收RF信號上疊加的參考相位信號分離出來，然后輸出到時 鐘發(fā)生器39。在參考相位信號中，從時鐘發(fā)生器39向A/D轉(zhuǎn)換器24-1和24-2、D/A轉(zhuǎn)換 器25-1和25-2、微波發(fā)射和接收單元接口 31、微處理器信號處理單元接口 34、以及微處理 器信號處理電路(CPU) 26輸出與參考相位信號同步的時鐘。還從時鐘發(fā)生器39向解調(diào)器 (DEM) 38輸出從參考相位信號中再現(xiàn)的載波。在解調(diào)器(DEM) 38中，來自帶通濾波器(BPF) 56的接收IF信號被轉(zhuǎn)換為模擬I信 號和模擬Q信號作為接收模擬BB信號，然后被輸出到A/D轉(zhuǎn)換器24-1和24_2。在A/D轉(zhuǎn)換器24-1和24_2中，利用與來自時鐘發(fā)生器39的接收符號時鐘相同步 的采樣時鐘，對來自解調(diào)器(DEM) 38的模擬I信號和模擬Q信號執(zhí)行采樣，并且被轉(zhuǎn)換為數(shù)字I信號和數(shù)字Q信號作為接收數(shù)字BB信號，然后與接收符號時鐘同步地輸出到微波發(fā)射 和接收單元接口 31。在微波發(fā)射和接收單元接口 31的轉(zhuǎn)換電路中，接收數(shù)字BB信號(來自A/D轉(zhuǎn)換 器24-1和24-2的數(shù)字I信號和數(shù)字Q信號)經(jīng)歷了與來自時鐘發(fā)生器39的接收符號時 鐘同步地信號電平轉(zhuǎn)換過程以及并行位轉(zhuǎn)換過程，并且與接收符號時鐘同步地輸出到微處 理器信號處理單元接口 34。在微處理器信號處理單元接口 34的轉(zhuǎn)換電路中，來自微波發(fā)射和接收單元接口 31的接收數(shù)字BB信號(數(shù)字I信號和數(shù)字Q信號)經(jīng)歷了與來自時鐘發(fā)生器39的接收符 號時鐘同步地信號電平轉(zhuǎn)換過程以及并行位轉(zhuǎn)換過程，然后與接收符號時鐘同步地輸出到 微處理器信號處理電路(CPU) 26?；谖⑻幚砥餍盘柼幚黼娐?CPU)26所執(zhí)行的通信處理程序中，來自微處理器信 號處理單元接口 34的接收數(shù)字BB信號(數(shù)字I信號和數(shù)字Q信號)經(jīng)歷了與來自時鐘發(fā) 生器39的接收符號時鐘同步地糾錯過程、解碼過 程、標(biāo)識數(shù)據(jù)去除過程、傅立葉變換、以及 數(shù)字波形整形處理，然后被轉(zhuǎn)換為接收數(shù)據(jù)。微處理器信號處理電路(CPU) 26基于應(yīng)用程 序(例如，電子郵件處理程序)來處理接收數(shù)據(jù)。接著，將描述在第六實(shí)施例中的數(shù)據(jù)處理終端系統(tǒng)發(fā)射信號時的操作。省略與第 四實(shí)施例重復(fù)的操作的描述。在基于應(yīng)用程序(例如，電子郵件處理程序)生成發(fā)射數(shù)據(jù)之后，微處理器信號處 理電路(CPU) 26基于通信處理程序，與來自時鐘發(fā)生器39的接收符號時鐘同步地對發(fā)射數(shù) 據(jù)執(zhí)行用于糾錯的冗余數(shù)據(jù)添加過程、編碼過程、標(biāo)識數(shù)據(jù)添加過程、反傅立葉變換、以及 數(shù)字波形整形處理；將發(fā)射數(shù)據(jù)轉(zhuǎn)換為發(fā)射數(shù)字BB信號(數(shù)字I信號和數(shù)字Q信號)；并 且與接收符號時鐘同步地將轉(zhuǎn)換后的發(fā)射數(shù)字BB信號輸出到微處理器信號處理單元接口 34。在微處理器信號處理單元接口 34的轉(zhuǎn)換電路中，來自微處理器信號處理電路 (CPU) 26的發(fā)射數(shù)字BB信號(數(shù)字I信號和數(shù)字Q信號)經(jīng)歷與來自時鐘發(fā)生器39的接 收符號時鐘同步地信號電平轉(zhuǎn)換過程以及并行位轉(zhuǎn)換過程，然后與接收符號時鐘同步地輸 出到微波發(fā)射和接收單元接口 31。在微波發(fā)射和接收單元接口 31的轉(zhuǎn)換電路中，來自微處理器信號處理單元接口 34的發(fā)射數(shù)字BB信號(數(shù)字I信號和數(shù)字Q信號)經(jīng)歷了與來自時鐘發(fā)生器39的接收符 號時鐘同步地信號電平轉(zhuǎn)換過程以及并行位轉(zhuǎn)換過程，然后與接收符號時鐘同步地輸出到 D/A轉(zhuǎn)換器25-1和25-2。在D/A轉(zhuǎn)換器25-1和25_2中，來自微波發(fā)射和接收單元接口 31的發(fā)射數(shù)字BB 信號(數(shù)字I信號和數(shù)字Q信號)與來自時鐘發(fā)生器39的接收符號時鐘相同步地被轉(zhuǎn)換 為發(fā)射模擬BB信號(模擬I信號和模擬Q信號)，然后被輸出到調(diào)制器(M0D)23。在調(diào)制器(MOD) 23中，發(fā)射模擬BB信號(來自D/A轉(zhuǎn)換器25-1和25-2的模擬I 信號和模擬Q信號)被轉(zhuǎn)換為發(fā)射IF信號，然后被輸出到帶通濾波器(BPF)62。在第六實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中，不是第四實(shí)施例中的解調(diào)器(DEM) 22使用 調(diào)制波來再現(xiàn)載波以再現(xiàn)接收符號時鐘，而是時鐘發(fā)生器39使用來自變頻器(CONV)40的 參考相位信號來再現(xiàn)接收符號時鐘和載波。由于這一原因，在第六實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中，可以簡化載波再現(xiàn)電路和接收符號時鐘再現(xiàn)電路的配置，因?yàn)檩d波和接收符號時 鐘是從相位比調(diào)制波更加清楚的參考相位信號中再現(xiàn)的。 在第六實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中，利用參考相位信號來再現(xiàn)載波和接收符號 時鐘。由于這一原因，在第六實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中，可以改進(jìn)所再現(xiàn)的載波和接收 符號時鐘的相位噪聲。這樣，在第六實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中，除了第四實(shí)施例的效果之外，還可以 簡化用于再現(xiàn)載波的載波再現(xiàn)電路以及用于再現(xiàn)接收符號時鐘的接收符號時鐘再現(xiàn)電路， 并且可以改進(jìn)所再現(xiàn)的載波以及接收符號時鐘的相位噪聲。在第六實(shí)施例中，省略與前面 重復(fù)的描述。應(yīng)該注意，在該實(shí)施例中，時鐘發(fā)生器39具有載波再現(xiàn)電路。然而，可以是解調(diào)器 (DEM) 38而不是時鐘發(fā)生器39具有載波再現(xiàn)電路。在這種情形中，時鐘發(fā)生器39向解調(diào) 器(DEM) 38輸出與參考相位信號同步的信號(例如，可以是接收符號時鐘或參考相位信號 自身)?；谇懊娴拿枋觯庹{(diào)器(DEM) 38生成(再現(xiàn))同相載波和正交載波，并且對QAM 調(diào)制波(同相調(diào)制波和正交調(diào)制波)執(zhí)行相干檢測，以轉(zhuǎn)換為接收模擬BB信號，S卩，模擬同 相分量信號(模擬I信號)和模擬正交分量信號(模擬Q信號)，然后被輸出到A/D轉(zhuǎn)換器 24-1 和 24-2。另外，在第六實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中，調(diào)制和解調(diào)處理單元86在接收時將 來自高頻處理單元21的作為接收調(diào)制波信號的接收中頻信號(接收IF信號)轉(zhuǎn)換為接 收數(shù)字BB信號，并且將轉(zhuǎn)換后的接收數(shù)字BB信號輸出到微處理器信號處理單元6 ；在發(fā)射 時，將來自微處理器信號處理單元6的發(fā)射數(shù)字BB信號轉(zhuǎn)換為發(fā)射中頻信號(發(fā)射IF信 號)作為發(fā)射調(diào)制波信號，并且將轉(zhuǎn)換后的發(fā)射IF信號輸出到高頻處理單元21。然而，本 發(fā)明并不限于前述形式。也就是說，調(diào)制和解調(diào)處理單元86還可以在接收時將來自高頻處 理單元21的作為接收調(diào)制波信號的接收RF信號轉(zhuǎn)換為接收數(shù)字BB信號，并且將轉(zhuǎn)換后的 接收數(shù)字BB信號輸出到微處理器信號處理單元6 ；并且在發(fā)射時將來自微處理器信號處理 單元6的發(fā)射數(shù)字BB信號轉(zhuǎn)換為發(fā)射RF信號作為發(fā)射調(diào)制波信號，并且將轉(zhuǎn)換后的發(fā)射 RF信號輸出到高頻處理單元21。在這種情形中，在本發(fā)明第六實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)的修改中，如圖15所 示，高頻處理單元21具有雙工器(DUP) 52、低噪聲放大器(LNA) 53、帶通濾波器(BPF) 54和 60、以及功率放大器(PA) 59。帶通濾波器(BPF) 54具有接收信號帶通濾波器(未示出)和 參考信號帶通濾波器(未示出)。在帶通濾波器(BPF)54的接收信號帶通濾波器中，設(shè)置接收RF信號的頻帶。接收 信號帶通濾波器只提取從低噪聲放大器(LNA) 53提供的接收RF信號，并且將所提取的接收 RF信號輸出到解調(diào)器(DEM) 38。在帶通濾波器(BPF) 54的參考相位信號帶通濾波器中，設(shè)置 參考相位信號的頻帶。參考相位信號帶通濾波器只提取從從低噪聲放大器(LNA) 53提供的 接收RF信號上疊加的參考相位信號，并且將所提取的參考相位信號輸出到時鐘發(fā)生器39?；趤碜詭V波器(BPF) 54的參考相位信號，時鐘發(fā)生器39生成(再現(xiàn))接收 符號時鐘，并且將所生成(再現(xiàn))的接收符號時鐘輸出到A/D轉(zhuǎn)換器24-1和24-1、D/A轉(zhuǎn) 換器25-1和25-1、微波發(fā)射和接收單元接口 31、微處理器信號處理單元接口 34、以及微處 理器信號處理電路(CPU) 26。A/D轉(zhuǎn)換器24-1和24-l、D/A轉(zhuǎn)換器25-1和25-1、微波發(fā)射和接收單元接口 31、微處理器信號處理單元接口 34、以及微處理器信號處理電路(CPU) 26與來自時鐘發(fā)生器39的接收符號時鐘相同步地操作。時鐘發(fā)生器39還基于來自帶通濾波 器(BPF) 54的參考相位信號，生成(再現(xiàn))載波，以輸出到解調(diào)器(DEM) 38。解調(diào)器(DEM) 38將來自帶通濾波器(BPF) 54的接收RF信號轉(zhuǎn)換為接收模擬BB信 號(模擬I信號和模擬Q信號)，并且將轉(zhuǎn)換后的接收模擬BB信號輸出到A/D轉(zhuǎn)換器24-1 和 24-1。調(diào)制器(MOD) 23將發(fā)射模擬BB信號(模擬I信號和模擬Q信號)轉(zhuǎn)換為發(fā)射RF 信號；并且將轉(zhuǎn)換后的發(fā)射RF信號通過帶通濾波器(BPF) 60輸出到功率放大器(PA) 59。另外，在本發(fā)明中，作為第六實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)的修改，如圖20所示，第 六實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)可以應(yīng)用于第二實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)。第六實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)具有第二實(shí)施例中的微處理器信號處理單元4， 而不是微處理器信號處理單元6。如上所述，微處理器信號處理單元4具有微處理器信號 處理單元接口 47以及微處理器信號處理電路(CPU) 48。在第六實(shí)施例的數(shù)據(jù)處理終端系 統(tǒng)中，微波發(fā)射和接收單元11具有調(diào)制和解調(diào)處理單元86'，而不是調(diào)制和解調(diào)處理單元 86。調(diào)制和解調(diào)處理單元86'具有解調(diào)器(DEM) 38、調(diào)制器(MOD) 23、以及基帶處理單元。 基帶處理單元具有A/D轉(zhuǎn)換器24-1和24-1、D/A轉(zhuǎn)換器25_1和25_1、解碼器(DEC) 71、編 碼器(ENC) 72、微波發(fā)射和接收單元接口 46、以及時鐘發(fā)生器39。這種情形中，時鐘發(fā)生器39基于來自變頻器(C0NV)40的參考相位信號來生成 (再現(xiàn))接收符號時鐘，并且將所生成(再現(xiàn))的接收符號時鐘輸出到A/D轉(zhuǎn)換器24-1和 24-1、D/A轉(zhuǎn)換器25-1和25-1、解碼器(DEC) 71、編碼器(ENC) 72、微波發(fā)射和接收單元接口 46、微處理器信號處理單元接口 47、以及微處理器信號處理電路(CPU) 48。A/D轉(zhuǎn)換器24_1 和24-1、D/A轉(zhuǎn)換器25-1和25_1、解碼器(DEC)71、編碼器(ENC) 72、微波發(fā)射和接收單元 接口 46、微處理器信號處理單元接口 47、以及微處理器信號處理電路(CPU) 48與來自時鐘 發(fā)生器39的接收符號時鐘相同步地操作。時鐘發(fā)生器39還基于來自變頻器(CONV)40的 參考相位信號來生成(再現(xiàn))載波，并且將所生成(再現(xiàn))的載波輸出到解調(diào)器(DEM) 38。另外，在第六實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中，調(diào)制和解調(diào)處理單元86'在接收時 將來自高頻處理單元21的作為接收調(diào)制波信號的接收中頻信號(接收IF信號)轉(zhuǎn)換為接 收數(shù)據(jù)，并且將轉(zhuǎn)換后的接收數(shù)據(jù)輸出到微處理器信號處理單元4 ；在發(fā)射時將來自微處 理器信號處理單元4的發(fā)射數(shù)據(jù)轉(zhuǎn)換為發(fā)射中頻信號(發(fā)射IF信號)作為發(fā)射調(diào)制波信 號，并且將轉(zhuǎn)換后的發(fā)射IF信號輸出到高頻處理單元21。然而，本發(fā)明并不限于前述形式。 也就是說，調(diào)制和解調(diào)處理單元86'還可以在接收時將來自高頻處理單元21的作為接收 調(diào)制波信號的接收RF信號轉(zhuǎn)換為接收數(shù)據(jù)，并且將轉(zhuǎn)換后的接收數(shù)據(jù)輸出到微處理器信 號處理單元4 ；并且在發(fā)射時將來自微處理器信號處理單元4的發(fā)射數(shù)據(jù)轉(zhuǎn)換為發(fā)射RF信 號作為發(fā)射調(diào)制波信號，并且將轉(zhuǎn)換后的發(fā)射RF信號輸出到高頻處理單元21。在這種情形中，在本發(fā)明第六實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)的修改中，如圖25所 示，高頻處理單元21具有雙工器(DUP) 52、低噪聲放大器(LNA) 53、帶通濾波器(BPF) 54和 60、以及功率放大器(PA) 59。帶通濾波器(BPF) 54具有接收信號帶通濾波器(未示出)和 參考相位信號帶通濾波器(未示出)。在帶通濾波器(BPF)54的接收信號帶通濾波器中，設(shè)置接收RF信號的頻帶。接收信號帶通濾波器只提取從低噪聲放大器(LNA) 53提供的接收RF信號，并且將所提取的接收 RF信號輸出到解調(diào)器(DEM) 38。在帶通濾波器(BPF) 54的參考相位信號帶通濾波器中，設(shè)置 參考相位信號的頻帶。參考相位信號帶通濾波器只提取從從低噪聲放大器(LNA) 53提供的 接收RF信號上疊加的參考相位信號，并且將所提取的參考相位信號輸出到時鐘發(fā)生器39?；趤碜詭V波器(BPF) 54的參考相位信號，時鐘發(fā)生器39生成(再現(xiàn))接收 符號時鐘，并且將所生成(再現(xiàn))的接收符號時鐘輸出到A/D轉(zhuǎn)換器24-1和24-1、D/A轉(zhuǎn) 換器25-1和25-1、解碼器(DEC) 71、編碼器(ENC) 72、微波發(fā)射和接收單元接口 46、微處理 器信號處理單元接口 47、以及微處理器信號處理電路(CPU)48。A/D轉(zhuǎn)換器24_1和24_1、 D/A轉(zhuǎn)換器25-1和 25-1、解碼器(DEC) 71、編碼器(ENC) 72、微波發(fā)射和接收單元接口 46、 微處理器信號處理單元接口 47、以及微處理器信號處理電路(CPU) 48與來自時鐘發(fā)生器39 的接收符號時鐘相同步地操作。時鐘發(fā)生器39還基于來自帶通濾波器(BPF)54的參考相 位信號，生成(再現(xiàn))載波，并且將所生成(再現(xiàn))的載波輸出到解調(diào)器(DEM) 38。解調(diào)器(DEM) 38將來自帶通濾波器(BPF) 54的接收RF信號轉(zhuǎn)換為接收模擬BB信 號(模擬I信號和模擬Q信號)，并且將轉(zhuǎn)換后的接收模擬BB信號輸出到A/D轉(zhuǎn)換器24-1 和 24-1。調(diào)制器(MOD) 23將發(fā)射模擬BB信號(模擬I信號和模擬Q信號)轉(zhuǎn)換為發(fā)射RF 信號；并且將轉(zhuǎn)換后的發(fā)射RF信號通過帶通濾波器(BPF) 60輸出到功率放大器(PA) 59。第七實(shí)施例圖8示出了使用微波波段正交幅度調(diào)制波的數(shù)據(jù)處理終端系統(tǒng)的配置，作為本發(fā) 明第七實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)。在第七實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中，除了第四實(shí)施 例的效果之外，不必使用接收符號時鐘再現(xiàn)電路。在第七實(shí)施例中，省略與前面重復(fù)的描 述。第七實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)具有連接到網(wǎng)絡(luò)的天線51、微波發(fā)射和接收單元 13、以及微處理器信號處理單元6。天線51與微波發(fā)射和接收單元13是發(fā)射和接收裝置 (通信裝置)。微處理器信號處理單元6是數(shù)據(jù)處理終端。即，第七實(shí)施例的數(shù)據(jù)處理終端 系統(tǒng)具有微波發(fā)射和接收單元13，而不是第四實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中的微波發(fā)射和 接收單元7。以這樣的方式來配置第七實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)能夠向/從微處理器信號 處理單元6中附上/拆除微波發(fā)射和接收單元13。在微波發(fā)射和接收單元13與微處理器 信號處理單元6分離時，用戶可以將第七實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)用作只具有微處理器 信號處理單元6的功能的數(shù)據(jù)處理終端。微波發(fā)射和接收單元13具有高頻處理單元21以及調(diào)制和解調(diào)處理單元87。高頻 處理單元21與第一實(shí)施例的高頻處理單元21相同(見圖2)。調(diào)制和解調(diào)處理單元87具有解調(diào)器(DEM)42、調(diào)制器(MOD) 23、以及基帶處理單 元?；鶐幚韱卧哂心?shù)(A/D)轉(zhuǎn)換器24-1和24-2、數(shù)模(D/A)轉(zhuǎn)換器25_1和25_2、 微波發(fā)射和接收單元接口(I/F)31以及系統(tǒng)時鐘發(fā)生器(CLOCK GEN) 41。調(diào)制器(MOD) 23、 A/D轉(zhuǎn)換器24-1和24-2、D/A轉(zhuǎn)換器25_1和25_2、以及微波發(fā)射和接收單元接口 31與第 四實(shí)施例中相同(見圖5)。即，調(diào)制和解調(diào)處理單元87具有解調(diào)器(DEM) 42和系統(tǒng)時鐘發(fā) 生器41，而不是第四實(shí)施例中調(diào)制和解調(diào)處理單元84的解調(diào)器(DEM) 22和時鐘發(fā)生器35。
調(diào)制和解調(diào)處理單元87的解調(diào)器(DEM)42具有載波再現(xiàn)電路(未示出)。解調(diào)器(DEM) 42的載波再現(xiàn)電路與第一實(shí)施例中調(diào)制和解調(diào)處理單元81的解調(diào)器(DEM) 22的 載波再現(xiàn)電路相同。系統(tǒng)時鐘發(fā)生器41通過自振蕩生成系統(tǒng)時鐘，并且將所生成的系統(tǒng)時鐘輸出到 A/D轉(zhuǎn)換器24-1和24-2、D/A轉(zhuǎn)換器25_1和25_2、微波發(fā)射和接收單元接口 31、微處理器 信號處理單元接口 34、以及微處理器信號處理電路(CPU) 26。接著，將描述在第七實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)接收信號時的操作。省略與第四 實(shí)施例重復(fù)的操作的描述。在解調(diào)器(DEM) 42中，來自帶通濾波器(BPF) 56的接收IF信號被轉(zhuǎn)換為模擬I信 號和模擬Q信號作為接收模擬BB信號，然后被輸出到A/D轉(zhuǎn)換器24-1和24_2。通過系統(tǒng)時鐘發(fā)生器41的自振蕩，從系統(tǒng)時鐘發(fā)生器41向A/D轉(zhuǎn)換器24-1和 24-2、D/A轉(zhuǎn)換器25-1和25_2、微波發(fā)射和接收單元接口 31、微處理器信號處理單元接口 34、以及微處理器信號處理電路(CPU) 26輸出系統(tǒng)時鐘。在A/D轉(zhuǎn)換器24-1和24-2中，利用與來自系統(tǒng)時鐘發(fā)生器41的系統(tǒng)時鐘同步的 采樣時鐘，對來自解調(diào)器(DEM) 38的模擬I信號和模擬Q信號采樣，并且被轉(zhuǎn)換為數(shù)字I信 號和數(shù)字Q信號作為接收數(shù)字BB信號，然后被輸出到微波發(fā)射和接收單元接口 31。在微波發(fā)射和接收單元接口 31的轉(zhuǎn)換電路中，接收數(shù)字BB信號(來自A/D轉(zhuǎn)換 器24-1和24-2的數(shù)字I信號和數(shù)字Q信號)經(jīng)歷了與來自系統(tǒng)時鐘發(fā)生器41的系統(tǒng)時 鐘同步地信號電平轉(zhuǎn)換過程以及并行位轉(zhuǎn)換過程，然后與系統(tǒng)時鐘同步地輸出到微處理器 信號處理單元接口 34。在微處理器信號處理單元接口 34的轉(zhuǎn)換電路中，來自微波發(fā)射和接收單元接口 31的接收數(shù)字BB信號(數(shù)字I信號和數(shù)字Q信號)經(jīng)歷了與來自系統(tǒng)時鐘發(fā)生器41的系 統(tǒng)時鐘同步地信號電平轉(zhuǎn)換過程以及并行位轉(zhuǎn)換過程，然后與系統(tǒng)時鐘同步地輸出到微處 理器信號處理電路(CPU) 26?；谖⑻幚砥餍盘柼幚黼娐?CPU)26所執(zhí)行的通信處理程序中，來自微處理器信 號處理單元接口 34的接收數(shù)字BB信號(數(shù)字I信號和數(shù)字Q信號)經(jīng)歷了與來自系統(tǒng)時 鐘發(fā)生器41的系統(tǒng)時鐘同步地糾錯過程、解碼過程、標(biāo)識數(shù)據(jù)去除過程、傅立葉變換、以及 數(shù)字波形整形處理，然后被轉(zhuǎn)換為接收數(shù)據(jù)。這樣，在微處理器信號處理電路(CPU) 26中， 也對接收數(shù)字BB信號(數(shù)字I信號和數(shù)字Q信號)執(zhí)行數(shù)字波形整形處理以便再現(xiàn)波形， 從而確定接收數(shù)據(jù)。微處理器信號處理電路(CPU) 26基于應(yīng)用程序(例如，電子郵件處理 程序)來處理接收數(shù)據(jù)。接著，將描述在第七實(shí)施例中的數(shù)據(jù)處理終端系統(tǒng)發(fā)射信號時的操作。省略與第 四實(shí)施例重復(fù)的操作的描述。在基于應(yīng)用程序(例如，電子郵件處理程序)生成發(fā)射數(shù)據(jù)之后，微處理器信號處 理電路(CPU) 26基于通信處理程序，與來自系統(tǒng)時鐘發(fā)生器41的系統(tǒng)時鐘同步地對發(fā)射數(shù) 據(jù)執(zhí)行用于糾錯的冗余數(shù)據(jù)添加過程、編碼過程、標(biāo)識數(shù)據(jù)添加過程、反傅立葉變換、以及 數(shù)字波形整形處理；將發(fā)射數(shù)據(jù)轉(zhuǎn)換為發(fā)射數(shù)字BB信號(數(shù)字I信號和數(shù)字Q信號)；并 且與系統(tǒng)時鐘同步地將轉(zhuǎn)換后的發(fā)射數(shù)字BB信號輸出到微處理器信號處理單元接口 34。在微處理器信號處理單元接口 34的轉(zhuǎn)換電路中，來自微處理器信號處理電路(CPU) 26的發(fā)射數(shù)字BB信號(數(shù)字I信號和數(shù)字Q信號)經(jīng)歷與來自系統(tǒng)時鐘發(fā)生器41的系統(tǒng)時鐘同步地信號電平轉(zhuǎn)換過程以及并行位轉(zhuǎn)換過程，然后與系統(tǒng)時鐘同步地輸出到 微波發(fā)射和接收單元接口 31。在微波發(fā)射和接收單元接口 31的轉(zhuǎn)換電路中，來自微處理器信號處理單元接口 34的發(fā)射數(shù)字BB信號(數(shù)字I信號和數(shù)字Q信號)經(jīng)歷了與來自系統(tǒng)時鐘發(fā)生器41的 系統(tǒng)時鐘同步地信號電平轉(zhuǎn)換過程以及并行位轉(zhuǎn)換過程，然后與系統(tǒng)時鐘同步地輸出到D/ A轉(zhuǎn)換器25-1和25-2。在D/A轉(zhuǎn)換器25-1和25_2中，來自微波發(fā)射和接收單元接口 31的發(fā)射數(shù)字BB 信號(數(shù)字I信號和數(shù)字Q信號)與來自系統(tǒng)時鐘發(fā)生器41的系統(tǒng)時鐘相同步地被轉(zhuǎn)換 為發(fā)射模擬BB信號(模擬I信號和模擬Q信號)，然后被輸出到調(diào)制器(M0D)23。在調(diào)制器(MOD) 23中，發(fā)射模擬BB信號(來自D/A轉(zhuǎn)換器25-1和25-2的模擬I 信號和模擬Q信號)被轉(zhuǎn)換為發(fā)射IF信號，然后被輸出到帶通濾波器(BPF)62。在第七實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中，在微處理器信號處理電路(CPU)26中也對 數(shù)字BB信號(數(shù)字I信號和數(shù)字Q信號)執(zhí)行數(shù)字波形整形處理，以便再現(xiàn)波形從而確 定接收數(shù)據(jù)。由于這一原因，在解調(diào)器(DEM)42中不必使用用于再現(xiàn)接收符號時鐘的接收 符號時鐘再現(xiàn)電路。這樣，在第七實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中，除了第四實(shí)施例的效果之 夕卜，接收符號時鐘再現(xiàn)電路不是必要的。另外，在第七實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中，調(diào)制和解調(diào)處理單元87在接收時將 來自高頻處理單元21的作為接收調(diào)制波信號的接收中頻信號(接收IF信號)轉(zhuǎn)換為接 收數(shù)字BB信號，并且將轉(zhuǎn)換后的接收數(shù)字BB信號輸出到微處理器信號處理單元6 ；在發(fā)射 時，將來自微處理器信號處理單元6的發(fā)射數(shù)字BB信號轉(zhuǎn)換為發(fā)射中頻信號(發(fā)射IF信 號)作為發(fā)射調(diào)制波信號，并且將轉(zhuǎn)換后的發(fā)射IF信號輸出到高頻處理單元21。然而，本 發(fā)明并不限于前述形式。也就是說，調(diào)制和解調(diào)處理單元87還可以在接收時將來自高頻處 理單元21的作為接收調(diào)制波信號的接收RF信號轉(zhuǎn)換為接收數(shù)字BB信號，并且將轉(zhuǎn)換后的 接收數(shù)字BB信號輸出到微處理器信號處理單元6 ；并且在發(fā)射時將來自微處理器信號處理 單元6的發(fā)射數(shù)字BB信號轉(zhuǎn)換為發(fā)射RF信號，并且將轉(zhuǎn)換后的發(fā)射RF信號輸出到高頻處 理單元21。在這種情形中，在本發(fā)明第七實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)的修改中，如圖16所 示，高頻處理單元21具有雙工器(DUP) 52、低噪聲放大器(LNA) 53、帶通濾波器(BPF) 54和 60、以及功率放大器(PA) 59。解調(diào)器(DEM) 42將來自帶通濾波器(BPF) 54的接收RF信號轉(zhuǎn)換為接收模擬BB信 號(模擬I信號和模擬Q信號)，并且將轉(zhuǎn)換后的接收模擬BB信號輸出到A/D轉(zhuǎn)換器24-1 和24-2。A/D轉(zhuǎn)換器24-1和24-2、D/A轉(zhuǎn)換器25-1和25-2、微波發(fā)射和接收單元接口 31、 微處理器信號處理單元接口 34、以及微處理器信號處理電路(CPU) 26與來自系統(tǒng)時鐘發(fā)生 器41的系統(tǒng)時鐘相同步地操作。調(diào)制器(MOD) 23將發(fā)射模擬BB信號(模擬I信號和模擬Q信號)轉(zhuǎn)換為發(fā)射RF 信號；并且將轉(zhuǎn)換后的發(fā)射RF信號通過帶通濾波器(BPF) 60輸出到功率放大器(PA) 59。另外，在本發(fā)明第七實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中，如圖21所示，第七實(shí)施例的 數(shù)據(jù)處理終端系統(tǒng)可以應(yīng)用于第二實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)。
第七實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)可以具有第二實(shí)施例中的微處理器信號處理單 元4，而不是微處理器信號處理單元6。如上所述，微處理器信號處理單元4具有微處理器 信號處理單元接口 47以及微處理器信號處理電路(CPU) 48。在第七實(shí)施例的數(shù)據(jù)處理終端 系統(tǒng)中，微波發(fā)射和接收單元13具有調(diào)制和解調(diào)處理單元87'，而不是調(diào)制和解調(diào)處理單 元87。調(diào)制和解調(diào)處理單元87'具有解調(diào)器(DEM)42以及基帶處理單元。基帶處理單元 具有調(diào)制器(M0D)23、A/D轉(zhuǎn)換器24-1和24_1、D/A轉(zhuǎn)換器25_1和25_1、解碼器(DEC) 71、 編碼器(ENC) 72、微波發(fā)射和接收單元接口 46、以及系統(tǒng)時鐘發(fā)生器41。這種情形中，系統(tǒng)時鐘發(fā)生器41通過自振蕩生成系統(tǒng)時鐘，并且將所生成的系統(tǒng) 時鐘輸出到A/D轉(zhuǎn)換器24-1和24-1、D/A轉(zhuǎn)換器25_1和25_1、解碼器(DEC) 71、編碼器 (ENC) 72、微波發(fā)射和接收單元接口 46、微處理器 信號處理單元接口 47、以及微處理器信號 處理電路(CPU) 48。A/D轉(zhuǎn)換器24-1和24-1、D/A轉(zhuǎn)換器25-1和25_1、解碼器(DEC) 71、編 碼器(ENC) 72、微波發(fā)射和接收單元接口 46、微處理器信號處理單元接口 47、以及微處理器 信號處理電路(CPU)48與來自系統(tǒng)時鐘發(fā)生器41的系統(tǒng)時鐘相同步地操作。同樣，在第七實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中，調(diào)制和解調(diào)處理單元87'在接收時 將來自高頻處理單元21的作為接收調(diào)制波信號的接收中頻信號(接收IF信號)轉(zhuǎn)換為接 收數(shù)據(jù)，并且將轉(zhuǎn)換后的接收數(shù)據(jù)輸出到微處理器信號處理單元4 ；在發(fā)射時將來自微處 理器信號處理單元4的發(fā)射數(shù)據(jù)轉(zhuǎn)換為發(fā)射中頻信號(發(fā)射IF信號)作為發(fā)射調(diào)制波信 號，并且將轉(zhuǎn)換后的發(fā)射IF信號輸出到高頻處理單元21。然而，本發(fā)明并不限于前述形式。 也就是說，調(diào)制和解調(diào)處理單元87'還可以在接收時將來自高頻處理單元21的作為接收 調(diào)制波信號的接收RF信號轉(zhuǎn)換為接收數(shù)據(jù)，并且將轉(zhuǎn)換后的接收數(shù)據(jù)輸出到微處理器信 號處理單元4 ；并且在發(fā)射時將來自微處理器信號處理單元4的發(fā)射數(shù)據(jù)轉(zhuǎn)換為發(fā)射RF信 號作為發(fā)射調(diào)制波信號，并且將轉(zhuǎn)換后的發(fā)射RF信號輸出到高頻處理單元21。在這種情形中，在本發(fā)明第七實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)的修改中，如圖26所 示，高頻處理單元21具有雙工器(DUP) 52、低噪聲放大器(LNA) 53、帶通濾波器(BPF) 54和 60、以及功率放大器(PA) 59。解調(diào)器(DEM) 42將來自帶通濾波器(BPF) 54的接收RF信號轉(zhuǎn)換為接收模擬BB 信號(模擬I信號和模擬Q信號)，并且將轉(zhuǎn)換后的接收模擬BB信號輸出到A/D轉(zhuǎn)換器 24-1和24-1。A/D轉(zhuǎn)換器24-1和24_1、D/A轉(zhuǎn)換器25-1和25_1、解碼器(DEC) 71、編碼器 (ENC) 72、微波發(fā)射和接收單元接口 46、微處理器信號處理單元接口 47、以及微處理器信號 處理電路(CPU)48與來自系統(tǒng)時鐘發(fā)生器41的系統(tǒng)時鐘相同步地操作。 調(diào)制器(MOD) 23將發(fā)射模擬BB信號(模擬I信號和模擬Q信號)轉(zhuǎn)換為發(fā)射RF 信號；并且將轉(zhuǎn)換后的發(fā)射RF信號通過帶通濾波器(BPF) 60輸出到功率放大器(PA) 59。第八實(shí)施例圖9示出了使用微波波段正交幅度調(diào)制波的數(shù)據(jù)處理終端系統(tǒng)的配置，作為本發(fā) 明第八實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)。在第八實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中，除了第七實(shí)施 例的效果之外，即使微波發(fā)射和接收單元與微處理器信號處理單元由于某種原因被分開， 微處理器信號處理單元中的微處理器信號處理電路(CPU)也能在所有時間都工作。在第八 實(shí)施例中，省略與前面重復(fù)的描述。第八實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)具有連接到網(wǎng)絡(luò)的天線51、微波發(fā)射和接收單元15、以及微處理器信號處理單元16。天線51與微波發(fā)射和接收單元15是發(fā)射和接收裝置(通信裝置)。微處理器信號處理單元16是數(shù)據(jù)處理終端。即，第八四實(shí)施例的數(shù)據(jù)處理 終端系統(tǒng)具有微波發(fā)射和接收單元15以及微處理器信號處理單元16，而不是第七實(shí)施例 的數(shù)據(jù)處理終端系統(tǒng)中的微波發(fā)射和接收單元13以及微處理器信號處理單元6。微波發(fā)射和接收單元15具有高頻處理單元21以及調(diào)制和解調(diào)處理單元88。高頻 處理單元21與第一實(shí)施例的高頻處理單元21相同(見圖2)。調(diào)制和解調(diào)處理單元88具有解調(diào)器(DEM)42、調(diào)制器(MOD) 23、以及基帶處理單 元。基帶處理單元具有模數(shù)(A/D)轉(zhuǎn)換器24-1和24-2、數(shù)模(D/A)轉(zhuǎn)換器25_1和25_2、以 及微波發(fā)射和接收單元接口(I/F)101。解調(diào)器(DEM)42、調(diào)制器(MOD) 23、A/D轉(zhuǎn)換器24_1 和24-2、D/A轉(zhuǎn)換器25-1和25_2與第七實(shí)施例中相同(見圖8)。微波發(fā)射和接收單元接 口(I/F) 101具有與上述微波發(fā)射和接收單元接口(I/F)31相同的功能，但是具有與微波發(fā) 射和接收單元接口(I/F)31不同的系統(tǒng)時鐘輸入和輸出。微處理器信號處理單元16具有微處理器信號處理單元接口(I/F) 102、微處理器 信號處理電路(CPU) 26、以及系統(tǒng)時鐘發(fā)生器(CL0CKGEN)33。微處理器信號處理電路26與 第七實(shí)施例中相同(見圖8)。微處理器信號處理單元接口(I/F) 102具有與上述微處理器 信號處理單元接口(I/F)34相同的功能，但是具有與上述微處理器信號處理單元接口(I/ F) 34不同的系統(tǒng)時鐘輸入和輸出。系統(tǒng)時鐘發(fā)生器33通過自振蕩生成系統(tǒng)時鐘，并且將所生成的系統(tǒng)時鐘輸出到 A/D轉(zhuǎn)換器24-1和24-2、D/A轉(zhuǎn)換器25_1和25_2、微波發(fā)射和接收單元接口 101、微處理 器信號處理單元接口 102、以及微處理器信號處理電路(CPU) 26。以這樣的方式來配置第八實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)能夠向/從微處理器信號 處理單元16中附上/拆除微波發(fā)射和接收單元15。即使在微波發(fā)射和接收單元15與微處 理器信號處理單元16分離時，微處理器信號處理電路(CPU) 26也可以與來自系統(tǒng)時鐘發(fā)生 器33的系統(tǒng)時鐘相同步地執(zhí)行存儲器中存儲的多個程序中不使用微波發(fā)射和接收功能的 通用程序(例如，電子表格處理和字處理)(未示出)。微處理器信號處理電路(CPU) 26還 可以執(zhí)行通用數(shù)據(jù)處理(只使用數(shù)據(jù)處理終端的功能的處理)。換言之，用戶可以將第八實(shí) 施例的數(shù)據(jù)處理終端系統(tǒng)用作只具有微處理器信號處理單元16的功能的數(shù)據(jù)處理終端。接著，將描述在第八實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)接收信號時的操作。省略與第七 實(shí)施例重復(fù)的操作的描述。在解調(diào)器(DEM) 42中，來自帶通濾波器(BPF) 56的接收IF信號被轉(zhuǎn)換為模擬I信 號和模擬Q信號作為接收模擬BB信號，然后被輸出到A/D轉(zhuǎn)換器24-1和24_2。通過系統(tǒng)時鐘發(fā)生器33的自振蕩，從系統(tǒng)時鐘發(fā)生器33向A/D轉(zhuǎn)換器24_1和 24-2、D/A轉(zhuǎn)換器25-1和25_2、微波發(fā)射和接收單元接口 101、微處理器信號處理單元接口 102、以及微處理器信號處理電路(CPU) 26輸出系統(tǒng)時鐘。在A/D轉(zhuǎn)換器24-1和24-2中，利用與來自系統(tǒng)時鐘發(fā)生器33的系統(tǒng)時鐘同步的 采樣時鐘，對來自解調(diào)器(DEM) 38的模擬I信號和模擬Q信號采樣，并且被轉(zhuǎn)換為數(shù)字I信 號和數(shù)字Q信號作為接收數(shù)字BB信號，然后與系統(tǒng)時鐘同步地輸出到微波發(fā)射和接收單元 接口 101。在微波發(fā)射和接收單元接口 101的轉(zhuǎn)換電路中，接收數(shù)字BB信號(來自A/D轉(zhuǎn)換器24-1和24-2的數(shù)字I信號和數(shù)字Q信號)經(jīng)歷了與來自系統(tǒng)時鐘發(fā)生器33的系統(tǒng)時 鐘同步地信號電平轉(zhuǎn)換過程以及并行位轉(zhuǎn)換過程，然后與系統(tǒng)時鐘同步地輸出到微處理器 信號處理單元接口 102。 在微處理器信號處理單元接口 102的轉(zhuǎn)換電路中，來自微波發(fā)射和接收單元接口 101的接收數(shù)字BB信號(數(shù)字I信號和數(shù)字Q信號)經(jīng)歷了與來自系統(tǒng)時鐘發(fā)生器33的 系統(tǒng)時鐘同步地信號電平轉(zhuǎn)換過程以及并行位轉(zhuǎn)換過程，然后與系統(tǒng)時鐘同步地輸出到微 處理器信號處理電路(CPU) 26?；谖⑻幚砥餍盘柼幚黼娐?CPU)26所執(zhí)行的通信處理程序中，來自微處理器信 號處理單元接口 102的接收數(shù)字BB信號(數(shù)字I信號和數(shù)字Q信號)經(jīng)歷了與來自系統(tǒng) 時鐘發(fā)生器33的系統(tǒng)時鐘同步地糾錯過程、解碼過程、標(biāo)識數(shù)據(jù)去除過程、傅立葉變換、以 及數(shù)字波形整形處理，然后與系統(tǒng)時鐘同步地轉(zhuǎn)換為接收數(shù)據(jù)。這樣，在微處理器信號處理 電路(CPU) 26中，對接收數(shù)字BB信號(數(shù)字I信號和數(shù)字Q信號)執(zhí)行數(shù)字波形整形處理 以便再現(xiàn)波形，以確定接收數(shù)據(jù)。微處理器信號處理電路(CPU) 26基于應(yīng)用程序(例如，電 子郵件處理程序)來處理接收數(shù)據(jù)。接著，將描述在第八實(shí)施例中的數(shù)據(jù)處理終端系統(tǒng)發(fā)射信號時的操作。省略與第 七實(shí)施例重復(fù)的操作的描述。在基于應(yīng)用程序(例如，電子郵件處理程序)生成發(fā)射數(shù)據(jù)之后，微處理器信號處 理電路(CPU) 26基于通信處理程序，與來自系統(tǒng)時鐘發(fā)生器33的系統(tǒng)時鐘同步地對發(fā)射數(shù) 據(jù)執(zhí)行用于糾錯的冗余數(shù)據(jù)添加過程、編碼過程、標(biāo)識數(shù)據(jù)添加過程、反傅立葉變換、以及 數(shù)字波形整形處理；并且與系統(tǒng)時鐘同步地將發(fā)射數(shù)字BB信號(數(shù)字I信號和數(shù)字Q信 號)輸出到微處理器信號處理單元接口 102。在微處理器信號處理單元接口 102的轉(zhuǎn)換電路中，來自微處理器信號處理電路 (CPU) 26的發(fā)射數(shù)字BB信號(數(shù)字I信號和數(shù)字Q信號)經(jīng)歷與來自系統(tǒng)時鐘發(fā)生器33 的系統(tǒng)時鐘同步地信號電平轉(zhuǎn)換過程以及并行位轉(zhuǎn)換過程，然后與系統(tǒng)時鐘同步地輸出到 微波發(fā)射和接收單元接口 101。在微波發(fā)射和接收單元接口 101的轉(zhuǎn)換電路中，來自微處理器信號處理單元接口 102的發(fā)射數(shù)字BB信號(數(shù)字I信號和數(shù)字Q信號)經(jīng)歷了與來自系統(tǒng)時鐘發(fā)生器33的 系統(tǒng)時鐘同步地信號電平轉(zhuǎn)換過程以及并行位轉(zhuǎn)換過程，然后與系統(tǒng)時鐘同步地輸出到D/ A轉(zhuǎn)換器25-1和25-2。 在D/A轉(zhuǎn)換器25-1和25_2中，來自微波發(fā)射和接收單元接口 101的發(fā)射數(shù)字BB 信號(數(shù)字I信號和數(shù)字Q信號)與來自系統(tǒng)時鐘發(fā)生器33的系統(tǒng)時鐘相同步地被轉(zhuǎn)換 為發(fā)射模擬BB信號(模擬I信號和模擬Q信號)，然后被輸出到調(diào)制器(M0D)23。在調(diào)制器(MOD) 23中，來自D/A轉(zhuǎn)換器25-1和25-2的發(fā)射模擬BB信號(模擬I 信號和模擬Q信號)被轉(zhuǎn)換為發(fā)射IF信號，然后被輸出到帶通濾波器(BPF)62。在上述第八實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中，微處理器信號處理單元16的系統(tǒng)時 鐘發(fā)生器33向A/D轉(zhuǎn)換器24-1和24-2、D/A轉(zhuǎn)換器25_1和25_2、微波發(fā)射和接收單元接 口 101、微處理器信號處理單元接口 102、以及微處理器信號處理電路(CPU) 26輸出系統(tǒng)時 鐘。由于這一原因，即使微波發(fā)射和接收單元15與微處理器信號處理單元16由于某種原 因被分開，也通過系統(tǒng)時鐘發(fā)生器33的自振蕩向微處理器信號處理電路(CPU) 26輸出系統(tǒng)時鐘。因此，微處理器信號處理電路(CPU) 26與來自系統(tǒng)時鐘發(fā)生器33的系統(tǒng)時鐘相同步 地定時操作。這樣，在第八實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中，除了第七實(shí)施例的效果之外，即 使微波發(fā)射和接收單元15與微處理器信號處理單元16由于上述原因被分開，微處理器信 號處理單元16中的微處理器信號處理電路(CPU) 26也在所有時間中都操作。另外，在第八實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中，調(diào)制和解調(diào)處理單元88在接收時將 來自高頻處理單元21的作為接收調(diào)制波信號的接收中頻信號(接收IF信號)轉(zhuǎn)換為接收 數(shù)字BB信號，并且將轉(zhuǎn)換后的接收數(shù)字BB信號輸出到微處理器信號處理單元16 ；在發(fā)射 時，將來自微處理器信號處理單元16的發(fā)射數(shù)字BB信號轉(zhuǎn)換為發(fā)射中頻信號(發(fā)射IF信 號)作為發(fā)射調(diào)制波信號，并且將轉(zhuǎn)換后的發(fā)射IF信號輸出到高頻處理單元21。然而，本 發(fā)明并不限于前述形式。也就是說，調(diào)制和解調(diào)處理單元88還可以在接收時將來自高頻處 理單元21的作為接收調(diào)制波信號的接收RF信號轉(zhuǎn)換為接收數(shù)字BB信號，并且將轉(zhuǎn)換后的 接收數(shù)字BB信號輸出到微處理器信號處理單元16 ；并且在發(fā)射時將來自微處理器信號處 理單元16的發(fā)射數(shù)字BB信號轉(zhuǎn)換為發(fā)射RF信號作為發(fā)射調(diào)制波信號，并且將轉(zhuǎn)換后的發(fā) 射RF信號輸出到高頻處理單元21。在這種情形中，在本發(fā)明第八實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)的修改中，如圖17所 示，高頻處理單元21具有雙工器(DUP) 52、低噪聲放大器(LNA) 53、帶通濾波器(BPF) 54和 60、以及功率放大器(PA) 59。解調(diào)器(DEM) 42將來自帶通濾波器(BPF) 54的接收RF信號轉(zhuǎn)換為接收模擬BB信 號(模擬I信號和模擬Q信號)，并且將轉(zhuǎn)換后的接收模擬BB信號輸出到A/D轉(zhuǎn)換器24-1 和24-1。A/D轉(zhuǎn)換器24-1和24_2、D/A轉(zhuǎn)換器25_1和25_2、微波發(fā)射和接收單元接口 101、 微處理器信號處理單元接口 102、以及微處理器信號處理電路(CPU) 26與來自系統(tǒng)時鐘發(fā) 生器33的系統(tǒng)時鐘相同步地操作。調(diào)制器(MOD) 23將發(fā)射模擬BB信號(模擬I信號和模擬Q信號)轉(zhuǎn)換為發(fā)射RF 信號；并且將轉(zhuǎn)換后的發(fā)射RF信號通過帶通濾波器(BPF) 60輸出到功率放大器(PA) 59。另外，在本發(fā)明第八實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中，如圖22所示，第八實(shí)施例的 數(shù)據(jù)處理終端系統(tǒng)可以應(yīng)用于第二實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)。第八實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)具有微處理器信號處理單元16'，而不是微處理 器信號處理單元16。微處理器信號處理單元16'具有第二實(shí)施例的微處理器信號處理電 路(CPU) 48、微處理器信號處理單元接口 104、以及上述系統(tǒng)時鐘發(fā)生器33。微處理器信號 處理單元接口 104具有與上述微處理器信號處理單元接口 47相同的功能，但是具有與上述 微處理器信號處理單元接口 47不同的系統(tǒng)時鐘輸入和輸出。在第八實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中，微波發(fā)射和接收單元9具有調(diào)制和解調(diào)處理單元88'，而不是調(diào)制和解調(diào)處理單元88。調(diào)制和解調(diào)處理單元88'具有解調(diào)器 (DEM) 42、調(diào)制器(MOD) 23、以及基帶處理單元?；鶐幚韱卧哂蠥/D轉(zhuǎn)換器24_1和24_1、 D/A轉(zhuǎn)換器25-1和25-1、解碼器(DEC)71、編碼器(ENC) 72、以及微波發(fā)射和接收單元接口 103。微波發(fā)射和接收單元接口 103具有與上述微波發(fā)射和接收單元接口 46相同的功能， 但是具有與上述微波發(fā)射和接收單元接口 46不同的系統(tǒng)時鐘輸入和輸出。這種情形中，系統(tǒng)時鐘發(fā)生器33通過自振蕩生成系統(tǒng)時鐘，并且將所生成的系統(tǒng) 時鐘輸出到A/D轉(zhuǎn)換器24-1和24-1、D/A轉(zhuǎn)換器25_1和25_1、解碼器(DEC) 71、編碼器(ENC) 72、微波發(fā)射和接收單元接口 103、微處理器信號處理單元接口 104、以及微處理器信 號處理電路(CPU) 48。A/D轉(zhuǎn)換器24-1和24-l、D/A轉(zhuǎn)換器25-1和25_1、解碼器(DEC) 71, 編碼器(ENC) 72、微波發(fā)射和接收單元接口 103、微處理器信號處理單元接口 104、以及微處 理器信號處理電路(CPU)48與來自系統(tǒng)時鐘發(fā)生器33的系統(tǒng)時鐘相同步地操作。同樣，在第八實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)中，調(diào)制和解調(diào)處理單元88'在接收時 將來自高頻處理單元21的作為接收調(diào)制波信號的接收中頻信號(接收IF信號)轉(zhuǎn)換為接 收數(shù)據(jù)，并且將轉(zhuǎn)換后的接收數(shù)據(jù)輸出到微處理器信號處理單元16'；在發(fā)射時將來自微 處理器信號處理單元16'的發(fā)射數(shù)據(jù)轉(zhuǎn)換為發(fā)射中頻信號(發(fā)射IF信號)作為發(fā)射調(diào)制 波信號，并且將轉(zhuǎn)換后的發(fā)射IF信號輸出到高頻處理單元21。然而，本發(fā)明并不限于前述 形式。也就是說，調(diào)制和解調(diào)處理單元88'還可以在接收時將來自高頻處理單元21的作為 接收調(diào)制波信號的接收RF信號轉(zhuǎn)換為接收數(shù)據(jù)，并且將轉(zhuǎn)換后的接收數(shù)據(jù)輸出到微處理 器信號處理單元16'；并且在發(fā)射時將來自微處理器信號處理單元16'的發(fā)射數(shù)據(jù)轉(zhuǎn)換為 發(fā)射RF信號作為發(fā)射調(diào)制波信號，并且將轉(zhuǎn)換后的發(fā)射RF信號輸出到高頻處理單元21。
在這種情形中，在本發(fā)明第八實(shí)施例的數(shù)據(jù)處理終端系統(tǒng)的修改中，如圖27所 示，高頻處理單元21具有雙工器(DUP) 52、低噪聲放大器(LNA) 53、帶通濾波器(BPF) 54和 60、以及功率放大器(PA) 59。解調(diào)器(DEM) 42將來自帶通濾波器(BPF) 54的接收RF信號轉(zhuǎn)換為接收模擬BB 信號(模擬I信號和模擬Q信號)，并且將轉(zhuǎn)換后的接收模擬BB信號輸出到A/D轉(zhuǎn)換器 24-1和24-1。A/D轉(zhuǎn)換器24-1和24_1、D/A轉(zhuǎn)換器25-1和25_1、解碼器(DEC) 71、編碼器 (ENC) 72、微波發(fā)射和接收單元接口 103、微處理器信號處理單元接口 104、以及微處理器信 號處理電路(CPU)48與來自系統(tǒng)時鐘發(fā)生器33的系統(tǒng)時鐘相同步地操作。調(diào)制器(MOD) 23將發(fā)射模擬BB信號(模擬I信號和模擬Q信號)轉(zhuǎn)換為發(fā)射RF 信號；并且將轉(zhuǎn)換后的發(fā)射RF信號通過帶通濾波器(BPF) 60輸出到功率放大器(PA) 59。在第一至第八實(shí)施例以及修改中，并且在第四至第八實(shí)施例以及修改中，已經(jīng)描 述正交幅度調(diào)制信號(QAM調(diào)制信號)的情形。然而，本發(fā)明還可以應(yīng)用于以符號為單位來 傳輸數(shù)字?jǐn)?shù)據(jù)的情形，包括幅度調(diào)制、相位調(diào)制、頻率調(diào)制以及其他調(diào)制。另外，在第一至第 八實(shí)施例中，本發(fā)明不僅可以應(yīng)用于使用微波的無線通信，還可以應(yīng)用于使用光的有線通 信。在這種情形中，高頻RF信號可以被作為在載波中使用光的調(diào)制波的高頻信號代替根據(jù)本發(fā)明第一實(shí)施例和第二實(shí)施例中的數(shù)據(jù)處理終端系統(tǒng)，可以實(shí)現(xiàn)小型化。 根據(jù)本發(fā)明第一實(shí)施例和第二實(shí)施例中的數(shù)據(jù)處理終端系統(tǒng)，可以實(shí)現(xiàn)低功耗。根據(jù)本發(fā) 明第一實(shí)施例和第二實(shí)施例中的數(shù)據(jù)處理終端系統(tǒng)，可以實(shí)現(xiàn)低發(fā)熱。根據(jù)本發(fā)明第一實(shí) 施例和第二實(shí)施例中的數(shù)據(jù)處理終端系統(tǒng)，可以實(shí)現(xiàn)降低成本。根據(jù)本發(fā)明第二實(shí)施例中 的數(shù)據(jù)處理終端系統(tǒng)，可以防止吞吐量減小。根據(jù)本發(fā)明第一實(shí)施例和第二實(shí)施例中的數(shù) 據(jù)處理終端系統(tǒng)，改進(jìn)了實(shí)用性(便攜性、經(jīng)濟(jì)效率)。根據(jù)本發(fā)明第三實(shí)施例中的數(shù)據(jù)處 理終端系統(tǒng)，除了第一實(shí)施例的效果之外，還實(shí)現(xiàn)了第二實(shí)施例的效果。根據(jù)本發(fā)明第四實(shí) 施例中的數(shù)據(jù)處理終端系統(tǒng)，除了第三實(shí)施例的效果之外，還可以根據(jù)符號時鐘接收側(cè)的 用途來改變與接收符號時鐘同步的符號時鐘。根據(jù)本發(fā)明第五實(shí)施例中的數(shù)據(jù)處理終端系 統(tǒng)，除了第三實(shí)施例的效果之外，即使不從微波發(fā)射和接收單元向微處理器信號處理單元 輸出接收符號時鐘，微處理器信號處理單元中的微處理器信號處理電路(CPU)也能在所有時間都操作。根據(jù)本發(fā)明第六實(shí)施例中的數(shù)據(jù)處理終端系統(tǒng)，除了第四實(shí)施例的效果之外，還可以簡化用于再現(xiàn)載波的載波再現(xiàn)電路以及用于再現(xiàn)接收符號時鐘的接收符號時鐘再 現(xiàn)電路，并且還能改進(jìn)所再現(xiàn)的載波和接收符號時鐘的相位噪聲。根據(jù)本發(fā)明第七實(shí)施例 中的數(shù)據(jù)處理終端系統(tǒng)，除了第四實(shí)施例的效果之外，接收符號時鐘再現(xiàn)電路也不是必需 的。根據(jù)本發(fā)明第八實(shí)施例中的數(shù)據(jù)處理終端系統(tǒng)，除了第七實(shí)施例的效果之外，即使在微 波發(fā)射和接收單元與微處理器信號處理單元由于某種原因被分開時，微處理器信號處理單 元中的微處理器信號處理電路(CPU)也能在所有時間都操作。
權(quán)利要求
一種無線電系統(tǒng)，包括無線電單元，以及與所述無線電單元分開設(shè)置的信號處理單元，其中所述無線電單元包括時鐘生成電路，被配置為生成時鐘；接收信號轉(zhuǎn)換電路，被配置為從接收無線電信號中產(chǎn)生接收數(shù)字信號；以及第一接口，被配置為響應(yīng)于所述時鐘進(jìn)行操作，以及其中所述信號處理單元包括與所述第一接口連接的第二接口，被配置為響應(yīng)于所述時鐘進(jìn)行操作；以及處理部分，被配置為轉(zhuǎn)換通過所述第一和第二接口提供的所述接收數(shù)字信號，并獲取無線電條件信息。
2.根據(jù)權(quán)利要求1所述的無線電系統(tǒng)，其中所述處理部分通過糾錯過程獲取所述無線 電條件信息。
3.根據(jù)權(quán)利要求1所述的無線電系統(tǒng)，其中所述處理部分基于所述無線電條件信息執(zhí) 行反饋過程。
4.根據(jù)權(quán)利要求1所述的無線電系統(tǒng)，其中所述第一和第二接口之一具有并行位轉(zhuǎn)換 功能。
5.根據(jù)權(quán)利要求1所述的無線電系統(tǒng)，其中所述處理部分執(zhí)行傅立葉變換過程。
6.根據(jù)權(quán)利要求1所述的無線電系統(tǒng)，其中所述接收信號轉(zhuǎn)換電路響應(yīng)于所述時鐘進(jìn) 行操作。
7.根據(jù)權(quán)利要求1所述的無線電系統(tǒng)，其中所述處理部分響應(yīng)于所述時鐘進(jìn)行操作。
8.根據(jù)權(quán)利要求1至7之一所述的無線電系統(tǒng)，其中所述信號處理單元包括提供電 路，被配置為通過所述第二接口向所述無線電單元提供發(fā)射數(shù)字信號，以及其中所述無線電單元包括發(fā)射信號轉(zhuǎn)換電路，被配置為從通過所述第一和第二接口 提供的所述發(fā)射數(shù)字信號中產(chǎn)生發(fā)射無線電信號。
9.根據(jù)權(quán)利要求8所述的無線電系統(tǒng)，其中所述提供電路響應(yīng)于所述時鐘進(jìn)行操作。
10.根據(jù)權(quán)利要求8所述的無線電系統(tǒng)，其中所述發(fā)射信號轉(zhuǎn)換電路響應(yīng)于所述時鐘 進(jìn)行操作。
11. 一種無線電系統(tǒng)，包括 無線電單元，以及與所述無線電單元分開設(shè)置的信號處理單元， 其中所述無線電單元包括 用于生成時鐘的時鐘生成裝置；用于從接收無線電信號中產(chǎn)生接收數(shù)字信號的接收信號轉(zhuǎn)換裝置；以及 用于響應(yīng)于所述時鐘進(jìn)行操作的第一接口裝置，以及 其中所述信號處理單元包括與所述第一接口裝置連接的第二接口裝置，用于響應(yīng)于所述時鐘進(jìn)行操作；以及 處理裝置，用于轉(zhuǎn)換通過所述第一和第二接口裝置提供的所述接收數(shù)字信號，并獲取 無線電條件信息。
12. 一種無線電系統(tǒng)，包括 無線電單元，以及與所述無線電單元分開設(shè)置的信號處理單元， 其中所述無線電單元包括 第一接口，被配置為輸出時鐘，以及接收信號轉(zhuǎn)換電路，被配置為從接收無線電信號中產(chǎn)生接收數(shù)字信號；以及 其中所述信號處理單元包括與所述第一接口連接的第二接口，被配置為響應(yīng)于所述時鐘進(jìn)行操作；以及 處理部分，被配置為轉(zhuǎn)換通過所述第一和第二接口提供的所述接收數(shù)字信號，并獲取 無線電條件信息。
13.根據(jù)權(quán)利要求12所述的無線電系統(tǒng)，其中所述處理部分通過糾錯過程獲取所述無 線電條件信息。
14.根據(jù)權(quán)利要求12所述的無線電系統(tǒng)，其中所述處理部分基于所述無線電條件信息 執(zhí)行反饋過程。
15.根據(jù)權(quán)利要求12所述的無線電系統(tǒng)，其中所述第一和第二接口之一具有并行位轉(zhuǎn) 換功能。
16.根據(jù)權(quán)利要求12所述的無線電系統(tǒng)，其中所述處理部分執(zhí)行傅立葉變換過程。
17.根據(jù)權(quán)利要求12所述的無線電系統(tǒng)，其中所述接收信號轉(zhuǎn)換電路響應(yīng)于所述時鐘 進(jìn)行操作。
18.根據(jù)權(quán)利要求12所述的無線電系統(tǒng)，其中所述處理部分響應(yīng)于所述時鐘進(jìn)行操作。
19.根據(jù)權(quán)利要求12至18之一所述的無線電系統(tǒng)，其中所述信號處理單元包括提供 電路，被配置為通過所述第二接口向所述無線電單元提供發(fā)射數(shù)字信號，以及其中所述無線電單元包括發(fā)射信號轉(zhuǎn)換電路，被配置為從通過所述第一和第二接口 提供的所述發(fā)射數(shù)字信號中產(chǎn)生發(fā)射無線電信號。
20.根據(jù)權(quán)利要求19所述的無線電系統(tǒng)，其中所述提供電路響應(yīng)于所述時鐘進(jìn)行操作。
21.根據(jù)權(quán)利要求19所述的無線電系統(tǒng)，其中所述發(fā)射信號轉(zhuǎn)換電路響應(yīng)于所述時鐘 進(jìn)行操作。
22.一種無線電系統(tǒng)，包括 無線電單元，以及與所述無線電單元分開設(shè)置的信號處理單元， 其中所述無線電單元包括 用于輸出時鐘的第一接口裝置，以及用于從接收無線電信號中產(chǎn)生接收數(shù)字信號的接收信號轉(zhuǎn)換裝置；以及 其中所述信號處理單元包括與所述第一接口裝置連接的第二接口裝置，用于響應(yīng)于所述時鐘進(jìn)行操作；以及 處理裝置，用于轉(zhuǎn)換通過所述第一和第二接口裝置提供的所述接收數(shù)字信號，并獲取 無線電條件信息。
全文摘要
一種信息處理終端系統(tǒng)包括信息處理終端(6)；以及發(fā)射和接收單元(5)，其可以附加到信息處理終端上。發(fā)射和接收單元(5)將來自網(wǎng)絡(luò)的接收波信號轉(zhuǎn)換為接收模擬基帶信號。發(fā)射和接收單元(5)與時鐘同步地將接收模擬基帶信號轉(zhuǎn)換為接收數(shù)字基帶信號。信息處理終端(6)與時鐘同步地將接收數(shù)字基帶信號轉(zhuǎn)換為接收數(shù)據(jù)，并與時鐘同步地將發(fā)射數(shù)據(jù)轉(zhuǎn)換為發(fā)射數(shù)字基帶信號。發(fā)射和接收單元(5)與時鐘同步地將發(fā)射數(shù)字基帶信號轉(zhuǎn)換為發(fā)射模擬基帶信號。發(fā)射和接收單元(5)將發(fā)射模擬基帶信號轉(zhuǎn)換為發(fā)射調(diào)制波信號，以輸出到網(wǎng)絡(luò)。
文檔編號H04B1/40GK101820296SQ20101016516
公開日2010年9月1日 申請日期2004年3月31日 優(yōu)先權(quán)日2003年4月1日
發(fā)明者大賀敬之 申請人:日本電氣株式會社