專利名稱：：一種全t交叉裝置和方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及通訊領(lǐng)域，尤其涉及一種全T交叉裝置和方法。
背景技術(shù)：
：全T交叉是一種時(shí)隙級(jí)的交叉，是指對(duì)于多通道、多時(shí)隙間插的輸入業(yè)務(wù)，交叉設(shè)備能夠?qū)⑤斎霕I(yè)務(wù)的任一通道、任一時(shí)隙的業(yè)務(wù)數(shù)據(jù)無(wú)阻塞的交叉到輸出業(yè)務(wù)的任一通道、任一時(shí)隙去。例如，對(duì)于SDH(SynchronousDigitalHierarchy，同步數(shù)字系列)應(yīng)用，STM(SynchronousTransportModule,同步傳送模塊)_1幀結(jié)構(gòu)是一個(gè)9行、270列的幀，而STM-N幀結(jié)構(gòu)即為N個(gè)STM-1幀按照時(shí)隙間插(這里就是字節(jié)間插)而成。在實(shí)現(xiàn)本發(fā)明過(guò)程中，發(fā)明人發(fā)現(xiàn)現(xiàn)有技術(shù)中至少存在如下問(wèn)題目前主流的有兩種全T交叉實(shí)現(xiàn)方法一是采用RAM(RandomAccessMemory,隨機(jī)存儲(chǔ)器)存儲(chǔ)來(lái)實(shí)現(xiàn)，由于對(duì)片內(nèi)RAM需求大，直接導(dǎo)致了芯片規(guī)模的增大；二是采用MUX(Multiplexer,實(shí)現(xiàn)多選一的多路選擇器)選擇實(shí)現(xiàn)，由于過(guò)多的MUX以及相互連線，給芯片后端的布局布線帶來(lái)了很大的困難，最終也導(dǎo)致了芯片面積的增大?？梢?jiàn)，隨著當(dāng)前的全T交叉芯片隨著容量的提升，芯片的規(guī)模也越來(lái)越龐大，這直接導(dǎo)致了芯片成本與功耗增加。
發(fā)明內(nèi)容本發(fā)明實(shí)施例提供一種全T交叉裝置和方法，在一定程度上減小芯片規(guī)模?！矫?，本發(fā)明實(shí)施例提供了一種全T交叉裝置，包括輸入模組，所述輸入模組包括多個(gè)輸入通道；以及多個(gè)輸出模組，每個(gè)輸出模組均包括一個(gè)輸出通道、一個(gè)輸出控制模塊以及多個(gè)數(shù)據(jù)存儲(chǔ)模塊，其中，所述多個(gè)數(shù)據(jù)存儲(chǔ)模塊與所述輸入模組的多個(gè)輸入通道一一對(duì)應(yīng)；所述多個(gè)輸出模組，用于根據(jù)業(yè)務(wù)數(shù)據(jù)對(duì)應(yīng)的輸出通道，自所述多個(gè)輸入通道中接收業(yè)務(wù)數(shù)據(jù)，并根據(jù)所述業(yè)務(wù)數(shù)據(jù)所對(duì)應(yīng)的輸出時(shí)隙，將所述業(yè)務(wù)數(shù)據(jù)發(fā)送出去。另一方面，本發(fā)明實(shí)施例提供了一種全T交叉方法，所述方法包括將需要交叉到輸出通道的輸入通道的數(shù)據(jù)進(jìn)行緩存；根據(jù)預(yù)置的輸入通道號(hào)與輸出時(shí)隙號(hào)的對(duì)應(yīng)關(guān)系，從所述進(jìn)行緩存的數(shù)據(jù)中，將對(duì)應(yīng)于每個(gè)輸入時(shí)隙號(hào)的相應(yīng)的輸入通道號(hào)的數(shù)據(jù)，寫(xiě)入相應(yīng)的輸出時(shí)隙號(hào)的位置進(jìn)行再次緩存；將所述進(jìn)行再次緩存的數(shù)據(jù)輸出。上述技術(shù)方案具有如下有益效果因?yàn)椴捎猛ㄟ^(guò)多個(gè)輸出模組實(shí)現(xiàn)通道交叉，并且在每個(gè)輸出模組內(nèi)部根據(jù)業(yè)務(wù)數(shù)據(jù)的輸出時(shí)隙和輸入通道讀取業(yè)務(wù)數(shù)據(jù)，實(shí)現(xiàn)時(shí)隙交叉的技術(shù)手段，所以達(dá)到了在一定程度上減小了芯片規(guī)模，進(jìn)而降低了芯片成本與功耗的技術(shù)效果。為了更清楚地說(shuō)明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。圖1是本發(fā)明實(shí)施例提供一種全T交叉裝置示意圖；圖2為本發(fā)明實(shí)施例一種全T交叉的方法流程圖；圖3為本發(fā)明實(shí)施例數(shù)據(jù)存儲(chǔ)模塊內(nèi)部緩存示意圖；圖4為本發(fā)明實(shí)施例利用MUX的輸出通道j的輸出控制示意圖；圖5為本發(fā)明實(shí)施例利用內(nèi)部總線的輸出通道j的輸出控制示意圖。具體實(shí)施例方式下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。實(shí)施例一如圖1所示，本發(fā)明實(shí)施例提供一種全T交叉裝置IO，所述全T交叉裝置10包括輸入模組11，以及多個(gè)輸出模組12。所述輸入模組11包括多個(gè)輸入通道112。在本發(fā)明實(shí)施例中，每個(gè)輸出模組12均包括一個(gè)輸出通道122、一個(gè)輸出控制模塊124、以及多個(gè)數(shù)據(jù)存儲(chǔ)模塊126，其中，所述多個(gè)數(shù)據(jù)存儲(chǔ)模塊126與所述輸入模組11的多個(gè)輸入通道112——對(duì)應(yīng)。所述多個(gè)輸出模組12，用于根據(jù)業(yè)務(wù)數(shù)據(jù)對(duì)應(yīng)的輸出通道，自所述多個(gè)輸入通道112中接收業(yè)務(wù)數(shù)據(jù)，并根據(jù)所述業(yè)務(wù)數(shù)據(jù)所對(duì)應(yīng)的輸出時(shí)隙，將所述業(yè)務(wù)數(shù)據(jù)發(fā)送出去。在本發(fā)明實(shí)施例中，所述數(shù)據(jù)存儲(chǔ)模塊126自相應(yīng)的輸入通道112中接收業(yè)務(wù)數(shù)據(jù)。進(jìn)一步的，在本發(fā)明實(shí)施例中，所述數(shù)據(jù)存儲(chǔ)模塊126可以采用先進(jìn)先出存儲(chǔ)器(FirstInFirst0ut，簡(jiǎn)稱FIF0)，所述輸出模組12根據(jù)業(yè)務(wù)數(shù)據(jù)的輸出時(shí)隙，依序保存業(yè)務(wù)數(shù)據(jù)，以方便讀出。所述輸出控制模塊124，保存有所述輸出模組12所接收的業(yè)務(wù)數(shù)據(jù)的地址信息和輸出時(shí)隙信息，其中，所述地址信息包括所述業(yè)務(wù)數(shù)據(jù)在所述多個(gè)數(shù)據(jù)存儲(chǔ)模塊126中的存儲(chǔ)地址。所述輸出控制模塊124根據(jù)業(yè)務(wù)數(shù)據(jù)的輸出時(shí)隙信息以及地址信息在各個(gè)時(shí)隙中，將所述多個(gè)數(shù)據(jù)存儲(chǔ)模塊126中的業(yè)務(wù)數(shù)據(jù)發(fā)送至所述所述輸出模組12的輸出通道122。其中，在本發(fā)明實(shí)施例中，所述地址信息和輸出時(shí)隙信息為可為用戶通過(guò)配置單元進(jìn)行設(shè)置，也可以為隨著業(yè)務(wù)數(shù)據(jù)發(fā)送的信息，并被所述輸出控制模塊124保存。所述業(yè)務(wù)數(shù)據(jù)在所述多個(gè)數(shù)據(jù)存儲(chǔ)模塊中的存儲(chǔ)地址可以包括輸入通道號(hào)，所述輸出時(shí)隙信息可以包括輸出時(shí)隙號(hào)；每個(gè)數(shù)據(jù)存儲(chǔ)模塊126根據(jù)預(yù)置的存取控制表，將需要交叉到輸出通道的輸入通道的數(shù)據(jù)進(jìn)行緩存；所述存取控制表為根據(jù)所述全T交叉的控制存儲(chǔ)器配置信息中的每一輸出通道的交叉配置表生成；所述輸出控制模塊124進(jìn)一步根據(jù)預(yù)置的保存于仲裁選擇表中的所述輸入通道號(hào)與輸出時(shí)隙號(hào)的對(duì)應(yīng)關(guān)系，在各個(gè)時(shí)隙中將所述多個(gè)數(shù)據(jù)存儲(chǔ)模塊中的業(yè)務(wù)數(shù)據(jù)發(fā)送至所述每個(gè)輸出模組的輸出通道；所述仲裁選擇表為根據(jù)所述全T交叉的控制存儲(chǔ)器配置信息中的每一輸出通道的交叉配置表生成，或者為根據(jù)所述存取控制表和所述全T交叉的控制存儲(chǔ)器配置信息中的每一輸出通道的交叉配置表生成。5本發(fā)明實(shí)施例提供的全T交叉裝置，通過(guò)多個(gè)輸出模組實(shí)現(xiàn)通道交叉，并且在每個(gè)輸出模組內(nèi)部根據(jù)業(yè)務(wù)數(shù)據(jù)的輸出時(shí)隙和輸入通道讀取業(yè)務(wù)數(shù)據(jù)，實(shí)現(xiàn)時(shí)隙交叉，所以達(dá)到了在一定程度上減小了芯片規(guī)模，進(jìn)而降低了芯片成本與功耗。實(shí)施例二如圖2所示，為本發(fā)明實(shí)施例一種全T交叉的方法流程圖，所述方法包括201、將需要交叉到輸出通道的輸入通道的數(shù)據(jù)進(jìn)行緩存；可選的，可以根據(jù)預(yù)置的存取控制表，將需要交叉到輸出通道的輸入通道的數(shù)據(jù)進(jìn)行緩存；上述存取控制表可以為根據(jù)上述全T交叉的控制存儲(chǔ)器配置信息中的每一輸出通道的交叉配置表生成；上述將需要交叉到輸出通道的輸入通道的數(shù)據(jù)進(jìn)行緩存，可以包括利用先進(jìn)先出數(shù)據(jù)緩存器將需要交叉到輸出通道的輸入通道的數(shù)據(jù)進(jìn)行緩存。202、根據(jù)預(yù)置的輸入通道號(hào)與輸出時(shí)隙號(hào)的對(duì)應(yīng)關(guān)系，從上述進(jìn)行緩存的數(shù)據(jù)中，將對(duì)應(yīng)于每個(gè)輸入時(shí)隙號(hào)的相應(yīng)的輸入通道號(hào)的數(shù)據(jù)，寫(xiě)入相應(yīng)的輸出時(shí)隙號(hào)的位置進(jìn)行再次緩存；可選的，上述預(yù)置的輸入通道號(hào)與輸出時(shí)隙號(hào)的對(duì)應(yīng)關(guān)系可以保存于仲裁選擇表中；上述仲裁選擇表可以為根據(jù)上述全T交叉的控制存儲(chǔ)器配置信息中的每一輸出通道的交叉配置表生成，或者可以為根據(jù)上述存取控制表和上述全T交叉的控制存儲(chǔ)器配置信息中的每一輸出通道的交叉配置表生成?？蛇x的，上述根據(jù)預(yù)置的輸入通道號(hào)與輸出時(shí)隙號(hào)的對(duì)應(yīng)關(guān)系，從上述進(jìn)行緩存的數(shù)據(jù)中，將對(duì)應(yīng)于每個(gè)輸入時(shí)隙號(hào)的相應(yīng)的輸入通道號(hào)的數(shù)據(jù)，寫(xiě)入相應(yīng)的輸出時(shí)隙號(hào)的位置進(jìn)行再次緩存，可以包括根據(jù)預(yù)置的輸入通道號(hào)與輸出時(shí)隙號(hào)的對(duì)應(yīng)關(guān)系，可以利用實(shí)現(xiàn)多選一的多路選擇器從上述進(jìn)行緩存的數(shù)據(jù)中，將對(duì)應(yīng)于每個(gè)輸入時(shí)隙號(hào)的相應(yīng)的輸入通道號(hào)的數(shù)據(jù)，寫(xiě)入相應(yīng)的輸出時(shí)隙號(hào)的位置進(jìn)行再次緩存；或者根據(jù)預(yù)置的輸入通道號(hào)與輸出時(shí)隙號(hào)的對(duì)應(yīng)關(guān)系，可以利用內(nèi)部總線從上述進(jìn)行緩存的數(shù)據(jù)中，將對(duì)應(yīng)于每個(gè)輸入時(shí)隙號(hào)的相應(yīng)的輸入通道號(hào)的數(shù)據(jù)，寫(xiě)入相應(yīng)的輸出時(shí)隙號(hào)的位置進(jìn)行再次緩存?？蛇x的，上述將對(duì)應(yīng)于每個(gè)輸入時(shí)隙號(hào)的相應(yīng)的輸入通道號(hào)的數(shù)據(jù)，寫(xiě)入相應(yīng)的輸出時(shí)隙號(hào)的位置進(jìn)行再次緩存，可以包括將對(duì)應(yīng)于每個(gè)輸入時(shí)隙號(hào)的相應(yīng)的輸入通道號(hào)的數(shù)據(jù)，可以通過(guò)乒乓緩存寫(xiě)入相應(yīng)的輸出時(shí)隙號(hào)的位置進(jìn)行再次緩存。203、將上述進(jìn)行再次緩存的數(shù)據(jù)輸出。本發(fā)明實(shí)施例上述方法技術(shù)方案因?yàn)椴捎脤⑿枰徊娴捷敵鐾ǖ赖妮斎胪ǖ赖臄?shù)據(jù)進(jìn)行緩存；根據(jù)預(yù)置的輸入通道號(hào)與輸出時(shí)隙號(hào)的對(duì)應(yīng)關(guān)系，從上述進(jìn)行緩存的數(shù)據(jù)中，將對(duì)應(yīng)于每個(gè)輸入時(shí)隙號(hào)的相應(yīng)的輸入通道號(hào)的數(shù)據(jù)，寫(xiě)入相應(yīng)的輸出時(shí)隙號(hào)的位置進(jìn)行再次緩存；將上述進(jìn)行再次緩存的數(shù)據(jù)輸出的技術(shù)手段，所以達(dá)到了在一定程度上減小了芯片規(guī)模，進(jìn)而降低了芯片成本與功耗的技術(shù)效果。實(shí)施例三假設(shè)本發(fā)明方案用于SDH應(yīng)用領(lǐng)域時(shí)，類似于圖1所示，輸入業(yè)務(wù)共有N個(gè)輸入通道，每個(gè)輸入通道有M個(gè)時(shí)隙的數(shù)據(jù)需要交叉。那么，該方案中共有N*N個(gè)數(shù)據(jù)存儲(chǔ)模塊，構(gòu)成一個(gè)交叉連接矩陣，每個(gè)數(shù)據(jù)存儲(chǔ)模塊具有數(shù)據(jù)緩存能力。例如，對(duì)于數(shù)據(jù)存儲(chǔ)模塊(i，.j)，緩存的數(shù)據(jù)就是從輸入通道i交叉到輸出通道j的數(shù)據(jù)。對(duì)于輸出通道j，分別從數(shù)據(jù)存儲(chǔ)模塊(0，j)(N-1，j)這N個(gè)數(shù)據(jù)存儲(chǔ)模塊中讀出緩存的數(shù)據(jù)，然后緩存輸出，即可完成輸出通道j的交叉。如圖3所示，為本發(fā)明實(shí)施例數(shù)據(jù)存儲(chǔ)模塊內(nèi)部緩存示意圖，具體以數(shù)據(jù)存儲(chǔ)模塊(i，j)為例，說(shuō)明每個(gè)數(shù)據(jù)存儲(chǔ)模塊的實(shí)現(xiàn)方法對(duì)于數(shù)據(jù)存儲(chǔ)模塊(i，j)，實(shí)際上就是一個(gè)深度很小的FIFO(FirstInFirstOut，先進(jìn)先出數(shù)據(jù)緩存器)，根據(jù)輸出控制模塊給出的控制信息，將輸入通道i的數(shù)據(jù)緩存到FIFO中。需要補(bǔ)充說(shuō)明的是，由于輸出控制模塊能夠知道每個(gè)數(shù)據(jù)存儲(chǔ)模塊中FIFO的空滿信息，并且設(shè)計(jì)保證FIFO不會(huì)出現(xiàn)寫(xiě)滿或者讀空的情況，因而對(duì)FIFO的設(shè)計(jì)越簡(jiǎn)單越好，以達(dá)到節(jié)省資源的目的。輸出控制模塊相對(duì)較為復(fù)雜，輸出控制模塊首先要根據(jù)CM(ControlMemory，控制存儲(chǔ)器)配置信息中的輸出通道j的交叉配置表(如下表1所示)來(lái)產(chǎn)生一個(gè)存儲(chǔ)控制表(如下表2所示)。<table>tableseeoriginaldocumentpage7</column></row><table>表1輸出通道j的交叉配置表<table>tableseeoriginaldocumentpage8</column></row><table>表2存取控制表—般來(lái)說(shuō)，交叉配置表是按照輸出通道、輸出時(shí)隙的順序來(lái)安排的，意義就是對(duì)于某一個(gè)輸出通道、某個(gè)輸出時(shí)隙，其數(shù)據(jù)來(lái)自于哪個(gè)輸入通道、輸入時(shí)隙。而存儲(chǔ)控制表則是按照輸入通道、輸入時(shí)隙的順序來(lái)安排的，意義就是對(duì)于某一輸入通道、某個(gè)輸入時(shí)隙，其數(shù)據(jù)是否需要保存，1表示需要保存，0表示不需要保存。因而，從交叉配置表到存儲(chǔ)控制表的生成過(guò)程實(shí)際上就是對(duì)交叉配置表的一個(gè)轉(zhuǎn)秩操作。根據(jù)時(shí)隙計(jì)數(shù)，將存儲(chǔ)控制表的內(nèi)容輸出給每個(gè)數(shù)據(jù)存儲(chǔ)模塊，即為每個(gè)數(shù)據(jù)存儲(chǔ)模塊的寫(xiě)入控制信號(hào)。每個(gè)數(shù)據(jù)存儲(chǔ)模塊則在寫(xiě)入控制有效(為1)的時(shí)候?qū)⑤斎霐?shù)據(jù)緩存到FIF0中。輸出控制模塊需要從N個(gè)數(shù)據(jù)存儲(chǔ)模塊來(lái)獲取數(shù)據(jù)，并進(jìn)行時(shí)隙調(diào)整，然后輸出。當(dāng)某個(gè)數(shù)據(jù)存儲(chǔ)模塊的FIFO中已經(jīng)緩存了數(shù)據(jù)后，就可以從該數(shù)據(jù)存儲(chǔ)模塊獲取數(shù)據(jù)。但由于可能存在多個(gè)數(shù)據(jù)存儲(chǔ)模塊的FIFO同時(shí)都已經(jīng)緩存了數(shù)據(jù)(因?yàn)樵谀骋粫r(shí)刻可能存在多個(gè)輸入通道的數(shù)據(jù)去往同一個(gè)輸出通道)，那么就需要安排讀取的先后順序，也就是說(shuō)需要一個(gè)仲裁器。當(dāng)CPU初次配置CM或者改變CM中的配置時(shí)，仲裁器開(kāi)始工作，產(chǎn)生一個(gè)仲裁選擇表，并保存下來(lái)。仲裁選擇表包含對(duì)應(yīng)于每個(gè)輸入時(shí)隙，需要獲取的數(shù)據(jù)來(lái)自于哪個(gè)輸入通道，并且在哪個(gè)時(shí)隙輸出，如表3所示。<table>tableseeoriginaldocumentpage8</column></row><table>表3仲裁選擇表根據(jù)仲裁選擇表中的輸入通道號(hào)選擇來(lái)從N個(gè)數(shù)據(jù)存儲(chǔ)模塊中獲取數(shù)據(jù)，并根據(jù)表中的輸出時(shí)隙號(hào)來(lái)控制寫(xiě)入輸出控制模塊緩存中的位置。仲裁器的設(shè)計(jì)這里可以采用一種帶優(yōu)先級(jí)的仲裁機(jī)制，原則就是(1)、對(duì)數(shù)據(jù)存儲(chǔ)模塊進(jìn)行優(yōu)先級(jí)分類如果對(duì)于輸出通道j，超過(guò)M/4個(gè)時(shí)隙的的數(shù)據(jù)來(lái)自于輸入通道i，則數(shù)據(jù)存儲(chǔ)模塊(i，j)的優(yōu)先級(jí)為l(l表明優(yōu)先級(jí)高)；否則為0;(2)、如果N個(gè)數(shù)據(jù)存儲(chǔ)模塊的FIFO都為空，則不進(jìn)行讀??；(3)、如果N個(gè)數(shù)據(jù)存儲(chǔ)模塊中有且僅有1個(gè)數(shù)據(jù)存儲(chǔ)模塊的FIFO不為空，則讀取該數(shù)據(jù)存儲(chǔ)模塊；(4)、如果N個(gè)數(shù)據(jù)存儲(chǔ)模塊中有多于1個(gè)數(shù)據(jù)存儲(chǔ)模塊的FIFO不為空，則記錄下當(dāng)前所有FIFO非空的數(shù)據(jù)存儲(chǔ)模塊對(duì)應(yīng)的通道號(hào)，然后按通道號(hào)從小到大的順序安排讀取順序。優(yōu)先滿足優(yōu)先級(jí)為1的數(shù)據(jù)存儲(chǔ)模塊。對(duì)于該仲裁機(jī)制，需要補(bǔ)充說(shuō)明的是，對(duì)于多于一個(gè)數(shù)據(jù)存儲(chǔ)模塊的FIFO非空的時(shí)候，一定要記錄下當(dāng)前的情況，并按該情況來(lái)安排讀寫(xiě)次序。這樣就保證了在數(shù)據(jù)存儲(chǔ)模塊的優(yōu)先級(jí)一樣時(shí)，通道號(hào)大的數(shù)據(jù)存儲(chǔ)模塊被訪問(wèn)的優(yōu)先級(jí)并不比通道號(hào)小的數(shù)據(jù)存儲(chǔ)模塊低。另外，采用何種仲裁機(jī)制并不固定，但是仲裁機(jī)制的選擇會(huì)影響到每個(gè)數(shù)據(jù)存儲(chǔ)模塊中FIFO的深度。設(shè)計(jì)不太合理的仲裁機(jī)制，會(huì)導(dǎo)致要求每個(gè)數(shù)據(jù)存儲(chǔ)模塊中FIFO深度很深，才不會(huì)出現(xiàn)溢出。可以證明，采用上述仲裁機(jī)制時(shí)，每個(gè)數(shù)據(jù)存儲(chǔ)模塊FIFO的深度為M/4(理論最小值)即可保證不會(huì)溢出。經(jīng)過(guò)仲裁并選擇得到的數(shù)據(jù)即為輸出通道j的每個(gè)時(shí)隙的數(shù)據(jù)。根據(jù)輸出時(shí)隙號(hào)，將數(shù)據(jù)寫(xiě)入到輸出控制模塊的輸出緩存的正確的位置，最后順序讀出即可。為了避免本幀數(shù)據(jù)存儲(chǔ)的同時(shí)影響到上一幀數(shù)據(jù)的讀取，需要采用乒乓緩存(乒乓緩存意味著為傳送數(shù)據(jù)包使用至少兩個(gè)最大大小的包緩存。在發(fā)送其中的一個(gè)時(shí)，載入另一個(gè)。在第一個(gè)包被發(fā)出去后，立刻發(fā)送第二個(gè)包，依次類推。這樣，就可以連續(xù)向線路上發(fā)送背靠背數(shù)據(jù)包)來(lái)緩存數(shù)據(jù)。在緩存當(dāng)前M個(gè)時(shí)隙的數(shù)據(jù)時(shí)，將已經(jīng)準(zhǔn)備好的前M個(gè)時(shí)隙的數(shù)據(jù)輸出，如圖4所示，為本發(fā)明實(shí)施例利用多路選擇器(MUX)的輸出通道j的輸出控制示意圖，輸出控制模塊包括MUX單元，用于根據(jù)預(yù)置的輸入通道號(hào)與輸出時(shí)隙號(hào)的對(duì)應(yīng)關(guān)系，利用實(shí)現(xiàn)多選一的多路選擇器，在各個(gè)時(shí)隙中將所述多個(gè)數(shù)據(jù)存儲(chǔ)模塊中的業(yè)務(wù)數(shù)據(jù)發(fā)送至所述每個(gè)輸出模組的輸出通道。該輸出控制模塊還包括乒乓緩存單元，且位于MUX單元與輸出通道之間，用于將對(duì)應(yīng)于每個(gè)輸入時(shí)隙號(hào)的相應(yīng)的輸入通道號(hào)的數(shù)據(jù)，通過(guò)乒乓緩存寫(xiě)入相應(yīng)的輸出時(shí)隙號(hào)的位置進(jìn)行再次緩存。上述利用MUX根據(jù)仲裁選擇表進(jìn)行通道選擇時(shí)，還可以采用內(nèi)部總線的方法實(shí)現(xiàn)，如圖5所示，為本發(fā)明實(shí)施例利用內(nèi)部總線的輸出通道j的輸出控制示意圖，其特點(diǎn)是對(duì)于每個(gè)數(shù)據(jù)存儲(chǔ)模塊，不進(jìn)行輸出時(shí)，輸出信號(hào)置為高阻態(tài)；當(dāng)讀使能有效時(shí)，對(duì)總線進(jìn)行數(shù)據(jù)驅(qū)動(dòng)。輸出控制模塊通過(guò)內(nèi)部總線單元實(shí)現(xiàn)，該內(nèi)部總線單元用于根據(jù)預(yù)置的輸入通道號(hào)與輸出時(shí)隙號(hào)的對(duì)應(yīng)關(guān)系，利用內(nèi)部總線，在各個(gè)時(shí)隙中將所述多個(gè)數(shù)據(jù)存儲(chǔ)模塊中的業(yè)務(wù)數(shù)據(jù)發(fā)送至所述每個(gè)輸出模組的輸出通道。該輸出控制模塊還包括乒乓緩存單元，且位于內(nèi)部總線單元與輸出通道之間，用于將對(duì)應(yīng)于每個(gè)輸入時(shí)隙號(hào)的相應(yīng)的輸入通道號(hào)的數(shù)據(jù)，通過(guò)乒乓緩存寫(xiě)入相應(yīng)的輸出時(shí)隙號(hào)的位置進(jìn)行再次緩存。對(duì)于輸出通道j，每個(gè)時(shí)隙都應(yīng)該有數(shù)據(jù)輸出，如果某一拍沒(méi)有數(shù)據(jù)輸出，則說(shuō)明存在著某個(gè)輸入通道的某個(gè)時(shí)隙的多播。那么，需要根據(jù)CM信息，從緩存中復(fù)制一份數(shù)據(jù)即可。本發(fā)明實(shí)施例是一種控制寫(xiě)入、控制讀出的方案，通過(guò)帶緩存能力的數(shù)據(jù)存儲(chǔ)模塊和帶緩存能力的輸出控制模塊來(lái)完成時(shí)隙級(jí)交叉。本發(fā)明實(shí)施例綜合考慮了RAM存儲(chǔ)方案與MUX選擇方案的優(yōu)缺點(diǎn)，提出了一種兼顧了二者優(yōu)點(diǎn)的實(shí)現(xiàn)方法，既避免了使用大量的片內(nèi)RAM,又避免了使用大量的MUX,從而能夠在相同交叉容量下，在一定程度上減小芯片規(guī)模，進(jìn)而降低芯片成本與功耗，減小了全T交叉實(shí)現(xiàn)所需要的資源。允許在同等工藝條件下實(shí)現(xiàn)更大的芯片交叉容量，或者說(shuō)在同等工藝、同等交叉容量下，減小芯片的面積與功耗。由于采用數(shù)據(jù)存儲(chǔ)模塊存儲(chǔ)，可以做到在某些輸入通道不使用的情況下關(guān)閉相應(yīng)的數(shù)據(jù)存儲(chǔ)模塊，最大限度的降低功耗，而這是以往方案所不具備的能力。本發(fā)明實(shí)施例可以在輸出控制模塊中采用乒乓緩存，在緩存當(dāng)前M個(gè)時(shí)隙的數(shù)據(jù)時(shí)，將已經(jīng)準(zhǔn)備好的前M個(gè)時(shí)隙的數(shù)據(jù)輸出，避免本幀數(shù)據(jù)存儲(chǔ)的同時(shí)影響到上一幀數(shù)據(jù)的讀取。本發(fā)明實(shí)施例上述方案可以應(yīng)用于、SONET(SynchronousOpticalNetwork,同步光纖網(wǎng)絡(luò))、OTN(OpticalTransportNetwork,光傳送網(wǎng))等領(lǐng)域。本領(lǐng)域普通技術(shù)人員可以理解實(shí)現(xiàn)上述實(shí)施例方法中的全部或部分步驟是可以通過(guò)程序來(lái)指令相關(guān)硬件來(lái)完成，所述的程序可以存儲(chǔ)于一計(jì)算機(jī)可讀取存儲(chǔ)介質(zhì)中，該程序在執(zhí)行時(shí)，包括上述全部或部分步驟，所述的存儲(chǔ)介質(zhì)，如R0M/RAM、磁盤(pán)、光盤(pán)等。以上所述的具體實(shí)施方式，對(duì)本發(fā)明的目的、技術(shù)方案和有益效果進(jìn)行了進(jìn)一步詳細(xì)說(shuō)明，所應(yīng)理解的是，以上所述僅為本發(fā)明的具體實(shí)施方式而已，并不用于限定本發(fā)明的保護(hù)范圍，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。權(quán)利要求一種全T交叉裝置，其特征在于，包括輸入模組，所述輸入模組包括多個(gè)輸入通道；以及多個(gè)輸出模組，所述輸出模組包括輸出通道、輸出控制模塊以及多個(gè)數(shù)據(jù)存儲(chǔ)模塊，其中，所述輸出模組所包括的輸出通道與所述多個(gè)數(shù)據(jù)存儲(chǔ)模塊通信連接；所述輸出模組所包括的多個(gè)數(shù)據(jù)存儲(chǔ)模塊與所述輸入模組的多個(gè)輸入通道一一對(duì)應(yīng)；所述多個(gè)輸出模組，用于根據(jù)業(yè)務(wù)數(shù)據(jù)對(duì)應(yīng)的輸出通道，將所述多個(gè)輸入通道中接收業(yè)務(wù)數(shù)據(jù)存入所述多個(gè)數(shù)據(jù)存儲(chǔ)模塊中，并根據(jù)所述業(yè)務(wù)數(shù)據(jù)所對(duì)應(yīng)的輸出時(shí)隙，將所述多個(gè)數(shù)據(jù)存儲(chǔ)模塊所述業(yè)務(wù)數(shù)據(jù)發(fā)送至所述輸出通道中。2.如權(quán)利要求l所述裝置，其特征在于，所述數(shù)據(jù)存儲(chǔ)模塊采用先進(jìn)先出存儲(chǔ)器，用于根據(jù)業(yè)務(wù)數(shù)據(jù)的輸出時(shí)隙，依序存儲(chǔ)業(yè)務(wù)數(shù)據(jù)。3.如權(quán)利要求l所述裝置，其特征在于，所述輸出控制模塊，保存有所述每個(gè)輸出模組所接收的業(yè)務(wù)數(shù)據(jù)的地址信息和輸出時(shí)隙信息，其中，所述地址信息包括所述業(yè)務(wù)數(shù)據(jù)在所述多個(gè)數(shù)據(jù)存儲(chǔ)模塊中的存儲(chǔ)地址；所述輸出控制模塊根據(jù)業(yè)務(wù)數(shù)據(jù)的輸出時(shí)隙信息以及地址信息，在各個(gè)時(shí)隙中將所述多個(gè)數(shù)據(jù)存儲(chǔ)模塊中的業(yè)務(wù)數(shù)據(jù)發(fā)送至所述每個(gè)輸出模組的輸出通道。4.如權(quán)利要求3所述裝置，其特征在于，所述所述業(yè)務(wù)數(shù)據(jù)在所述多個(gè)數(shù)據(jù)存儲(chǔ)模塊中的存儲(chǔ)地址包括輸入通道號(hào)，所述輸出時(shí)隙信息包括輸出時(shí)隙號(hào)；數(shù)據(jù)存儲(chǔ)模塊根據(jù)預(yù)置的存取控制表，將需要交叉到相應(yīng)的輸出通道的數(shù)據(jù)進(jìn)行緩存；所述存取控制表為根據(jù)所述全T交叉的控制存儲(chǔ)器配置信息中的每一輸出通道的交叉配置表生成；所述輸出控制模塊進(jìn)一步根據(jù)預(yù)置的保存于仲裁選擇表中的所述輸入通道號(hào)與輸出時(shí)隙號(hào)的對(duì)應(yīng)關(guān)系，在各個(gè)時(shí)隙中將所述多個(gè)數(shù)據(jù)存儲(chǔ)模塊中的業(yè)務(wù)數(shù)據(jù)發(fā)送至所述每個(gè)輸出模組的輸出通道；所述仲裁選擇表為根據(jù)所述全T交叉的控制存儲(chǔ)器配置信息中的每一輸出通道的交叉配置表生成，或者為根據(jù)所述存取控制表和所述全T交叉的控制存儲(chǔ)器配置信息中的每一輸出通道的交叉配置表生成。5.如權(quán)利要求4所述裝置，其特征在于，所述輸出控制模塊包括多路選擇器單元，用于根據(jù)預(yù)置的輸入通道號(hào)與輸出時(shí)隙號(hào)的對(duì)應(yīng)關(guān)系，利用實(shí)現(xiàn)多選一的多路選擇器，在各個(gè)時(shí)隙中將所述多個(gè)數(shù)據(jù)存儲(chǔ)模塊中的業(yè)務(wù)數(shù)據(jù)發(fā)送至所述每個(gè)輸出模組的輸出通道；或者內(nèi)部總線單元，用于根據(jù)預(yù)置的輸入通道號(hào)與輸出時(shí)隙號(hào)的對(duì)應(yīng)關(guān)系，利用內(nèi)部總線，在各個(gè)時(shí)隙中將所述多個(gè)數(shù)據(jù)存儲(chǔ)模塊中的業(yè)務(wù)數(shù)據(jù)發(fā)送至所述每個(gè)輸出模組的輸出通道。6.如權(quán)利要求5任一項(xiàng)所述裝置，其特征在于，所述輸出控制模塊還包括乒乓緩存單元，用于將對(duì)應(yīng)于每個(gè)輸入時(shí)隙號(hào)的相應(yīng)的輸入通道號(hào)的數(shù)據(jù)，通過(guò)乒乓緩存寫(xiě)入相應(yīng)的輸出時(shí)隙號(hào)的位置進(jìn)行再次緩存。7.—種全T交叉方法，其特征在于，所述方法包括將需要交叉到輸出通道的輸入通道的數(shù)據(jù)進(jìn)行緩存；根據(jù)預(yù)置的輸入通道號(hào)與輸出時(shí)隙號(hào)的對(duì)應(yīng)關(guān)系，從所述進(jìn)行緩存的數(shù)據(jù)中，將對(duì)應(yīng)于每個(gè)輸入時(shí)隙號(hào)的相應(yīng)的輸入通道號(hào)的數(shù)據(jù)，寫(xiě)入相應(yīng)的輸出時(shí)隙號(hào)的位置進(jìn)行再次緩存；將所述進(jìn)行再次緩存的數(shù)據(jù)輸出。8.如權(quán)利要求7所述方法，其特征在于，所述將需要交叉到輸出通道的輸入通道的數(shù)據(jù)進(jìn)行緩存，包括利用先進(jìn)先出數(shù)據(jù)緩存器將需要交叉到輸出通道的輸入通道的數(shù)據(jù)進(jìn)行緩存。9.如權(quán)利要求7所述方法，其特征在于，所述根據(jù)預(yù)置的輸入通道號(hào)與輸出時(shí)隙號(hào)的對(duì)應(yīng)關(guān)系，從所述進(jìn)行緩存的數(shù)據(jù)中，將對(duì)應(yīng)于每個(gè)輸入時(shí)隙號(hào)的相應(yīng)的輸入通道號(hào)的數(shù)據(jù)，寫(xiě)入相應(yīng)的輸出時(shí)隙號(hào)的位置進(jìn)行再次緩存，包括根據(jù)預(yù)置的輸入通道號(hào)與輸出時(shí)隙號(hào)的對(duì)應(yīng)關(guān)系，利用實(shí)現(xiàn)多選一的多路選擇器從所述進(jìn)行緩存的數(shù)據(jù)中，將對(duì)應(yīng)于每個(gè)輸入時(shí)隙號(hào)的相應(yīng)的輸入通道號(hào)的數(shù)據(jù)，寫(xiě)入相應(yīng)的輸出時(shí)隙號(hào)的位置進(jìn)行再次緩存；或者根據(jù)預(yù)置的輸入通道號(hào)與輸出時(shí)隙號(hào)的對(duì)應(yīng)關(guān)系，利用內(nèi)部總線從所述進(jìn)行緩存的數(shù)據(jù)中，將對(duì)應(yīng)于每個(gè)輸入時(shí)隙號(hào)的相應(yīng)的輸入通道號(hào)的數(shù)據(jù)，寫(xiě)入相應(yīng)的輸出時(shí)隙號(hào)的位置進(jìn)行再次緩存。全文摘要本發(fā)明實(shí)施例提供一種全T交叉裝置和方法，一種全T交叉裝置，包括輸入模組，所述輸入模組包括多個(gè)輸入通道；以及多個(gè)輸出模組，每個(gè)輸出模組均包括一個(gè)輸出通道、一個(gè)輸出控制模塊以及多個(gè)數(shù)據(jù)存儲(chǔ)模塊，其中，所述多個(gè)數(shù)據(jù)存儲(chǔ)模塊與所述輸入模組的多個(gè)輸入通道一一對(duì)應(yīng)；所述多個(gè)輸出模組，用于根據(jù)業(yè)務(wù)數(shù)據(jù)對(duì)應(yīng)的輸出通道，自所述多個(gè)輸入通道中接收業(yè)務(wù)數(shù)據(jù)，并根據(jù)所述業(yè)務(wù)數(shù)據(jù)所對(duì)應(yīng)的輸出時(shí)隙，將所述業(yè)務(wù)數(shù)據(jù)發(fā)送出去。本發(fā)明實(shí)施例在一定程度上減小了芯片規(guī)模，進(jìn)而降低了芯片成本與功耗。文檔編號(hào)H04J3/16GK101789840SQ201010001640公開(kāi)日2010年7月28日申請(qǐng)日期2010年1月19日優(yōu)先權(quán)日2010年1月19日發(fā)明者吳錦峰,李磊,陳玉杰,雷張偉申請(qǐng)人:華為技術(shù)有限公司