專利名稱：Ip報文的過濾方法和裝置的制作方法
技術領域：
本發(fā)明涉及通信領域，并且特別地，涉及一種IP報文的過濾方法和裝置。

背景技術：
IP報文過濾是將IP數據報文分成不同種類的過程，具體的分類過程主要取決于IP報頭中的信息。通過IP報文過濾，能夠實現報文的正確轉發(fā)，并且能夠丟棄不需要處理的報文，避免不必要的處理。
目前的報文過濾處理主要基于軟件的字符串匹配，但是這種軟件處理的方式會占用系統的資源，隨著網絡傳輸速率的不斷提高，報文的收發(fā)量也越來越大，僅僅依靠系統來過濾IP報文已經適應目前的網絡傳輸速度。
目前，針對相關技術中IP報文過濾依賴軟件而導致過濾處理大量占用CPU資源的問題，尚未提出有效的解決方案。


發(fā)明內容
考慮到相關技術中IP報文過濾依賴軟件而導致過濾處理大量占用CPU資源的問題，本發(fā)明的目的在于提供一種IP報文的過濾方案，以解決上述問題中的至少之一。
根據本發(fā)明的一個方面，提供了一種IP報文的過濾方法。
根據本發(fā)明的IP報文的過濾方法包括對接收的IP報文進行存儲，并提取IP報文的參數信息；根據IP報文的參數信息匹配預先存儲的過濾規(guī)則；根據匹配結果以及IP報文的參數信息上傳或丟棄IP報文。
其中，IP報文的參數信息包括IP報文的CRC校驗錯誤標志、IP報文的長度信息以及IP報文的源端口號和/或目的端口號。
并且，如果IP報文的CRC校驗錯誤標志位無效，根據IP報文的參數信息匹配預先存儲的過濾規(guī)則的處理包括根據過濾規(guī)則確定IP報文的源端口號和/或目的端口號所對應的處理方式，將確定的處理方式作為匹配結果。
此外，上傳或丟棄IP報文的處理包括根據IP報文的長度信息上傳或丟棄存儲的IP報文。
根據本發(fā)明的另一方面，還提供了一種IP報文的過濾裝置，該裝置由FPGA實現。
根據本發(fā)明的IP報文的過濾裝置包括第一存儲模塊，用于存儲IP報文的數據；提取模塊，用于提取存儲IP報文的參數信息；第二存儲模塊，用于存儲IP報文的參數信息；第三存儲模塊，用于存儲過濾規(guī)則；查詢模塊，用于根據提取的參數信息匹配存儲的過濾規(guī)則； 過濾處理模塊，用于根據查詢模塊得到的匹配結果上傳或丟棄IP報文。
其中，IP報文的參數信息包括IP報文的CRC校驗錯誤標志、IP報文的長度信息以及IP報文的源端口號和/或目的端口號。
并且，查詢模塊用于根據過濾規(guī)則確定IP報文的源端口號和/或目的端口號所對應的處理方式，將確定的處理方式作為匹配結果。
此外，過濾處理模塊用于根據IP報文的長度信息上傳或丟棄第一存儲模塊中存儲的IP報文。
借助于本發(fā)明的技術方案，能夠借助FPGA實現IP報文的過濾，將主機CPU的工作轉移到硬件上，能夠有效減小主機工作負載及CPU使用率，提高系統性能。



圖1是根據本發(fā)明方法實施例的IP報文的過濾方法的流程圖； 圖2是根據本發(fā)明裝置實施例的IP報文的過濾裝置的框圖； 圖3是根據本發(fā)明裝置實施例的IP報文的過濾裝置的具體結構實例的框圖； 圖4是根據本發(fā)明裝置實施例的IP報文的過濾裝置中查詢模塊的工作狀態(tài)機的示意圖； 圖5是根據本發(fā)明裝置實施例的IP報文的過濾裝置中過濾處理模塊的工作狀態(tài)機的示意圖。

具體實施例方式 功能概述 考慮到相關技術中IP報文過濾依賴軟件而導致過濾處理大量占用CPU資源的問題，本發(fā)明提出硬件現場可編程門陣列(Field Programmable GateArray，簡稱為FPGA)從網絡中提取出IP報文的端口號，根據該端口號對LUT規(guī)則過濾表地址進行解析，存儲在FPGA內部RAM中的過濾規(guī)則，根據命中結果處理相應的IP報文，從而實現了對IP報文的過濾，能夠利用FPGA替代CPU進行報文過濾，減小主機工作負載及CPU使用率。
下面將結合附圖詳細描述本發(fā)明的實施例。
方法實施例 在本實施例中，提供了一種IP報文的過濾方法，用于基于FPGA實現報文的過濾。
圖1是根據本實施例的IP報文的過濾方法的流程圖。
如圖1所示，根據本實施例的IP報文的過濾方法由FPGA執(zhí)行，具體包括以下處理 步驟S102，對接收的IP報文進行存儲，并提取IP報文的參數信息；其中，可以將報文存儲在FPGA的先入先出(First In First Out，簡稱為FIFO)存儲器中，這里提取的參數信息包括IP報文的CRC校驗錯誤標志、IP報文的長度信息以及IP報文的源端口號和/或目的端口號。
步驟S104，根據IP報文的參數信息匹配預先存儲的過濾規(guī)則。
步驟S106，根據匹配結果以及IP報文的參數信息上傳或丟棄IP報文。
具體地，在步驟S104和步驟S106中，如果IP報文的CRC校驗錯誤標志位無效，則可以將IP報文的源端口號和/或目的端口號與過濾規(guī)則中的源端口號和/或目的端口號進行匹配，過濾規(guī)則可以通過列表的方式存儲在FPGA的存儲器中(例如，存儲在FPGA的隨機訪問存儲器(RAM))中)，其中源端口號和/或目的端口號為存儲規(guī)則地址，內容為相應端口號的處理方式，例如，假設接收到一個IP報文的源端口為端口1，如果過濾規(guī)則表中存在端口1地址對應的內容為“1”表示處理方式為上傳，則確定該IP報文與該條目匹配，并且需要上傳該IP報文；如果內容為“0”表示處理方式為丟棄，則需要丟棄該IP報文；類似地，過濾規(guī)則表中存儲各個端口號相對應的處理方式，本文不再一一列舉。
在步驟S106中上傳或丟棄IP報文的處理包括根據IP報文的長度信息上傳或丟棄存儲的IP報文；具體地，由于IP報文被存儲在FIFO存儲器中，因此，需要根據該報文的長度提取存儲的IP報文并進行丟棄或上傳。
通過上述處理，能夠通過FPGA根據報文的源端口號和/或目的端口號對IP報文實現源端口過濾和/或目的端口過濾，避免CPU參與過濾處理，減小了CPU的負擔，有助于提升系統的性能。
裝置實施例 在本實施例中，提供了一種IP報文的過濾裝置，該裝置中的各個模塊可以由FPGA實現。
圖2是根據本實施例的IP報文的過濾裝置的框圖。
如圖2所示，根據本實施例的IP報文的過濾裝置包括 第一存儲模塊(可稱為DPFDataFifo)1，用于存儲IP報文的數據；其中，該模塊可以是FIFO存儲器； 提取模塊2，連接至第一存儲模塊1，用于提取存儲IP報文的參數信息，其中，由提取模塊2提取的參數信息包括IP報文的CRC校驗錯誤標志、IP報文的長度信息以及IP報文的源端口號和/或目的端口號； 第二存儲模塊(可稱為DPFCtrlFifo)3，連接至提取模塊2，用于存儲IP報文的參數信息； 第三存儲模塊(可稱為DPF_LUT)4，用于存儲過濾規(guī)則，該模塊可以是隨機訪問存儲器，過濾規(guī)則可以通過列表的方式進行存儲，其中包含源端口號和/或目的端口號以及相應的處理方式，例如，源端口1對應丟棄，目的端口2對應上傳； 查詢模塊(可稱為DPF_Filter)5，連接至提取模塊2和第三存儲模塊4，用于根據提取的參數信息匹配第三存儲模塊4中存儲的過濾規(guī)則，具體地，可以利用IP報文參數信息查詢第三存儲模塊4存儲的過濾規(guī)則表，如果參數對應的條目對應的處理方式為上傳，則確定需要上傳該IP報文，如果參數對應的處理方式為丟棄，則需要丟棄該IP報文； 過濾處理模塊(可稱為DPF_FSM)6，連接至查詢模塊5，用于根據查詢模塊5得到的匹配結果上傳或丟棄IP報文，過濾處理模塊6需要根據IP報文的實際長度上傳或丟棄第一存儲模塊中存儲的IP報文。
該裝置還可以包括PCIe模塊(未示出)，該模塊可以由FPGA的硬核實現，作為主機與FPGA之間的鏈路通道，通過該模塊就能夠將IP報文上傳給主機。
下面將結合圖3，描述根據本發(fā)明的IP報文的過濾裝置的結構實例。
圖3示出了兩組第一存儲模塊、提取模塊、第二存儲模塊，從而可以提高報文過濾處理的效率。并且，圖2中還示出了PCIe數據FIFO存儲器，用于將上傳的報文依次提供給PCIe模塊，以便上傳至主機。
其中，查詢模塊能夠查找第三存儲模塊(DPF_LUT)，給出命中flag。
圖4是查詢模塊工作時的狀態(tài)機示意圖。如圖4所示，IDLE表示監(jiān)測qDPFCtrlFifoEmpty信號，當非空時，判斷qLUTIsOK是否為高，滿足條件跳轉到下一狀態(tài)；SENDREQ表示發(fā)送請求，該請求需要發(fā)送給DPF_FSM模塊，請求處理；WAITACK表示等待，DPF_FSM模塊回復qAck2Filter；接收到qAck2Filter后，給出一個時鐘的qDPFCtrlFifoREn信號。查詢模塊的模塊接口如表1所示。
表1，DPF_Filter模塊接口

第三存儲模塊用于存儲預先配置的過濾規(guī)則，例如，可以存儲存儲目的端口命中查找表(即，雙端口RAM)。優(yōu)選地，當軟件通過PCIe對DPF_LUT查找表更新時，可以將信號qLUTIsOK拉低，第三存儲模塊的模塊接口可以參照表2所示。
表2，第三存儲模塊模塊接口
過濾處理模塊(DPF_FSM)可以過濾未命中的IP包及錯誤包。圖5是過濾處理模塊工作時的狀態(tài)機示意圖。如圖5所示，IDLE表示等待請求；HANDLE表示處理請求，該模塊需要判斷請求來自哪路POS口，并給出處理(通道選擇仲裁)標志位；TXH01表示發(fā)送包頭01；TXH02表示發(fā)送包頭02；RDFIFO表示讀取DPFDataFifo數據，如果命中則送入PcieDataFifo，如果未命中則丟棄)；SENDACK表示發(fā)送ACK給DPF_Filter模塊，表示一個包處理完成。過濾處理模塊的模塊接口可以參照表3所示。
表3，過濾處理模塊接口

對于第一存儲模塊、和第二存儲模塊、以及PCIeFIFO存儲器，均可以采用FIFO的方式進行存取，例如，對于第一存儲模塊(DPFDataFifo)，其存儲方式可以參照表4所示。
表4
對于第二存儲模塊(DPFCtrlFifo)，其存儲方式可以參照表5所示，其中，Bad Pkt Flag是由提取模塊2對IP包進行CRC校驗出錯，flag為標示。
表5
對于PCIe數據Fifo存儲器，其存儲方式可以參照表6所示。
表6
優(yōu)選地，對于PCIe模塊的數據接口，可以將過濾后數據組包成符合要求格式的包存入PCIe數據Fifo存儲器中，PCIe模塊從fifo中取數做DMAWrite操作傳給主機。
本發(fā)明的上述模塊均可以通過FPGA實現，對FPGA進行編程使其具備相應的功能的方法是本領域技術人員所公知的，本文不在詳述。
綜上所述，借助于本發(fā)明的技術方案，能夠借助FPGA實現IP報文的過濾，將主機CPU的工作轉移到硬件上，能夠有效減小主機工作負載及CPU使用率，提高系統性能。
顯然，本領域的技術人員應該明白，上述的本發(fā)明的各模塊或各步驟可以用通用的計算裝置來實現，它們可以集中在單個的計算裝置上，或者分布在多個計算裝置所組成的網絡上，可選地，它們可以用計算裝置可執(zhí)行的程序代碼來實現，從而，可以將它們存儲在存儲裝置中由計算裝置來執(zhí)行，或者將它們分別制作成各個集成電路模塊，或者將它們中的多個模塊或步驟制作成單個集成電路模塊來實現。這樣，本發(fā)明不限制于任何特定的硬件和軟件結合。
以上所述僅為本發(fā)明的優(yōu)選實施例而已，并不用于限制本發(fā)明，對于本領域的技術人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內。
權利要求
1.一種IP報文的過濾方法，其特征在于，包括
對接收的IP報文進行存儲，并提取所述IP報文的參數信息；
根據所述IP報文的參數信息匹配預先存儲的過濾規(guī)則；
根據匹配結果以及所述IP報文的參數信息上傳或丟棄所述IP報文。
2.根據權利要求1所述的方法，其特征在于，所述IP報文的參數信息包括所述IP報文的CRC校驗錯誤標志、所述IP報文的長度信息以及所述IP報文的源端口號和/或目的端口號。
3.根據權利要求2所述的方法，其特征在于，根據所述IP報文的參數信息匹配預先存儲的過濾規(guī)則的處理包括
根據所述過濾規(guī)則確定所述IP報文的源端口號和/或目的端口號所對應的處理方式，將確定的所述處理方式作為所述匹配結果。
4.根據權利要求2所述的方法，其特征在于，上傳或丟棄所述IP報文的處理包括根據所述IP報文的長度信息上傳或丟棄存儲的所述IP報文。
5.一種IP報文的過濾裝置，該裝置由FPGA實現，其特征在于，所述裝置包括
第一存儲模塊，用于存儲所述IP報文的數據；
提取模塊，用于提取存儲所述IP報文的參數信息；
第二存儲模塊，用于存儲所述IP報文的參數信息；
第三存儲模塊，用于存儲過濾規(guī)則；
查詢模塊，用于根據提取的所述參數信息匹配存儲的所述過濾規(guī)則；
過濾處理模塊，用于根據所述查詢模塊得到的匹配結果上傳或丟棄所述IP報文。
6.根據權利要求5所述的裝置，其特征在于，所述IP報文的參數信息包括所述IP報文的CRC校驗錯誤標志、所述IP報文的長度信息以及所述IP報文的源端口號和/或目的端口號。
7.根據權利要求6所述的裝置，其特征在于，所述查詢模塊用于根據所述過濾規(guī)則確定所述IP報文的源端口號和/或目的端口號所對應的處理方式，將確定的所述處理方式作為所述匹配結果。
8.根據權利要求6所述的裝置，其特征在于，所述過濾處理模塊用于根據所述IP報文的長度信息上傳或丟棄所述第一存儲模塊中存儲的所述IP報文。
全文摘要
本發(fā)明提供了一種IP報文的過濾方法和裝置，該方法包括對接收的IP報文進行存儲，并提取IP報文的參數信息；根據IP報文的參數信息匹配預先存儲的過濾規(guī)則；根據匹配結果以及IP報文的參數信息上傳或丟棄IP報文。通過本發(fā)明，能夠借助FPGA實現IP報文的過濾，將主機CPU的工作轉移到硬件上，能夠有效減小主機工作負載及CPU使用率，提高系統性能。
文檔編號H04L29/06GK101702723SQ200910236808
公開日2010年5月5日 申請日期2009年10月30日 優(yōu)先權日2009年10月30日
發(fā)明者邵宗有, 聶華, 歷軍, 王棟梁, 竇曉光, 紀奎, 劉新春 申請人:曙光信息產業(yè)(北京)有限公司