專利名稱：一種基于時分雙工的收發(fā)信機模塊及其處理方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通信領(lǐng)域，尤其涉及一種基于時分雙工的收發(fā)信機模塊及其處理方 法。
背景技術(shù)：
目前，現(xiàn)有收發(fā)信機內(nèi)的收發(fā)信機模塊在生產(chǎn)或應(yīng)用過程中均存在需要對其收發(fā) 通道進(jìn)行測試的情況，現(xiàn)有對收發(fā)信機模塊的測試主要是通過外部的測試儀器(如頻譜 儀、信號源等)完成的。圖1所示為基于時分雙工(TDD，Time Division Duplex)收發(fā)信機 模塊的結(jié)構(gòu)，是一種雙發(fā)雙收的收發(fā)信機模塊，包括兩條發(fā)射通道和兩條接收通道，發(fā)射通 道用于發(fā)射輸出射頻信號，接收通道用于接收其它機器發(fā)出的射頻信號。對該基于時分雙 工(TDD，Time Division Duplex)收發(fā)信機模塊的發(fā)射通道的指標(biāo)測試通過頻譜儀進(jìn)行，對 接收通道的指標(biāo)測試則以信號源作為測試源進(jìn)行測試。圖2所示為利用外部的信號源和頻 譜儀對該雙發(fā)雙收收發(fā)信機模塊的收發(fā)通道進(jìn)行測試的示例，在該方案中將包括信號源和 頻譜儀的測試系統(tǒng)通過耦合器或射頻開關(guān)與該雙發(fā)雙收收發(fā)信機模塊連接，該雙發(fā)雙收收 發(fā)信機模塊的收發(fā)通道以耦合的形式與信號源和頻譜儀連接，測試時可通過射頻開關(guān)切換 不同發(fā)射通道到頻譜儀完成各發(fā)射通道的射頻功能和性能指標(biāo)的測試，對于接收通道可通 過射頻開關(guān)將信號源切換到不同接收通道對各接收通道的性能指標(biāo)進(jìn)行測試。從上述介紹中，發(fā)明人發(fā)現(xiàn)現(xiàn)有技術(shù)至少存在下述問題現(xiàn)有的收發(fā)信機模塊由于不具有進(jìn)行回饋自身發(fā)射通道輸出信號作為測試信號 的電路結(jié)構(gòu)，無法利用發(fā)射通道輸出的信號作為測試信號，及無法使發(fā)射通道與接收通道 配合來得出測試該收發(fā)信機模塊的發(fā)射通道的射頻指標(biāo)或接收通道的性能指標(biāo)的測試數(shù) 據(jù)，只能通過外部的測試儀器對收發(fā)信機模塊的發(fā)射通道和接收通道進(jìn)行測試，存在測試 成本高及測試效率低的問題。

發(fā)明內(nèi)容
本發(fā)明實施例提供一種基于時分雙工的收發(fā)信機模塊及其處理方法，可以解決現(xiàn) 有的收發(fā)信機模塊中不具有回饋信號作為測試信號的電路結(jié)構(gòu)，無法利用自身發(fā)射通道與 接收通道配合獲取測試數(shù)據(jù)，測試時需要利用外部的測試儀器，導(dǎo)致測試成本高及測試效 率低的問題。本發(fā)明實施例提供一種基于時分雙工的收發(fā)信機模塊，包括至少一條發(fā)射通道電路、至少一條接收通道電路和射頻內(nèi)置自環(huán)電路；所述發(fā)射通道電路，用于發(fā)射射頻信號；所述接收通道電路，用于接收射頻信號；所述射頻內(nèi)置自環(huán)電路，連接在所述發(fā)射通道電路與所述接收通道電路之間，作 為所述發(fā)射通道電路向所述接收通道電路回饋信號的閉環(huán)電路，通過所述閉環(huán)電路耦合引 入所述發(fā)射通道電路輸出的信號作為測試信號，由所述接收通道電路從測試信號中采集數(shù)據(jù)，所采集數(shù)據(jù)用于作為分析得出所述發(fā)射通道電路的射頻指標(biāo)或接收通道電路的性能指 標(biāo)的數(shù)據(jù)。本發(fā)明實施例還提供一種上述基于時分雙工的收發(fā)信機模塊的處理方法，包括將發(fā)射通道電路輸出的信號經(jīng)射頻內(nèi)置自環(huán)電路耦合引入至接收通道電路；以引入的所述信號作為測試信號，由接收通道電路從測試信號中采集數(shù)據(jù)，所采 集數(shù)據(jù)作為分析得出所述發(fā)射通道電路的射頻指標(biāo)或所述接收通道電路的性能指標(biāo)的數(shù) 據(jù)。由上述本發(fā)明實施例提供的技術(shù)方案可以看出，本發(fā)明實施例中通過在收發(fā)信機 模塊中設(shè)置射頻內(nèi)置自環(huán)電路，使發(fā)射通道電路與接收通道電路之間形成閉環(huán)電路，通過 該射頻內(nèi)置自環(huán)電路可以將發(fā)射通道電路輸出的信號耦合引入至接收通道電路作為測試 信號，由接收通道電路從測試信號中采集數(shù)據(jù)，作為分析處理得到發(fā)射通道的射頻指標(biāo)或 由接收通道電路對源信號的測試數(shù)據(jù)。實現(xiàn)了收發(fā)信機模塊利用射頻內(nèi)置自環(huán)電路，將發(fā) 射通信輸出的信號作為測試信號，使發(fā)射通道與接收通道相互配合，可方便的利用接收通 道獲得測試發(fā)射通道的射頻指標(biāo)或接收通道的性能指標(biāo)的測試數(shù)據(jù)。為進(jìn)一步分析測試數(shù) 據(jù)得出發(fā)射通道的射頻指標(biāo)或接收通道的性能指標(biāo)提供方便。免去了測試時需要使用外部 的測試儀器，降低了收發(fā)信機模塊的測試成本并提高了測試效率。


圖1為現(xiàn)有技術(shù)提供的收發(fā)信機模塊的結(jié)構(gòu)框圖；圖2為現(xiàn)有技術(shù)提供的測試收發(fā)信機模塊的邏輯框圖；圖3為本發(fā)明實施例一提供的收發(fā)信機模塊的結(jié)構(gòu)框圖；圖4為本發(fā)明實施例二提供的收發(fā)信機模塊的結(jié)構(gòu)框圖；圖5為本發(fā)明實施例三提供的收發(fā)信機模塊的結(jié)構(gòu)框圖；圖6為本發(fā)明實施例三提供的收發(fā)信機模塊的發(fā)射通道電路自測試示意圖；圖7為本發(fā)明實施例三提供的收發(fā)信機模塊的接收通道電路自測試示意圖；圖8為本發(fā)明實施例四提供的收發(fā)信機模塊的結(jié)構(gòu)框圖；圖9為本發(fā)明實施例四提供的另一種結(jié)構(gòu)收發(fā)信機模塊的結(jié)構(gòu)框圖；圖10為本發(fā)明實施例五提供的收發(fā)信機模塊測試發(fā)射通道時的處理方法流程 圖；圖11為本發(fā)明實施例五提供的收發(fā)信機模塊測試接收通道時的處理方法流程 圖。
具體實施例方式本發(fā)明實施例提供一種基于時分雙工的收發(fā)信機模塊，該收發(fā)信機模塊內(nèi)部設(shè)置 射頻內(nèi)置自環(huán)電路，射頻內(nèi)置自環(huán)電路連接在發(fā)射通道電路與接收通道電路之間形成閉環(huán) 電路，可以將發(fā)射通道電路輸出的信號耦合引入接收通道電路作為測試信號，由接收通道 電路從測試信號中采集數(shù)據(jù)，作為分析得出發(fā)射通道電路的射頻指標(biāo)或接收通道電路的性 能指標(biāo)的測試數(shù)據(jù)。該收發(fā)信機模塊利用較少的電路器件，使收發(fā)信機模塊具有了回饋自 身發(fā)射通道輸出的信號作為測試信號的電路結(jié)構(gòu)，使收發(fā)信機模塊的發(fā)射通道與接收通道
5相互配合，方便的獲得分析發(fā)射通道電路的射頻指標(biāo)或接收通道電路的性能指標(biāo)的測試數(shù) 據(jù)，為進(jìn)一步得出發(fā)射通道電路的射頻指標(biāo)或接收通道電路的性能指標(biāo)提供了方便。免去 了發(fā)信機模塊測試時需要使用外部的測試儀器，降低了收發(fā)信機模塊測試成本，并提高了 測試效率。為便于理解，下面結(jié)合附圖和具體實施例對本發(fā)明的實施方式作進(jìn)一步說明。實施例一本實施例一提供一種基于時分雙工(TDD，Time Division Duplex)的收發(fā)信機模 塊，用在基于TDD的收發(fā)信機中，可以是單收單發(fā)的收發(fā)信機模塊，也可以是多收多發(fā)的收 發(fā)信機模塊，下面以如圖3所示的單收單發(fā)的收發(fā)信機模塊為例進(jìn)行說明，該單收單發(fā)的 收發(fā)信機模塊具體包括發(fā)射通道電路、接收通道電路和射頻內(nèi)置自環(huán)電路；其中，發(fā)射通道電路用于發(fā)射射頻信號；接收通道電路用于接收射頻信號；射頻內(nèi)置自環(huán)電路，連接在發(fā)射通道電路與接收通道電路之間，作為發(fā)射通道電 路向接收通道電路回饋信號的閉環(huán)電路，通過閉環(huán)電路耦合引入發(fā)射通道電路輸出的信號 作為測試信號，所述測試信號用于由接收通道電路從所述測試信號中采集數(shù)據(jù)，所采集的 數(shù)據(jù)用于作為分析得出發(fā)射通道電路的射頻指標(biāo)或接收通道電路的性能指標(biāo)的測試數(shù)據(jù)。 在另一實施例中，所述收發(fā)信機模塊還可以包括測試處理模塊，所述測試處理模塊與接收 通道電路的模數(shù)轉(zhuǎn)換器連接，用于對模數(shù)轉(zhuǎn)換器從測試信號中采集的數(shù)據(jù)進(jìn)行分析處理， 得出發(fā)射通道電路的射頻指標(biāo)或接收通道電路的性能指標(biāo)的測試數(shù)據(jù)。進(jìn)一步地，經(jīng)過測試處理模塊得出的測試數(shù)據(jù)可以通過通信接口傳送至與該收發(fā) 信機模塊連接的上一級主控設(shè)備或外部主控機進(jìn)行顯示。在另一實施例中，所述測試處理模塊可以包括與該收發(fā)信機模塊連接的上一級主 控設(shè)備或外部主控機。可將得到的測試數(shù)據(jù)經(jīng)與接收通道連接的收發(fā)信機模塊的主控單元 CPU及通信接口，傳送至與該收發(fā)信機模塊連接的上一級主控設(shè)備或外部主控機進(jìn)行分析 處理，并顯示測試結(jié)果?？梢岳斫獾氖?，可由該收發(fā)信機模塊的接收通道電路的模數(shù)轉(zhuǎn)換器后的數(shù)字信號 處理器DSP (Digital Signal Processing)與現(xiàn)場可編程門陣列 FPGA (Field-Programmable Gate Array)來作為測試處理模塊，根據(jù)測試不同性能參數(shù)的需要，對測試數(shù)據(jù)進(jìn)行分析處 理來得出測試結(jié)果。在上述的收發(fā)信機模塊中，發(fā)射通道電路和接收通道電路的結(jié)構(gòu)與現(xiàn)有基于TDD 的收發(fā)信機模塊中的發(fā)射通道電路和接收通道電路的結(jié)構(gòu)基本相同，在此不再重復(fù)。該收 發(fā)信機模塊與現(xiàn)有收發(fā)信機模塊不同的是在發(fā)射通道電路和接收通道電路之間設(shè)置射頻 內(nèi)置自環(huán)電路，該射頻內(nèi)置自環(huán)電路包括連接在所述發(fā)射通道電路的輸出口與所述接收 通道電路的輸入口與模數(shù)轉(zhuǎn)換器之間的任一節(jié)點之間的一條連接導(dǎo)線形成的第一閉環(huán)電 路，及連接在所述發(fā)射通道電路的數(shù)模轉(zhuǎn)換器與輸出口之間的任一節(jié)點與所述接收通道電 路的輸入口之間的另一條連接導(dǎo)線形成的第二閉環(huán)電路。為實現(xiàn)信號耦合，可使第一閉環(huán) 電路與第二閉環(huán)電路的兩端連接處均通過耦合器與連接點連接。測試發(fā)射通道的射頻性能 指標(biāo)時，該第一閉環(huán)電路可將發(fā)射通道電路的輸出口輸出的信號耦合引入該第一閉環(huán)電路另一連接點后的部分接收通道電路中，由部分接收通道電路作為測試分析硬件通道從測試 信號中采集數(shù)據(jù)，所采集數(shù)據(jù)作為分析發(fā)射通道電路的射頻指標(biāo)用的數(shù)據(jù)。測試接收通道 的性能指示時，通過第二閉環(huán)電路將與該第二閉環(huán)電路連接的部分發(fā)射通道電路輸出的信 號作為源信號耦合引入接收通道電路，由接收通道電路從源信號采集數(shù)據(jù)，所采集數(shù)據(jù)作 為分析接收通道電路的性能指標(biāo)用的數(shù)據(jù)。下面結(jié)合圖3所示的單收單發(fā)的收發(fā)信機模塊，對上述收發(fā)信機模塊作進(jìn)一步說 明，在該收發(fā)信機模塊中，射頻內(nèi)置自環(huán)電路是在發(fā)射通道電路的環(huán)形器U305后的連接點 (實際中若使用射頻開關(guān)代替環(huán)形器，則該連接點選擇射頻開關(guān)后的連接點)設(shè)置兩個耦 合器S323、S324，其中，第一耦合器S324通過一條導(dǎo)線連接至在接收通道電路的模數(shù)轉(zhuǎn)換 器與輸入口之間的一個節(jié)點(本實施例中該節(jié)點選擇接收通道電路上的器件U313與Q312 之間的節(jié)點)上設(shè)置的第二耦合器S322上，第四耦合器S323通過另一條導(dǎo)線連接至在發(fā) 射通道電路的環(huán)形器U305之前與數(shù)模轉(zhuǎn)換器之間的一個節(jié)點(本實施例中該節(jié)點選擇接 收通道電路上的器件U301與Q302之間的節(jié)點)上設(shè)置的第三耦合器S321上，這樣便形成 了兩條閉環(huán)電路，一條閉環(huán)電路是連接在發(fā)射通道電路的環(huán)形器U305后的信號輸出端與 接收通道電路的一個節(jié)點之間的第一閉環(huán)電路，如圖3中虛線所示的線路S331 ；另一條閉 環(huán)電路是連接在發(fā)射通道電路的環(huán)形器U305后的連接點(在接收時，該連接點作為與環(huán) 形器連接的接收通道的輸入端)與該發(fā)射通道電路的環(huán)形器U305前與數(shù)模轉(zhuǎn)換器間的一 個節(jié)點之間的第二閉環(huán)電路，如圖3中虛線所示的線路S332。通過上述形成的兩條閉環(huán)電 路，可將發(fā)射通道電路輸出的信號耦合引入至接收通道，以引入的信號作為測試信號或源 信號，由接收通道電路測試從測試信號或源信號中采集數(shù)據(jù)，所采集數(shù)據(jù)作為分析發(fā)射通 道電路的射頻指標(biāo)或接收通道電路的性能指標(biāo)的測試數(shù)據(jù)。下面分別說明測試發(fā)射通道和接收通道的具體測試過程(一 )對發(fā)射通道指標(biāo)測試(1)此時整條發(fā)射通道電路為被測通道，而射頻內(nèi)置自環(huán)電路的第二閉環(huán)電路 S332向部分接收通道電路(本實施例中的部分接收通道電路由模數(shù)轉(zhuǎn)換器A/D、現(xiàn)場可編 程門陣列FPGA和數(shù)字信號處理器DSP連接而成，而現(xiàn)場可編程門陣列FPGA和數(shù)字信號處 理器DSP則構(gòu)成了測試處理模塊)耦合引入發(fā)射通道電路輸出口輸出的信號作為測試信 號，部分接收通道電路作為測試分析硬件通道；(2)對于特定協(xié)議的下行業(yè)務(wù)信號，由發(fā)射通道電路的數(shù)字信號處理器DSP模塊 生成特定的測試信號，從發(fā)射通道發(fā)送(其他發(fā)射通道關(guān)閉)，測試信號從S324耦合后經(jīng)第 二閉環(huán)電路S332和耦合器S322進(jìn)入部分接收通道；(3)接收通道電路的模數(shù)轉(zhuǎn)換器A/D從耦合引入的測試信號中采集數(shù)據(jù)，現(xiàn)場 可編程門陣列FPGA和數(shù)字信號處理器DSP作為測試處理模塊完成對采集數(shù)據(jù)的數(shù)字處 理進(jìn)行頻譜分析和功率統(tǒng)計，可以完成功率/通道平坦度/鄰道功率比(ACPR，Adjacent Channel Power Ratio) /頻譜模板等發(fā)射通道功能指標(biāo)測試；(4)現(xiàn)場可編程門陣列FPGA和數(shù)字信號處理器DSP模塊對采集數(shù)據(jù)進(jìn)一步根據(jù)下 行協(xié)議進(jìn)行解調(diào)，可以完成誤差矢量幅度(EVM，Error VectorMagnitude) /頻率誤差/碼道 功率測試等。上述步驟(3)、(4)中測試得出的測試結(jié)果數(shù)據(jù)可傳送至收發(fā)信機模塊中與接收通道電路的數(shù)字信號處理器DSP連接的主控單元CPU，由主控單元CPU通過通信接口將測 試結(jié)果數(shù)據(jù)傳送至外部連接的主控計算機進(jìn)行相應(yīng)的測試結(jié)果顯示，或傳送至經(jīng)通信接口 與該收發(fā)信機模塊連接的上一級主控設(shè)備的顯示器上對測試結(jié)果進(jìn)行相應(yīng)的顯示，可以知 道，測試結(jié)果的顯示也不只限于上述的兩種情況，只要將測試結(jié)果數(shù)據(jù)傳送至外部的的顯 示設(shè)備，均可對測試結(jié)果進(jìn)行相應(yīng)的顯示。( 二)對接收通道指標(biāo)測試(1)此時整條接收通道電路為被測通道，而射頻內(nèi)置自環(huán)電路的第一閉環(huán)電路 S331將部分發(fā)射通道電路(本實施例中部分發(fā)射通道電路由數(shù)字信號處理器DSP、現(xiàn)場可 編程門陣列FPGA和模數(shù)轉(zhuǎn)換器A/D連接而成，作為對接收通道的指標(biāo)測試提供測試所需的 信號源的硬件通道)輸出的信號耦合引入接收通道電路作為源信號，由接收通道電路從源 信號中采集數(shù)據(jù)；(2)發(fā)射通道通過數(shù)字信號處理器DSP和現(xiàn)場可編程門陣列FPGA模塊發(fā)送特定上 行業(yè)務(wù)信號，經(jīng)過數(shù)模轉(zhuǎn)換器D/A和AQM (U301)，并通過耦合器S321耦合進(jìn)入第一閉環(huán)電路 S331，并經(jīng)第一閉環(huán)電路S331通過耦合器S323和環(huán)形器U305進(jìn)入接收通道電路作為源信 號；(3)接收通道電路的模數(shù)轉(zhuǎn)換器A/D對進(jìn)入的源信號進(jìn)行測試從源信號中采集數(shù) 據(jù)，現(xiàn)場可編程門陣列FPGA和數(shù)字信號處理器DSP完成對采集數(shù)據(jù)的數(shù)字處理進(jìn)行頻譜分 析和功率統(tǒng)計，可以完成功率/通道平坦度/阻塞測試/底噪測試等接收通道功能指標(biāo)測 試；(4)現(xiàn)場可編程門陣列FPGA和數(shù)字信號處理器DSP對采集的數(shù)據(jù)進(jìn)一步根據(jù)上行 協(xié)議進(jìn)行解調(diào)，可以完成接收通道關(guān)鍵指標(biāo)靈敏度測試。可以知道，上述步驟(3)、(4)中測試得出的數(shù)據(jù)也可傳送至收發(fā)信機模塊中與接 收通道電路的數(shù)字信號處理器DSP連接的主控單元CPU，由主控單元CPU通過通信接口將數(shù) 據(jù)傳送至外部連接的計算機進(jìn)行相應(yīng)的測試結(jié)果顯示，或傳送至經(jīng)通信接口與該收發(fā)信機 模塊連接的上一級主控設(shè)備的顯示器上對測試結(jié)果進(jìn)行相應(yīng)的顯示，且測試結(jié)果的顯示也 不只限于上述的兩種情況，只要外部的顯示處理設(shè)備可與該收發(fā)信機模塊通信，即可接收 該收發(fā)信機模塊的接收通道電路測試后的測試數(shù)據(jù)，對測試結(jié)果進(jìn)行相應(yīng)的顯示。上述收發(fā)信機模塊中的射頻內(nèi)置自環(huán)電路只采用很少的器件和相應(yīng)的兩條連接 導(dǎo)線配合，使收發(fā)信機模塊內(nèi)部形成閉環(huán)電路，可將該收發(fā)信機模塊的發(fā)射通道電路輸出 的信號引入接收通道電路作為測試信號或源信號，來測試發(fā)射通道電路的射頻指標(biāo)，或測 試接收通道電路的性能指標(biāo)。免去了測試收發(fā)信機模塊的收發(fā)通道的性能指標(biāo)時需要使用 外部測試儀器，降低了測試成本，提高了測試效率。并且，上述收發(fā)信息模塊中的射頻內(nèi)置 自環(huán)電路使用的耦合器，也可采用由PCB電路板的微帶線結(jié)構(gòu)來實現(xiàn)，這樣可以在不增加 器件的前提下實現(xiàn)收發(fā)信機模塊的自測試功能。實施例二本實施例二提供的基于時分雙工(TDD，Time Division Duplex)的收發(fā)信機模塊， 與實施例一中的收發(fā)信機模塊的結(jié)構(gòu)基本相同，不同的是在射頻內(nèi)置自環(huán)電路中，通過設(shè) 置電阻功分電路U431，減少了一個耦合器，形成了圖4所示的電路結(jié)構(gòu)，其中，射頻內(nèi)置自 環(huán)電路具體包括三個耦合器S421、S422、S423和一個電阻功分電路U431 ；
其中，第一耦合器S423設(shè)在發(fā)射通道電路的環(huán)形器U405后的信號輸出端，依次經(jīng) 電阻功分電路U431與設(shè)在接收通道電路的任一輸入節(jié)點上的第二耦合器S422連接，可將 發(fā)射通道電路的環(huán)形器U405輸出的信號耦合引入到接收通道電路；第三耦合器S421設(shè)在發(fā)射通道電路的環(huán)形器U405前的任一輸出節(jié)點上，該第三 耦合器S421輸出端與電阻功分電路U431的一個端子連接，可將發(fā)射通道電路在環(huán)形器 U405前輸出的信號耦合引入至接收通道電路作為測試信號。該收發(fā)信機模塊對發(fā)射通道與接收通道測試的過程，與上述實施例一的收發(fā)信機 模塊基本相同，在此不再重復(fù)。這種結(jié)構(gòu)的射頻內(nèi)置自環(huán)電路通過使用電阻功分電路U431，不但節(jié)省了 一個耦合 器，也節(jié)省了相應(yīng)的連接線路，更便于在PCB單板上規(guī)劃設(shè)計實現(xiàn)，使電路結(jié)構(gòu)更簡單。為了實現(xiàn)信號的功率相互匹配，可通過在上述收發(fā)信機模塊的基礎(chǔ)上增加功率放 大管來實現(xiàn)，以圖4中的收發(fā)信機模塊電路為例，可以增加一個功率放大管，也可以增加兩 個功率放大管，如可以增加一個功率放大管Q441，使該功率放大管Q441連接在所述電阻功 分電路與所述接收通道的輸入節(jié)點上的耦合器之間，實現(xiàn)使耦合引入的發(fā)射通道電路輸出 的信號與接收通道電路相匹配，同理也可以增加第二功率放大管Q442，將該第二功率放大 管Q442連接在發(fā)射通道電路的輸出節(jié)點上的耦合器S421與電阻功分電路U431之間，使從 發(fā)射通道電路耦合出的信號的功率與電阻功分電路匹配。另外，電阻功分電路也可以采用 PCB單板微帶線結(jié)構(gòu)形成的電阻功分電路，這樣可以減少電器件，降低成本，降低設(shè)計難度。同理，在實施例一的收發(fā)信機模塊的射頻內(nèi)置自環(huán)電路中的兩條閉環(huán)電路的任一 條電路上，也可以增設(shè)一個或兩條均增設(shè)功率放大管，只要可以實現(xiàn)信號更好的匹配即可。實施例三本實施例三提供的基于時分雙工的收發(fā)信機模塊，如圖5所示，是一種雙收雙發(fā) 的收發(fā)信機模塊，這種結(jié)構(gòu)的收發(fā)信機模塊中的射頻內(nèi)置自環(huán)電路可以采用實施例一或 實施例二中的結(jié)構(gòu)方式，只要使發(fā)射通道電路的輸出口分別與接收通道電路的任一輸入節(jié) 點，及發(fā)射通道電路的輸出口前的任一輸出節(jié)點之間連接，在發(fā)射通道電路與接收通道電 路之間形成閉環(huán)電路即可，但為保證電路簡潔及便于控制與匹配，常采用圖5中給出的電 路結(jié)構(gòu)，其中，射頻內(nèi)置自環(huán)電路的結(jié)構(gòu)是在實施例二的射頻內(nèi)置自環(huán)電路基礎(chǔ)上，增加一 個第二電阻功分電路TO45和一個設(shè)在另一條發(fā)射通道電路的環(huán)形器TO25的信號輸出端的 第四耦合器544，其中，第二電阻功分電路TO45的一端與該射頻內(nèi)置自環(huán)電路中的電阻功 分電路TO46 —端子連接，該第二電阻功分電路TO45的另兩個端子分別與兩條發(fā)射通道電 路的環(huán)形器U525、U535的信號輸出端的兩個耦合器S543、S544連接，并且在該射頻內(nèi)置自 環(huán)電路的電阻功分電路U546的連接發(fā)射通道電路的輸出節(jié)點的第三耦合器S541和連接接 收通道電路的輸入節(jié)點的第二耦合器S542的線路上，分別設(shè)置功率放大管Q548和Q547，以 實現(xiàn)信號的功率匹配，這種電路結(jié)構(gòu)與連接方式形成的射頻內(nèi)置自環(huán)電路，可以將發(fā)射通 道電路輸出的信號，采用耦合與電阻功分電路配合的方式耦合回饋到接收通道電路中，作 為測試發(fā)射通道電路的射頻指標(biāo)或?qū)y試接收通道電路的性能指標(biāo)的測試信號，進(jìn)而完成 對該收發(fā)信機模塊的發(fā)射通道和接收通道的測試。下面結(jié)合圖6的示意，對上述給出的雙收雙發(fā)的收發(fā)信機模塊的發(fā)射通道電路的 處理過程進(jìn)行說明
9
如圖6中所示，兩條發(fā)射通道電路的環(huán)形器U525、U535的信號輸出端分別通過射 頻內(nèi)置自環(huán)電路的耦合器S544、S543、第二電阻功分電路U545、電阻功分電路TO46和功率 放大管Q547，把發(fā)射通道電路環(huán)形器TO25、U535后的輸出口輸出的信號耦合引入接收通道 作為測試兩條發(fā)射通道電路的EVM、頻頻率誤差、ACPR、頻譜模板的測試信號，具體回饋的線 路可參照圖6中帶有指示箭頭的虛線線路。對發(fā)射通道指標(biāo)測試時，信號流向如圖6中的帶有箭頭的虛線所示(1)此時整條發(fā)射通道電路為被測通道，而射頻內(nèi)置自環(huán)電路向部分接收通道電 路(本實施例中部分接收通道電路由Q512、Q511、模數(shù)轉(zhuǎn)換器A/D、現(xiàn)場可編程門陣列FPGA 和數(shù)字信號處理器DSP連接而成)耦合引入發(fā)射通道電路輸出口(環(huán)形器TO25、U535)輸 出的信號作為測試信號，而由部分接收通道電路作為測試分析硬件通道；(2)對于特定協(xié)議的下行業(yè)務(wù)信號，由發(fā)射通道數(shù)字信號處理器DSP模塊TO20、 U530生成特定的測試信號，從特定發(fā)射通道發(fā)送(其他發(fā)射通道關(guān)閉)，測試信號從S543、 S544耦合后經(jīng)電阻功分電路TO45、U546、功率放大器547和耦合器S542后進(jìn)入部分接收通 道電路；(3)接收通道電路的模數(shù)轉(zhuǎn)換器A/D對被測信號進(jìn)行測試數(shù)據(jù)采集，現(xiàn)場可編程 門陣列FPGA和數(shù)字信號處理器DSP完成對測試信號的數(shù)字處理，進(jìn)行頻譜分析和功率統(tǒng) 計，可以完成功率/通道平坦度/鄰道功率比(ACPR，AdjacentChannel Power Ratio)/頻 譜模板等發(fā)射通道功能指標(biāo)測試；(4)現(xiàn)場可編程門陣列FPGA和數(shù)字信號處理器DSP對采集數(shù)據(jù)進(jìn)一步根據(jù)下行協(xié) 議進(jìn)行解調(diào)，可以完成誤差矢量幅度(EVM，Error Vector Magnitude) /頻率誤差/碼道功 率測試等。上述步驟(3)、(4)中測試得出的數(shù)據(jù)可傳送至收發(fā)信機模塊中的與接收通道電 路的數(shù)字信號處理器DSP連接的主控單元CPU，由主控單元CPU通過通信接口將數(shù)據(jù)傳送至 外部連接的計算機進(jìn)行相應(yīng)的測試結(jié)果顯示，或傳送至經(jīng)通信接口與該收發(fā)信機模塊連接 的上一級主控設(shè)備的顯示器上對測試結(jié)果進(jìn)行相應(yīng)的顯示，可以知道，測試結(jié)果的顯示也 不只限于上述的兩種情況，只要外部的顯示處理設(shè)備可與該收發(fā)信機模塊通信，即可接收 該收發(fā)信機模塊的接收通道電路測試后的測試數(shù)據(jù)，對測試結(jié)果進(jìn)行相應(yīng)的顯示。下面結(jié)合圖7的示意，對上述給出的雙收雙發(fā)的收發(fā)信機模塊的接收通道電路的 處理過程進(jìn)行說明一條發(fā)射通道電路輸出的信號，通過該發(fā)射通道電路的環(huán)形器TO35前 的一個輸出節(jié)點及其上設(shè)置的射頻內(nèi)置自環(huán)電路的第三耦合器S541、功率放大管Q548、電 阻功分電路U546和第二電阻功分電路TO45，及設(shè)置在兩條發(fā)射通道電路的環(huán)形器TO25、 U535后的耦合器S544、S543分別耦合回饋至兩條接收通道中，作為測試接收通道的性能指 標(biāo)(功率、信噪比、靈敏度以及阻塞等指標(biāo))的測試信號。對接收通道電路性能指標(biāo)測試的信號流向，參照圖7中虛線箭頭所指示的線路， 說明如下(1)此時接收通道為被測通道，而發(fā)射通道的部分通道(包括數(shù)字信號處理器 DSP、現(xiàn)場可編程門陣列FPGA、模數(shù)轉(zhuǎn)換器D/A和AQM(U531)的部分發(fā)射通道)與射頻內(nèi)置 自環(huán)電路構(gòu)成一個信號發(fā)生器的硬件輔助通道，作為接收通道的指標(biāo)測試提供測試所需的 信號源的硬件通道；
(2)發(fā)射通道電路由數(shù)字信號處理器DSP和現(xiàn)場可編程門陣列FPGA發(fā)送特定上行 業(yè)務(wù)信號，經(jīng)過數(shù)模轉(zhuǎn)換器D/A和AQM(U531)輸出作為源信號，源信號通過耦合器S541進(jìn) 入射頻內(nèi)置自環(huán)電路，經(jīng)過射頻內(nèi)置自環(huán)電路的功率放大器Q548、電阻功分器TO46、U545、 耦合器S543、S544及環(huán)形器TO35、U525分別進(jìn)入上、下兩條接收通道電路中；(3)接收通道的模數(shù)轉(zhuǎn)換器A/D對耦合引入的源信號進(jìn)行測試數(shù)據(jù)采集，現(xiàn)場可 編程門陣列FPGA和數(shù)字信號處理器DSP完成對源信號的數(shù)字處理進(jìn)行頻譜分析和功率統(tǒng) 計，可以完成功率/通道平坦度/阻塞測試/底噪測試等接收通道功能指標(biāo)測試；(4)現(xiàn)場可編程門陣列FPGA和數(shù)字信號處理器DSP對采集數(shù)據(jù)進(jìn)一步根據(jù)上行協(xié) 議進(jìn)行解調(diào)，可以完成接收通道關(guān)鍵指標(biāo)靈敏度測試。可以知道，上述步驟(3)、(4)中測試得出的數(shù)據(jù)也可傳送至收發(fā)信機模塊中的與 接收通道電路的數(shù)字信號處理器DSP連接的主控單元CPU，由主控單元CPU通過通信接口將 數(shù)據(jù)傳送至外部連接的計算機進(jìn)行相應(yīng)的測試結(jié)果顯示，或傳送至經(jīng)通信接口與該收發(fā)信 機模塊連接的上一級主控設(shè)備的顯示器上對測試結(jié)果進(jìn)行相應(yīng)的顯示，且測試結(jié)果的顯示 也不只限于上述的兩種情況，只要外部的顯示處理設(shè)備可與該收發(fā)信機模塊通信，即可接 收該收發(fā)信機模塊的接收通道電路測試后的測試數(shù)據(jù)，對測試結(jié)果進(jìn)行相應(yīng)的顯示。上述結(jié)構(gòu)的射頻內(nèi)置自環(huán)電路實現(xiàn)了由收發(fā)信機模塊的一個發(fā)射通道電路為多 條接收通道電路提供測試信號，進(jìn)而實現(xiàn)對多條接收通道的并行測試。這樣不但省去了外 部測試儀器對接收通道的性能指標(biāo)進(jìn)行測試，并且實現(xiàn)了對多條接收通道的并行測試，降 低了測試成本，且提高了測試效率。通過本實施例給出雙收雙發(fā)收發(fā)信機模塊，可以容易得到出三收三發(fā)收發(fā)信機模 塊可采用類似的方式實現(xiàn)，同理多收多發(fā)的收發(fā)信機模塊均可以采用類似方式實現(xiàn)，再此 不再一一說明。實施例四本實施例四提供的基于TDD的收發(fā)信機模塊，其結(jié)構(gòu)可以是上述實施例一至三中 的任一種形式，但與上述實施例中給出的收發(fā)信機模塊不同的是，其射頻內(nèi)置自環(huán)電路的 耦合器采用功分電路替代，可以將全部的耦合器均采用功分電路替代，如圖8中示意的雙 收雙發(fā)收發(fā)信機模塊；也可以將一部分耦合器采用功分電路替代，如圖9中示意的雙收雙 發(fā)收發(fā)信機模塊。采用功分電路替代耦合器時，只要保證功分電路輸出回饋至接收通道電 路中的一路信號的功率達(dá)到對收發(fā)信機模塊的測試要求即可，而不需要像傳統(tǒng)功分電路那 樣使功分電路兩路輸出信號的功率各占原信號功率的50%。具體可以將用于替代耦合器的 功分電路的兩路輸出信號的功率之比設(shè)為1 9，或者2 8，或者0.5 9. 5等等，功率小 的一路輸出信號，可作為測試用的回饋信號。另外，功分電路也可以采用PCB單板微帶線結(jié)構(gòu)形成的功分電路，這樣也可以達(dá) 到減少電器件，降低成本，降低設(shè)計難度的目的。實施例五本實施例五提供一種基于時分雙工(TDD，Time Division Duplex)的內(nèi)置自測 試的收發(fā)信機模塊的處理方法，可以是上述任一實施例中給出的收發(fā)信機模塊，如圖10所 示，該方法包括下述步驟步驟S1，將發(fā)射通道電路輸出的信號經(jīng)射頻內(nèi)置自環(huán)電路耦合引入至部分接收通道電路；步驟S2，以引入的所述信號作為測試信號，由所述部分接收通道電路作為測試分 析硬件通道對所述測試信號進(jìn)行測試，測試所述發(fā)射通道電路的射頻指標(biāo)。在圖10所示的處理方法中，將發(fā)射通道電路輸出的信號經(jīng)射頻內(nèi)置自環(huán)電路耦 合引入至部分接收通道電路是將發(fā)射通道電路的輸出口(輸出端處的環(huán)形器的輸出口， 若采用射頻開關(guān)替代環(huán)形器則為射頻開關(guān)的輸出口)輸出的信號經(jīng)射頻內(nèi)置自環(huán)電路耦 合引入至少包括數(shù)字信號處理器DSP、現(xiàn)場可編程門陣列FPGA和模數(shù)轉(zhuǎn)換大A/D連接而成 的部分接收通道電路中。該收發(fā)信機模塊的處理方法還包括另一種測試接收通道時的處理情況，如圖11 所示，具體為步驟S21，將部分發(fā)射通道電路輸出的信號經(jīng)射頻內(nèi)置自環(huán)電路耦合引入接收通 道電路；步驟S22，以引入的所述信號作為源信號，由所述接收通道電路對源信號進(jìn)行測 試，測試所述接收通道電路的性能指標(biāo)。在上述圖11所示的處理方法中，將部分發(fā)射通道電路輸出的信號經(jīng)射頻內(nèi)置自 環(huán)電路耦合引入接收通道電路是將發(fā)射通道電路的輸出口前(輸出端處的環(huán)形器前，若 采用射頻開關(guān)替代環(huán)形器則為射頻開關(guān)前)的任一輸出節(jié)點輸出的信號經(jīng)射頻內(nèi)置自環(huán) 電路耦合弓I入至接收通道電路。本領(lǐng)域普通技術(shù)人員可以理解實現(xiàn)上述實施例方法中的全部或部分流程，是可以 通過計算機程序來指令相關(guān)的硬件來完成，所述的程序可存儲于一計算機可讀取存儲介質(zhì) 中，該程序在執(zhí)行時，可包括如上述各方法的實施例的流程。其中，所述的存儲介質(zhì)可為磁 碟、光盤、只讀存儲記憶體(Read-Only Memory, ROM)或隨機存儲記憶體(Random Access Memory, RAM)等。本發(fā)明實施例的收發(fā)信機模塊可以用于TDD基站系統(tǒng)的收發(fā)機中，目前的 TD-SCDMA、TDD-LTE、TDD wimax等產(chǎn)品均可以使用該技術(shù)，但并不限于以上三個產(chǎn)品，對于 采用TDD技術(shù)的終端產(chǎn)品均可適用。綜上所述，本發(fā)明實施例只需要少量器件即可使收發(fā)信機模塊內(nèi)形成實現(xiàn)自測試 的電路結(jié)構(gòu)，使收發(fā)信模塊在不使用外部測試儀器的情況下，也可以進(jìn)行測試，降低了測試 成本，同時也提高了對收發(fā)信機模塊的測試效率。以上所述，僅為本發(fā)明較佳的具體實施方式
，但本發(fā)明的保護范圍并不局限于此， 也不因各實施例的前后次序關(guān)系對本發(fā)明造成任何限制，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員 在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到的變化或替換，都應(yīng)涵蓋在本發(fā)明的保護范圍之 內(nèi)。因此，本發(fā)明的保護范圍應(yīng)該以權(quán)利要求的保護范圍為準(zhǔn)。
權(quán)利要求
一種基于時分雙工的收發(fā)信機模塊，其特征在于，包括至少一條發(fā)射通道電路、至少一條接收通道電路和射頻內(nèi)置自環(huán)電路；所述發(fā)射通道電路，用于發(fā)射射頻信號；所述接收通道電路，用于接收射頻信號；所述射頻內(nèi)置自環(huán)電路，連接在所述發(fā)射通道電路與所述接收通道電路之間，作為所述發(fā)射通道電路向所述接收通道電路回饋信號的閉環(huán)電路，通過所述閉環(huán)電路耦合引入所述發(fā)射通道電路輸出的信號作為測試信號，由所述接收通道電路從測試信號中采集數(shù)據(jù)，所采集數(shù)據(jù)用于作為分析得出所述發(fā)射通道電路的射頻指標(biāo)或接收通道電路的性能指標(biāo)的數(shù)據(jù)。
2.根據(jù)權(quán)利要求1所述的基于時分雙工的收發(fā)信機模塊，其特征在于，所述射頻內(nèi)置 自環(huán)電路包括連接在所述發(fā)射通道電路的輸出口與所述接收通道電路的輸入口與模數(shù)轉(zhuǎn) 換器之間的任一節(jié)點之間的一條連接導(dǎo)線形成的第一閉環(huán)電路，及連接在所述發(fā)射通道電 路的數(shù)模轉(zhuǎn)換器與輸出口之間的任一節(jié)點與所述接收通道電路的輸入口之間的另一條連 接導(dǎo)線形成的第二閉環(huán)電路。
3.根據(jù)權(quán)利要求1所述的基于時分雙工的收發(fā)信機模塊，其特征在于，所述射頻內(nèi)置 自環(huán)電路兩端連接處均通過耦合器與連接點耦合連接。
4.根據(jù)權(quán)利要求1所述的基于時分雙工的收發(fā)信機模塊，其特征在于，所述射頻內(nèi)置 自環(huán)電路包括至少三個耦合器和電阻功分電路；所述第一耦合器，與所述發(fā)射通道電路的輸出口連接，依次經(jīng)所述電阻功分電路與設(shè) 在所述接收通道電路的任一輸入節(jié)點上的第二耦合器連接，在所述發(fā)射通道電路的輸出口 與接收通道電路的任一輸入節(jié)點之間構(gòu)成閉環(huán)電路，用于向所述接收通道電路耦合引入所 述發(fā)射通道電路的輸出口輸出的信號；所述第三耦合器，設(shè)在所述發(fā)射通道電路的輸出口前的任一輸出節(jié)點上，該第三耦合 器輸出端與所述電阻功分電路連接，在所述發(fā)射通道電路的輸出口前的任一輸出節(jié)點與所 述接收通道電路的輸入口之間構(gòu)成閉環(huán)電路，用于向所述接收通道電路耦合引入所述發(fā)射 通道電路的輸出口前輸出的信號。
5.根據(jù)權(quán)利要求4所述的基于時分雙工的收發(fā)信機模塊，其特征在于，所述射頻內(nèi)置 自環(huán)電路還包括功率放大管，連接在所述電阻功分電路與所述接收通道電路的輸入節(jié)點上的所述第二 耦合器之間，用于信號的功率匹配。
6.根據(jù)權(quán)利要求4所述的基于時分雙工的收發(fā)信機模塊，其特征在于，所述射頻內(nèi)置 自環(huán)電路還包括第二功率放大管，連接在所述發(fā)射通道電路的輸出節(jié)點上的第三耦合器與所述電阻功 分電路之間，用于信號的功率匹配。
7.根據(jù)權(quán)利要求1所述的基于時分雙工的收發(fā)信機模塊，其特征在于，所述收發(fā)信 機包括多條發(fā)射通道電路，其中射頻內(nèi)置自環(huán)電路進(jìn)一步包括電阻功分電路和多個耦合 器；所述多個耦合器，分別設(shè)置在各條發(fā)射通道電路的輸出口上，各耦合器的輸出端均與電阻功分電路連接；所述電阻功分電路，分別與所述接收通道電路的任一輸入節(jié)點，及所述發(fā)射通道電路 的輸出口前的任一輸出節(jié)點連接，用于使多條發(fā)射通道電路與接收通道電路之間均形成閉 環(huán)電路，以向所述所述接收通道電路耦合弓丨入多條發(fā)射通道電路輸出的信號。
8.根據(jù)權(quán)利要求1-7任一項中所述的基于時分雙工的收發(fā)信機模塊，其特征在于，所 述收發(fā)信機模塊還包括測試處理模塊，與所述接收通道電路的模數(shù)轉(zhuǎn)換器的輸出端連接， 用于對所述模數(shù)轉(zhuǎn)換器從測試信號中采集的數(shù)據(jù)分析處理，來得出所述發(fā)射通道電路的射 頻指標(biāo)或接收通道電路的性能指標(biāo)。
9.根據(jù)權(quán)利要求3、4或7中任一項所述的基于時分雙工的收發(fā)信機模塊，其特征在于， 所述耦合器包括由PCB單板微帶線形成的耦合器。
10.根據(jù)權(quán)利要求4或7中任一項所述的基于時分雙工的收發(fā)信機模塊，其特征在于， 所述電阻功分電路包括由PCB單板微帶線形成的電阻功分電路。
11.根據(jù)權(quán)利要求3、4或7中任一項所述的基于時分雙工的收發(fā)信機模塊，其特征在 于，所述收發(fā)信機模塊進(jìn)一步包括用功分電路替代所述射頻內(nèi)置自環(huán)電路中的耦合器。
12.根據(jù)權(quán)利要求12所述的基于時分雙工的收發(fā)信機模塊，其特征在于，所述功分電 路包括由PCB單板微帶線形成的功分電路。
13.—種上述權(quán)利要求1-12中任一項所述的基于時分雙工的收發(fā)信機模塊的處理方 法，其特征在于，包括將發(fā)射通道電路輸出的信號經(jīng)射頻內(nèi)置自環(huán)電路耦合弓I入至接收通道電路；以引入的所述信號作為測試信號，由接收通道電路從測試信號中采集數(shù)據(jù)，所采集數(shù) 據(jù)作為分析得出所述發(fā)射通道電路的射頻指標(biāo)或所述接收通道電路的性能指標(biāo)的數(shù)據(jù)。
14.根據(jù)權(quán)利要求13所述的基于時分雙工的收發(fā)信機模塊的處理方法，其特征在于， 所述方法還包括對接收通道電路從測試信號中采集的數(shù)據(jù)進(jìn)行分析處理，得出所述發(fā)射通道電路的射 頻指標(biāo)或所述接收通道電路的性能指標(biāo)。
全文摘要
本發(fā)明實施例提供一種基于時分雙工的收發(fā)信機模塊及其處理方法。屬于通信領(lǐng)域。收發(fā)信機模塊包括至少一條發(fā)射通道電路、至少一條接收通道電路和射頻內(nèi)置自環(huán)電路，射頻內(nèi)置自環(huán)電路連接在發(fā)射通道電路與接收通道電路之間形成閉環(huán)電路，通過該閉環(huán)電路耦合引入發(fā)射通道輸出的信號至接收通道電路作為測試信號，由接收通道電路從測試信號中采集數(shù)據(jù)，所采集數(shù)據(jù)用于作為分析得出發(fā)射通道的射頻性能指標(biāo)或接收通道的性能指示的數(shù)據(jù)。該收發(fā)信機模塊通過設(shè)置射頻內(nèi)置自環(huán)電路，使收發(fā)信機模塊具備了進(jìn)行回饋自身發(fā)射通道輸出信號作為測試信號的電路結(jié)構(gòu)，免去了測試時需要使用外部的測試儀器，降低了測試成本，提高測試效率。
文檔編號H04B17/00GK101860881SQ20091013371
公開日2010年10月13日 申請日期2009年4月8日 優(yōu)先權(quán)日2009年4月8日
發(fā)明者溫文棟 申請人:華為技術(shù)有限公司