專利名稱：一種隨機(jī)接入檢測方法和通信裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通信技術(shù)領(lǐng)域，尤其涉及一種隨機(jī)接入檢測方法和通信裝置。
背景技術(shù)：
在LTE(Long Term Evolution,長期演進(jìn))系統(tǒng)中，隨機(jī)接入技術(shù)是通信系統(tǒng) 中用戶設(shè)備(User Equipment)接入控制的一項(xiàng)重要技術(shù)，l正通過隨機(jī)接入過程 完成上行定時同步校正，用戶功率調(diào)整和用戶資源需求的申請。
LTE系統(tǒng)中RACH(Random Access Channel,隨機(jī)接入信道)使用 Zadoff-Chu (簡稱ZC)序列的循環(huán)移位作為前導(dǎo)(preamble)，，這些循環(huán)移位序列 有可以稱為零相關(guān)區(qū)域(Zero Correlation Zone簡稱ZCZ)。例如手機(jī)有業(yè)務(wù) 需求時，首先向基站提出資源調(diào)度請求，即從可用的ZCZ序列中隨機(jī)選用可 用的一條作為preamble發(fā)送。基站檢測RACH上是否有preamble序列被接收， 如果有preamble檢測到，就估計和更新該UE的RTD (Round Trip Delay,往 返傳輸時延)值，并通過下行控制信道傳遞資源調(diào)度請求響應(yīng)信息。
在現(xiàn)有技術(shù)中，基站通過盲搜得方式來檢測RACH上是否有preamble發(fā) 送，由于ZC序列具有在序列的循環(huán)自相關(guān)點(diǎn)上除了在起始點(diǎn)有峰值外，其他 點(diǎn)上都是零值的特點(diǎn)，因此基站采用頻域相關(guān)的方法來實(shí)現(xiàn)preamble的檢測。 其實(shí)現(xiàn)方法中包括根ZC序列進(jìn)行DFT變換的步驟，目前，該步驟的實(shí)現(xiàn)方 法包括直接法和查表法。在實(shí)現(xiàn)本發(fā)明過程中，發(fā)明人發(fā)現(xiàn)現(xiàn)有技術(shù)中至少 存在如下問題采用直接法對根ZC序列進(jìn)行DFT變換時，將全部根ZC序 列DFT變換的結(jié)果預(yù)先存儲，耗費(fèi)存儲空間比較大，不適合在工程中采用； 采用查表法對根ZC序列進(jìn)行DFT變換時，需做相位索引累加，在做相位索引累加時，用到了求模運(yùn)算，這在FPGA (Field-Programmable Gate Array,現(xiàn)
場可編程門陣列)實(shí)現(xiàn)時需要用除法運(yùn)算來實(shí)現(xiàn)，除法運(yùn)算對于FPGA來講 不是很擅長，需要耗費(fèi)很大資源。同時在相位累加時需要溢出保護(hù)。

發(fā)明內(nèi)容
本發(fā)明實(shí)施例的目的在于提供一種隨機(jī)接入檢測方法和通信裝置，用以
平衡隨機(jī)接入檢測的效率、運(yùn)算開銷以及存儲空間。
為了實(shí)現(xiàn)上述目的，本發(fā)明實(shí)施例提供了一種隨機(jī)接入檢測方法，包括 獲得序號為u的根ZC序列的相應(yīng)的累乘因子WuJ、中間結(jié)果的初始值
Yu(O)以及第零個離散傅立葉變換DFT結(jié)果Xu(0)，所述Xu(O)為所述根ZC序
.2;rwv
列中全部值的累加結(jié)果，所述Wu，,根據(jù)公式e';獲得，所述Yu(O)根據(jù)公式
/、—獲得，其中，所述Nzc為所述根ZC序列的長度，v為滿足 (WV-l)modiVzf =0的最小整數(shù)；
根據(jù)所述Wu,,、 Y"O)以及Xu(O)順序計算所述根ZC序列對應(yīng)的第一個至 第Nzc-1個DFT結(jié)果，并結(jié)合Xu(O)得到所述根ZC序列對應(yīng)的DFT序歹U，利 用所述DFT序列進(jìn)行隨機(jī)接入檢測。
本發(fā)明實(shí)施例還提供了一種離散傅立葉序列獲得模塊，包括 第一處理單元，用于獲得序號為u的根ZC序列的相應(yīng)的累乘因子Wu，,、 中間結(jié)果的初始值Yu(O)以及第零個離散傅立葉變換DFT結(jié)果Xu(0)，所述
Xu(O)為所述根ZC序列中全部值的累加結(jié)果，所述Wu，,根據(jù)公式e';獲得，
2;rm'(v+l)
所述Yu(O)根據(jù)公式e'"^獲得，其中，所述Nzc為所述根ZC序列的長度， V為滿足(w-l)modAQ =0的最小整數(shù)；
第二處理單元，用于根據(jù)所述Wu，,、 Yu(0)以及Xu(0)順序計算所述根ZC 序列對應(yīng)的第一個至第Nzc-l個DFT結(jié)果，并結(jié)合Xu(0)得到所述根ZC序列對應(yīng)的DFT序列。
本發(fā)明實(shí)施例還提供了一種隨機(jī)接入信道檢測裝置，其中，包括上述離
散傅立葉序列獲得模塊，還包括
多組天線的相關(guān)峰值檢測模塊，用于獲得各天線的相關(guān)峰值；
峰值合并模塊，用于對各天線對應(yīng)同一 zc序列的相關(guān)峰值進(jìn)行峰值合并
并輸出；
峰值檢測模塊，用于對所述峰值合并得到的數(shù)據(jù)進(jìn)行峰值檢測，以確定 是否有用戶設(shè)備UE嘗試接入；
其中，每組天線的相關(guān)峰值檢測模塊中包括
頻譜搬移模塊，用于將天線從隨機(jī)接入信道RACH接收到的數(shù)據(jù)進(jìn)行頻 譜搬移并輸出；
DDC模塊，用于將所述頻譜搬移得到的數(shù)據(jù)進(jìn)行DDC變換并輸出； 快速傅立葉變換FFT模塊，用于對所述DDC變換得到的數(shù)據(jù)進(jìn)行FFT 變換并輸出；
頻域相乘模塊，用于將所述FFT變換得到的數(shù)據(jù)與所述離散傅立葉序列 獲得模塊輸出的數(shù)據(jù)進(jìn)行頻域相乘并輸出；
快速傅立葉逆變換IFFT模塊，用于對所述相乘得到的數(shù)據(jù)進(jìn)行IFFT變 換并輸出；
求模平方模塊，用于對所述IFFT變換得到的數(shù)據(jù)進(jìn)行求模平方，以獲得 各天線的相關(guān)峰值。
本發(fā)明實(shí)施例還提供了一種基站，其中包括上述的隨機(jī)接入信道檢測裝置。
本發(fā)明實(shí)施例的有益效果在于
針對現(xiàn)有的根ZC序列DFT變換技術(shù)，要么需要大量的內(nèi)存，要么需要 除法運(yùn)算和溢出保護(hù)，本發(fā)明實(shí)施例提出一種折衷的方法來實(shí)現(xiàn)根ZC序列的 DFT變換，具體來說，由于在本發(fā)明實(shí)施例中，對于每個根ZC序列來說，只需要存儲三個值，即Wu，,、 Yu(O)以及Xu(O)，因此，相對于直接法來說，本 發(fā)明實(shí)施例提供的技術(shù)方案占用的存儲資源遠(yuǎn)少于直接法，能夠節(jié)約大量的 存儲空間。從運(yùn)算復(fù)雜度上看，本發(fā)明實(shí)施例提供的技術(shù)方案僅用到復(fù)數(shù)乘 法和移位運(yùn)算，和查表法相比，規(guī)避了查表法中的求模運(yùn)算和相位累加中的 溢出保護(hù)，比較適合用FPGA實(shí)現(xiàn)?？梢?，本發(fā)明實(shí)施例提供的技術(shù)方案平 衡了隨機(jī)接入檢測的效率、運(yùn)算開銷以及存儲空間。


為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實(shí) 施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面 描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講， 在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
圖1為本發(fā)明實(shí)施例提供了一種隨機(jī)接入檢測中獲得根ZC序列對應(yīng)的 DFT序列的方法的流程圖2為實(shí)施例二中整個隨機(jī)接入檢測過程的示意圖3為實(shí)施例三中的離散傅立葉序列獲得模塊框圖4為實(shí)施例三的一個實(shí)例中的第二處理單元示意圖5為圖4所示實(shí)例中的復(fù)數(shù)乘法器的原理圖6為實(shí)施例四中的隨機(jī)接入信道檢測裝置框圖。
具體實(shí)施例方式
本發(fā)明實(shí)施例提供了一種隨機(jī)接入檢測方法，如圖1所示，包括-步驟IOI，獲得序號為u的根ZC序列的相應(yīng)的累乘因子Wuj、中間結(jié)果 的初始值Yu(O)以及第零個離散傅立葉變換DFT結(jié)果Xu(0);
其中，Xu(O)為所述根ZC序列中全部值的累加結(jié)果，所述Wu，,根據(jù)公式
2師2 .2彥(v+l)
/^獲得，所述Yu(O)根據(jù)公式e'^「獲得，其中，所述Nzc為所述根Z序列的長度，V為滿足("v-1)modA^, =0的最小整數(shù)。
在具體實(shí)現(xiàn)時，可以預(yù)先計算各根ZC序列的Wu;1、 Yu(0)以及Xu(0)并存
儲；在順序計算所述根ZC序列對應(yīng)的第一個至第Nzc-1個DFT結(jié)果之前， 根據(jù)根ZC序列的序號u讀取相應(yīng)的Wu>1、 Yu(0)以及Xu(0)。也可以在每次隨 機(jī)接入檢測時再計算WUJ、 Yu(0)以及Xu(0)。
步驟102，順序計算所述根ZC序列對應(yīng)的第一個至第Nzc-l個DFT結(jié)果， 并結(jié)合Xu(0)得到所述根ZC序列對應(yīng)的DFT序列，禾l」用該DFT序列進(jìn)行隨 機(jī)接入檢測。
其中，獲得第k+l個DFT結(jié)果X恭+l)的方法為將第k個DFT結(jié)果Xu(k) 乘以第k個中間結(jié)果Yu(k)再乘以所述WUJ，其中k為取值在0至Nzc-2之間 的常數(shù)。
可見，對于每個根ZC序列來說，只需要存儲三個值，即Wu>1、 Yu(0)以 及Xu(O)，且在計算第一個至第Nzc-l個DFT結(jié)果時，僅需要用到復(fù)數(shù)乘法和 移位運(yùn)算，運(yùn)算較為簡單。
下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行 詳細(xì)描述。
實(shí)施例一
下面對本發(fā)明實(shí)施例的原理進(jìn)行說明。 在隨機(jī)接入檢測中使用的根ZC序列中的值如式(1)所示
其中，"為序列的標(biāo)識號；^zc為序列的長度。
為了節(jié)省資源，提高ZC序列DFT變換的效率，通過對ZC序列的DFT 變換公式變換，可得到一種遞推公式，具體如下
對于第"個ZC序列、(")，其第k點(diǎn)的DFT如式(2)所示<formula>formula see original document page 11</formula>
其中，k為取值在0至Nzc-2之間的常數(shù)。 由式(2)可得
<formula>formula see original document page 11</formula>
如果v是滿足w.v-lmod Wr的最小整數(shù)，即滿足("v-l)mod AAzr =0的最小 整數(shù)，則可得遞推公式
<formula>formula see original document page 11</formula>其中^0) = '6 ~ 。 而遞推式(4)則可變?yōu)?br> <formula>formula see original document page 11</formula>
其中 ^ ，即Xu(O)為序號為u的根ZC序列中全部值的累加結(jié)
果，x"(一為序號為u的根ZC序列中的值的表達(dá)式。令『",'-Z^ ，則式(5)可以變?yōu)?
j;(A: + l) = 『ul (7)
式(7)也可以被理解為
K("-K("1)《, (8) 將式(8)帶入式(6)可以得到
JT,'(;t + l)《(/t)《(A:-l)d (9)
其中k為取值在1至Nzc-2之間的常數(shù)，可見，式(9)能夠計算Xu(2) 至Xu(Nzc-l)的值，對于Xu(l)，由式(6)可知，Z (1) = ^(0)^(0)。
在計算根ZC序列對應(yīng)的DFT序列時，可以根據(jù)式(6)計算得到Xu(l)， 再根據(jù)式(9)計算得到Xu(2)至Xu(Nzc-l)的值，并結(jié)合Xu(O)得到根ZC序列 對應(yīng)的DFT序列。
實(shí)施例二
圖2示出了本實(shí)施例中整個隨機(jī)接入檢測過程。 對于每條天線RACH接收到的數(shù)據(jù)來說，都要進(jìn)行以下步驟 步驟一，將天線從RACH接收到的數(shù)據(jù)進(jìn)行頻譜搬移；
具體的頻譜搬移方式為將天線從RACH接收到的數(shù)據(jù)與^")-^"'"'相 乘，其中，/。為RACH中心頻率相對于0中頻的頻率偏移。
步驟二，對頻譜搬移后的數(shù)據(jù)進(jìn)行DDC (Digital Down Conversion,數(shù)字
下變頻)變換；
步驟三，對DDC變換得到的數(shù)據(jù)進(jìn)行FFT (Fast Fourier Transform,快速
傅立葉變換)變換；
步驟四，對FFT變換得到的結(jié)果與序號為u的根ZC序列對應(yīng)的DFT序
列進(jìn)行頻域相乘；
獲得根ZC序列對應(yīng)的DFT序列的方法請參見實(shí)施例一。 步驟五，對相乘結(jié)果做IFFT (快速傅立葉逆變換)變換；步驟六，對IFFT變換的結(jié)果求模平方得到該天線的相關(guān)峰值。 在獲得各天線對應(yīng)同一根ZC序列的相關(guān)峰值后，例如，獲得各天線對應(yīng) 序號為u的根ZC序列的相關(guān)峰值后，將各相關(guān)峰值進(jìn)行峰值合并，對合并的 結(jié)果進(jìn)行峰值檢測，以確定是否有UE嘗試接入。在確定有UE嘗試接入后， 基站可以估計和更新該UE的RTD值，并通過下行控制信道傳遞資源調(diào)度請 求響應(yīng)信息。
由于preamble的檢測采用盲檢測的方法，因此小區(qū)配置多少條ZC序列， 上述過程就要進(jìn)行多少次。 實(shí)施例三
本實(shí)施例中的離散傅立葉序列獲得模塊，如圖3所示，包括 第一處理單元301，用于獲得序號為u的根ZC序列的相應(yīng)的累乘因子 Wu.,、中間結(jié)果的初始值Yu(O)以及第零個離散傅立葉變換DFT結(jié)果Xu(0)，
所述Xu(0)為所述根ZC序列中全部值的累加結(jié)果，所述WuJ根據(jù)公式/;獲
得，所述Yu(O)根據(jù)公式e'"^獲得，其中，所述Nzc為所述根ZC序列的長 度，V為滿足(wv-l)modiV-O的最小整數(shù)；
第二處理單元302，用于根據(jù)所述Wu，,、 Yu(O)以及Xu(O)順序計算所述根 ZC序列對應(yīng)的第一個至第Nzc-1個DFT結(jié)果，并結(jié)合Xu(O)得到所述根ZC 序列對應(yīng)的DFT序列。
該模塊中還可以包括第一存儲單元或第二存儲單元，其中 第一存儲單元，用于保存全部根ZC序列的Wu,,、 Yu(O)以及Xu(O)。 第二存儲單元，用于保存小區(qū)配置的各根ZC序列的Wu，,、 Y"O)以及 Xu(0)。
這樣第二處理單元302可以從第一存儲單元或第二存儲單元獲得序號為u 的根ZC序列的Wuj、 Yu(O)以及Xu(O)。
由于第一存儲單元中保存全部根ZC序列的Wu，,、 Y"O)以及Xu(O)，因此，在小區(qū)配置的根ZC序列發(fā)生變化時，不需要對第一存儲單元進(jìn)行更新。而由
于第二存儲單元中僅保存小區(qū)配置的各根ZC序列的Wu，,、 Yu(0)以及Xu(0)， 因此，相對于保存全部根ZC序列的Wu,,、 Yu(0)以及Xu(0)來說，能夠節(jié)約存 儲空間，但是在小區(qū)配置的根ZC序列發(fā)生變化時，需要對保存的Wu，,、 Yu(0) 以及Xu(O)進(jìn)行更新。
對于一個根ZC序列來說，存儲其對應(yīng)的Wu，,、 Yu(0)以及Xu(0)時，可以 按照7^:=839，把^"實(shí)部和虛部做成定標(biāo)為Q (16， 15)表，其中，16表示
數(shù)據(jù)的位寬，15表示數(shù)據(jù)小數(shù)位的位寬，"-U，…，838，則需要存儲空間為
838*2*16=26.lkbit (千比特)。同樣^問和7"^做實(shí)部和虛部做成定標(biāo)為Q (16， 15)表，需要存儲空間同為838*2*16=26.1kbit。最后總共需要存儲空 間為78.3kbit。
第一存儲單元和第二存儲單元可以采用ROM (Read-Only Memory,只讀 存儲器)來實(shí)現(xiàn)，其中，各個WuJ、 Yu(0)、 Xu(0)可以分別保存在一個ROM 塊中，該ROM塊的大小為838*2*16=26.1kbit。
在本實(shí)施例的一個實(shí)例中，第二處理單元302如圖4所示，采用xilinx的 FPGA實(shí)現(xiàn)，包括第一延時器401、第二延時器402、第一復(fù)數(shù)乘法器403、 第二復(fù)數(shù)乘法器404、第一多路選擇器405、第二多路選擇器406，其中
第一復(fù)數(shù)乘法器403，用于將第一延時器401輸出的值與Wu，,相乘并輸 出給第一多路選擇器405;
第一多路選擇器405，用于對第一復(fù)數(shù)乘法器403輸出的值以及Yu(0)進(jìn) 行選擇并輸出給第二復(fù)數(shù)乘法器404以及第一延時器401;
第一延時器401和第二延時器402，用于將接收到的值延時一個時鐘周期 后輸出；
第二多路選擇器406，用于對第二延時器402輸出的值以及Xu(O)進(jìn)行選 擇并輸出給第二復(fù)數(shù)乘法器404;
第二復(fù)數(shù)乘法器404，用于將第二多路選擇器406輸出的值與第一多路選擇器405輸出的值相乘并輸出給第二延時器402以及作為Xu(k+1)輸出。
其中，在計算一個根ZC序列的DFT序列的第一時鐘周期內(nèi)，第一多路 選擇器405選擇Yu(O)輸出，第二多路選擇器406選擇Xu(0)輸出，則X u(l) 由Xu(O)和Yu(O灘乘得到，在計算該根ZC序列的DFT序列的其他時鐘周期 內(nèi)，第一多路選擇器405選擇第一復(fù)數(shù)乘法器403的結(jié)果輸出，第二多路選 擇器406選擇第二復(fù)數(shù)乘法器404的結(jié)果輸出。
例如，在第二個時鐘周期內(nèi)，第一復(fù)數(shù)乘法器403的輸入為WUJ以及 Yu(0),這是由于Yu(O)在第一時鐘周期內(nèi)從第一多路選擇器405輸出給第一延 時器401，第一延時器401在第二周期將Yu(O)輸出給第一復(fù)數(shù)乘法器403， Wu,,和Yu(O)相乘得到Y(jié)u(l)輸出給第一延時器401和第二復(fù)數(shù)乘法器404，第 二延時器402在第二時鐘周期將第一時鐘周期接收到的Xu(l)輸出給第二多路 選擇器406，第二多路選擇器406選擇Xu(l)輸出給第二復(fù)數(shù)乘法器404，第 二復(fù)數(shù)乘法器404將X u(l)和Yu(l)相乘得到X u(2)。
該實(shí)例使用FPGA中自帶的IP核DSP48搭建復(fù)數(shù)乘法器來作為上述第一 復(fù)數(shù)乘法器403和第二復(fù)數(shù)乘法器404，復(fù)數(shù)乘法通過實(shí)部和虛部的操作數(shù)組 合得到實(shí)部和虛部的結(jié)果。例如復(fù)數(shù)^和S,其相乘結(jié)果H的實(shí)部和虛部可通 過式(10)操作得到
^實(shí)部二 ^實(shí)部*萬實(shí)部一^虛部*"虛部
^"虛部=^實(shí)部* ^虛部+爿虛部*^實(shí)部 (1Q)
因此，該實(shí)例中復(fù)數(shù)乘法器的原理圖如圖5所示，其中一個延時器表示 延遲一個時鐘周期，兩個延時器表示延遲兩個時鐘周期。
在本實(shí)例中，兩個復(fù)數(shù)乘法器共需要8個DSP48，第一個復(fù)數(shù)乘法器兩
個輸入^'和y"("的定標(biāo)為Q (16， 15)，相乘輸出定標(biāo)為Q (32， 30)，先
飽和左移1位，然后左移16位，得到y(tǒng)"^ + 0輸出，其定標(biāo)為Q (16， 15)的
數(shù)。然后和A("相乘?！禔)定標(biāo)為Q (16， 15)。輸出結(jié)果先飽和左移l位，然后左移16位，最后得到^"(^ + 1)，其定標(biāo)為Q (16， 15)。 實(shí)施例四
本實(shí)施例中的隨機(jī)接入信道檢測裝置，如圖6所示，包括實(shí)施例三所述
的離散傅立葉序列獲得模塊，還包括
多組天線的相關(guān)峰值檢測模塊601，用于獲得各天線的相關(guān)峰值；
峰值合并模塊602，用于對各天線對應(yīng)同一 ZC序列的相關(guān)峰值進(jìn)行峰值 合并并輸出；
峰值檢測模塊603，用于對所述峰值合并得到的數(shù)據(jù)進(jìn)行峰值檢測，以確 定是否有用戶設(shè)備UE嘗試接入；
其中，每組天線的相關(guān)峰值檢測模塊601中包括
頻譜搬移模塊，用于將天線從隨機(jī)接入信道RACH接收到的數(shù)據(jù)進(jìn)行頻 譜搬移并輸出；
DDC模塊，用于將所述頻譜搬移得到的數(shù)據(jù)進(jìn)行DDC變換并輸出； 快速傅立葉變換FFT模塊，用于對所述DDC變換得到的數(shù)據(jù)進(jìn)行FFT 變換并輸出；
頻域相乘模塊，用于將所述FFT變換得到的數(shù)據(jù)與所述離散傅立葉序列 獲得模塊輸出的數(shù)據(jù)進(jìn)行頻域相乘并輸出；
快速傅立葉逆變換IFFT?！姥?，用于對所述相乘得到的數(shù)據(jù)進(jìn)行IFFT變 換并輸出；
求模平方模塊，用于對所述IFFT變換得到的數(shù)據(jù)進(jìn)行求模平方，以獲得 各天線的相關(guān)峰值。
本實(shí)施例中的基站，包括上述的隨機(jī)接入信道檢測裝置。 綜上所述，由于在本發(fā)明實(shí)施例中，對于每個根ZC序列來說，只需要存 儲三個值，即Wu，,、 Yu(O)以及Xu(O)，從運(yùn)算復(fù)雜度上看，本發(fā)明實(shí)施例提供 的技術(shù)方案僅用到復(fù)數(shù)乘法和移位運(yùn)算，比較適合用FPGA實(shí)現(xiàn)?？梢?，本 發(fā)明實(shí)施例提供的技術(shù)方案平衡了隨機(jī)接入檢測的效率、運(yùn)算開銷以及存儲空間。
本發(fā)明實(shí)施例從工程實(shí)現(xiàn)角度來，有著廣泛的應(yīng)用場景。所有按照一定 步長，通過相位累加，然后査表的計算來講，都可以采用累乘的方法來代替 查表法，例如數(shù)字DDC，每個樣點(diǎn)值的輸出，需要通過先計算相位索引，然 后査表輸出樣點(diǎn)值。同樣可以采用累乘法。規(guī)避了査表法中的求模運(yùn)算和相 位累加中的溢出保護(hù)。
另外采用累乘法不僅可以應(yīng)用在FPGA上實(shí)現(xiàn)，也可以在定點(diǎn)DSP (Digital Signal Processor,數(shù)字信號處理器)中應(yīng)用。對于定點(diǎn)DSP來講， 乘法運(yùn)算和移位運(yùn)算實(shí)現(xiàn)起來也比較簡單，通過乘法和移位運(yùn)算規(guī)避掉求模 運(yùn)算和相位累加中的溢出判斷，容易使程序?qū)崿F(xiàn)流水線操作，提高運(yùn)算效率。
顯然，本領(lǐng)域的技術(shù)人員可以對本發(fā)明進(jìn)行各種改動和變型而不脫離本 發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要 求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動和變型在內(nèi)。
權(quán)利要求
1、一種隨機(jī)接入檢測方法，其特征在于，包括獲得序號為u的根ZC序列的相應(yīng)的累乘因子Wu，1、中間結(jié)果的初始值Yu(0)以及第零個離散傅立葉變換DFT結(jié)果Xu(0)，所述Xu(0)為所述根ZC序列中全部值的累加結(jié)果，所述Wu，1根據(jù)公式獲得，所述Yu(0)根據(jù)公式獲得，其中，所述NzC為所述根ZC序列的長度，v為滿足(uv-1)mod NZC＝0的最小整數(shù)；根據(jù)所述Wu，1、Yu(0)以及Xu(0)順序計算所述根ZC序列對應(yīng)的第一個至第NzC-1個DFT結(jié)果，并結(jié)合Xu(0)得到所述根ZC序列對應(yīng)的DFT序列，利用所述DFT序列進(jìn)行隨機(jī)接入檢測。
2、 根據(jù)權(quán)利要求1所述的方法，其特征在于，計算所述根ZC序列對應(yīng) 的第一個DFT結(jié)果的方法為將所述Xu(O)乘以所述Yu(0);計算所述根ZC序列對應(yīng)的第k+1個DFT結(jié)果的方法為將第k個DFT 結(jié)果Xu(k)乘以第k-1個中間結(jié)果Yu(k-l)再乘以所述WuJ，其中k為取值在1 至Nzc-2之間的常數(shù)。
3、 根據(jù)權(quán)利要求1所述的方法，其特征在于，預(yù)先計算各根ZC序列的 WuJ、 Yu(O)以及Xu(O)并存儲；在所述順序計算所述根ZC序列對應(yīng)的第一個至第Nzc-1個DFT結(jié)果之 前，根據(jù)所述根ZC序列的序號u讀取相應(yīng)的WUil、 Yu(O)以及Xu(O)。
4、 根據(jù)權(quán)利要求1所述的方法，其特征在于，所述利用所述DFT序列進(jìn) 行隨機(jī)接入檢測的方法包括將天線從隨機(jī)接入信道RACH接收到的數(shù)據(jù)進(jìn)行頻譜搬移，并進(jìn)行數(shù)字 下變頻DDC變換，再進(jìn)行快速傅立葉變換FFT ，并將得到的結(jié)果與所述序 號為u的根ZC序列對應(yīng)的DFT序列進(jìn)行頻域相乘，并對相乘結(jié)果做快速傅 立葉逆變換IFFT，并求模平方得到該天線的相關(guān)峰值；并將獲得的各天線對應(yīng)所述序號為u的根ZC序列的相關(guān)峰值進(jìn)行峰值合 并，對合并的結(jié)果進(jìn)行峰值檢測，以確定是否有用戶設(shè)備UE嘗試接入。
5、 一種離散傅立葉序列獲得模塊，其特征在于，包括-第一處理單元，用于獲得序號為u的根ZC序列的相應(yīng)的累乘因子Wu，,、中間結(jié)果的初始值Yu(O)以及第零個離散傅立葉變換DFT結(jié)果Xu(O)，所述x"o)為所述根zc序列中全部值的累加結(jié)果，所述wu，,根據(jù)公式/i獲得，所述Yu(O)根據(jù)公式/""^獲得，其中，所述Nzc為所述根ZC序列的長度， v為滿足(w-1)modA^ -O的最小整數(shù)；第二處理單元，用于根據(jù)所述Wu，,、 Y"O)以及Xu(O)順序計算所述根ZC 序列對應(yīng)的第一個至第Nzc-1個DFT結(jié)果，并結(jié)合Xu(0)得到所述根ZC序列 對應(yīng)的DFT序列。
6、 根據(jù)權(quán)利要求5所述的模塊，其特征在于，還包括第一存儲單元，用 于保存全部根ZC序列的WuJ、 Yu(0)以及Xu(0);所述第二處理單元從所述第一存儲單元獲得序號為u的根ZC序列的 Wu，,、 Yu(O)以及Xu(O)。
7、 根據(jù)權(quán)利要求5所述的模塊，其特征在于，還包括第二存儲單元，用 于保存小區(qū)配置的各根ZC序列的Wu，,、 Yu(0)以及Xu(0);所述第二處理單元從所述第二存儲單元獲得序號為u的根ZC序列的 Wuj、 Yu(O)以及Xu(O)。
8、 根據(jù)權(quán)利要求5所述的模塊，其特征在于，所述第二處理單元包括第 一延時器、第二延時器、第一復(fù)數(shù)乘法器、第二復(fù)數(shù)乘法器、第一多路選擇 器、第二多路選擇器，其中.-所述第一復(fù)數(shù)乘法器，用于將所述第一延時器輸出的值與Wu，,相乘并輸 出給所述第一多路選擇器；所述第一多路選擇器，用于對所述第一復(fù)數(shù)乘法器輸出的值以及Yu(0)進(jìn)行選擇并輸出給所述第二復(fù)數(shù)乘法器以及所述第一延時器；所述第一延時器和所述第二延時器，用于將接收到的值延時一個時鐘周 期后輸出；所述第二多路選擇器，用于對所述第二延時器輸出的值以及Xu(O)進(jìn)行選 擇并輸出給所述第二復(fù)數(shù)乘法器；所述第二復(fù)數(shù)乘法器，用于將所述第二多路選擇器輸出的值與所述第一 多路選擇器輸出的值相乘并輸出給所述第二延時器以及作為Xu(k+l)輸出。
9、 一種隨機(jī)接入信道檢測裝置，其特征在于，包括根據(jù)權(quán)利要求5所述 的離散傅立葉序列獲得模塊，還包括多組天線的相關(guān)峰值檢測模塊，用于獲得各天線的相關(guān)峰值；峰值合并模塊，用于對各天線對應(yīng)同一 ZC序列的相關(guān)峰值進(jìn)行峰值合并 并輸出；峰值檢測模塊，用于對所述峰值合并得到的數(shù)據(jù)進(jìn)行峰值檢測，以確定 是否有用戶設(shè)備UE嘗試接入；其中，每組天線的相關(guān)峰值檢測模塊中包括頻譜搬移模塊，用于將天線從隨機(jī)接入信道RACH接收到的數(shù)據(jù)進(jìn)行頻 譜搬移并輸出；數(shù)字下變頻DDC模塊，用于將所述頻譜搬移得到的數(shù)據(jù)進(jìn)行DDC變換 并輸出；快速傅立葉變換FFT模塊，用于對所述DDC變換得到的數(shù)據(jù)進(jìn)行FFT 變換并輸出；頻域相乘模塊，用于將所述FFT變換得到的數(shù)據(jù)與所述離散傅立葉序列 獲得模塊輸出的數(shù)據(jù)進(jìn)行頻域相乘并輸出；快速傅立葉逆變換IFFT模塊，用于對所述相乘得到的數(shù)據(jù)進(jìn)行IFFT變 換并輸出；求模平方模塊，用于對所述IFFT變換得到的數(shù)據(jù)進(jìn)行求模平方，以獲得各天線的相關(guān)峰值。
10、 一種基站，其特征在于，包括根據(jù)權(quán)利要求9所述的裝置。
全文摘要
本發(fā)明公開了一種隨機(jī)接入檢測方法和通信裝置，該方法中，獲得序號為u的根ZC序列的相應(yīng)的累乘因子W_u，l、中間結(jié)果的初始值Y_u(0)以及第零個離散傅立葉變換DFT結(jié)果X_u(0)，X_u(0)為根ZC序列中全部值的累加結(jié)果，W_u，l根據(jù)公式(1)獲得，Y_u(0)根據(jù)公式(2)獲得，其中，N_ZC為根ZC序列的長度，v為滿足(uv-1)mod N_ZC＝0的最小整數(shù)；根據(jù)W_u，l、Y_u(0)以及X_u(0)順序計算根ZC序列對應(yīng)的第一個至第N_ZC-1個DFT結(jié)果，并結(jié)合X_u(0)得到根ZC序列對應(yīng)的DFT序列，利用所述DFT序列進(jìn)行隨機(jī)接入檢測。采用本發(fā)明技術(shù)方案，可以平衡隨機(jī)接入檢測的效率、運(yùn)算開銷以及存儲空間。
文檔編號H04B1/707GK101505173SQ20091012996
公開日2009年8月12日 申請日期2009年4月10日 優(yōu)先權(quán)日2009年4月10日
發(fā)明者鵬 陳 申請人:華為技術(shù)有限公司