專利名稱：芯片的統(tǒng)計數(shù)據的管理方法和裝置的制作方法
技術領域：
本發(fā)明涉及計算機應用技術領域，尤其涉及一種芯片的統(tǒng)計數(shù)據的管理方法和裝
置。
背景技術：
在當前的網絡應用中，越來越多的隊列數(shù)和越來越精細的統(tǒng)計測量標準，導致 統(tǒng)計數(shù)據越來越大，對存儲統(tǒng)計數(shù)據的片內RAM (Random Access Memory，隨機存取存儲 器)的容量要求也越來越大。由于片內RAM的資源非常珍貴，就需要采用容量大的片外 DRAM (Dynamic Random-Access Memory，動態(tài)隨機存儲器)來存儲上述統(tǒng)計數(shù)據?，F(xiàn)有技術中的一種通過片外DRAM來存儲統(tǒng)計數(shù)據的方法為全部采用片外DRAM 來存儲統(tǒng)計數(shù)據。將片外DRAM中的存儲空間劃分為不同的bank(存儲單元)，在設定的時 間間隔內，對同一個bank只能訪問一次。給CPU對DRAM中存儲的統(tǒng)計數(shù)據的讀寫請求分 配固定的處理時隙，該處理時隙與業(yè)務通道對DRAM中存儲的統(tǒng)計數(shù)據的讀寫請求所占有 的處理時隙不互相沖突。在實現(xiàn)本發(fā)明過程中，發(fā)明人發(fā)現(xiàn)現(xiàn)有技術中的通過片外DRAM來存儲統(tǒng)計數(shù)據 的方法至少存在如下問題當業(yè)務通道獲取的多個統(tǒng)計數(shù)據之間的時間間隔比較短，并且 DRAM的傳輸帶寬比較小時，業(yè)務通道需要在上述bank的設定的時間間隔內，多次訪問同一 個bank，以將獲取的多個統(tǒng)計數(shù)據寫入到DRAM中。從而造成bank的訪問沖突，進行將導致 統(tǒng)計數(shù)據不能正確地寫入到DRAM中。

發(fā)明內容
本發(fā)明的實施例提供了一種芯片的統(tǒng)計數(shù)據的管理方法和裝置，以解決現(xiàn)有技術 中的片外DRAM中的bank的訪問沖突問題。一種芯片的統(tǒng)計數(shù)據的管理方法，包括獲取業(yè)務通道發(fā)送的統(tǒng)計數(shù)據，將所述統(tǒng)計數(shù)據存入先進先出存儲器FIFO中，并 獲取所述統(tǒng)計數(shù)據對應的片外存儲裝置的存儲地址；獲取同樣對應于所述存儲地址的其他統(tǒng)計數(shù)據，并在所述FIFO中將對應于所述 存儲地址的統(tǒng)計數(shù)據進行累加，得到累加值；獲取所述片外存儲裝置中的所述存儲地址上的原有統(tǒng)計值，將所述累加值與所述 原有統(tǒng)計值進行相加，得到當前統(tǒng)計值，將所述當前統(tǒng)計值寫入到所述片外存儲裝置中的 所述存儲地址上。一種芯片的統(tǒng)計數(shù)據的管理裝置，包括累加處理模塊，用于接收業(yè)務通道發(fā)送的統(tǒng)計數(shù)據，將所述統(tǒng)計數(shù)據存入片內先 進先出存儲器FIFO中，并對所述統(tǒng)計數(shù)據進行累加，得到累加值；寫入處理模塊，用于獲取所述片外存儲裝置中的存儲地址中的原有統(tǒng)計值，將所 述累加值與所述原有統(tǒng)計值進行相加，得到當前統(tǒng)計值，將所述當前統(tǒng)計值寫入到所述存儲地址上。由上述本發(fā)明的實施例提供的技術方案可以看出，本發(fā)明實施例實現(xiàn)了通過一個 寫入操作，將針對同一個存儲地址的多個統(tǒng)計數(shù)據一起寫入到片外存儲器中。從而有效地 緩沖了對片外存儲器的讀寫操作，有效地降低了對片外存儲器中的bank的訪問沖突，大大 提高了芯片對統(tǒng)計數(shù)據的處理能力。


為了更清楚地說明本發(fā)明實施例的技術方案，下面將對實施例描述中所需要使用 的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本 領域普通技術人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據這些附圖獲得其他 的附圖。圖1為本發(fā)明實施例一提供的一種芯片的統(tǒng)計數(shù)據的管理方法的原理示意圖；圖2為本發(fā)明實施例一提供的一種芯片的統(tǒng)計數(shù)據的管理方法的處理流程圖；圖3為本發(fā)明實施例二提供的一種在CPU、業(yè)務通道對統(tǒng)計數(shù)據的讀寫操作之間 進行旁路處理的方法的處理流程圖；圖4為本發(fā)明實施例提供的一種芯片的統(tǒng)計數(shù)據的管理裝置的具體實現(xiàn)結構圖。
具體實施例方式下面將結合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術方案進行清楚、完 整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；?本發(fā)明中的實施例，本領域普通技術人員在沒有作出創(chuàng)造性勞動前提下所獲得的所有其他 實施例，都屬于本發(fā)明保護的范圍。在本發(fā)明實施例中，將和片外存儲裝置中的同一個存儲地址對應的統(tǒng)計數(shù)據進行 累加，得到累加值。獲取所述片外存儲裝置中的同一個存儲地址上的原有統(tǒng)計值，將所述累加值與所 述原有統(tǒng)計值進行相加，得到當前統(tǒng)計值，將所述當前統(tǒng)計值寫入到所述片外存儲裝置中 的同一個存儲地址上。進一步地，接收業(yè)務通道發(fā)送的統(tǒng)計數(shù)據，獲取所述統(tǒng)計數(shù)據對應的片外存儲裝 置中的存儲地址，通過片內存儲裝置將所述統(tǒng)計數(shù)據進行存儲，向所述片外存儲裝置發(fā)送業(yè)務通道的讀請求，以獲取所述片外存儲裝置中的所述 存儲地址上的原有統(tǒng)計值；在接收到所述片外存儲裝置返回的所述原有統(tǒng)計值之前，通過所述片內存儲裝置 將接收到的和所述存儲地址對應的所有統(tǒng)計數(shù)據進行存儲和累加，得到累加值。進一步地，在接收到所述片外存儲裝置返回的所述原有統(tǒng)計值之后，將所述累加 值與所述原有統(tǒng)計值進行相加，得到當前統(tǒng)計值；向所述片外存儲裝置發(fā)送業(yè)務通道的寫請求，以將所述當前統(tǒng)計值寫入到所述片 外存儲裝置中的同一個存儲地址上。進一步地，在中央處理器從所述片外存儲裝置中的存儲地址讀取了統(tǒng)計值之后， 向所述片內存儲裝置輸入針對所述存儲地址的寫0請求，并對所述片外存儲裝置中的存儲地址上的統(tǒng)計值進行清O操作；在所述片內存儲裝置從所述片外存儲裝置讀取了所述統(tǒng)計值之后，檢查所述片內 存儲裝置中是否存在針對所述存儲地址的寫0請求，如果存在，則將所述片內存儲裝置中 的和所述存儲地址對應的統(tǒng)計數(shù)據的累加值寫入到所述片外存儲裝置中的所述存儲地址 上；如果不存在，則將所述累加值和所述統(tǒng)計值進行相加，得到當前統(tǒng)計值，將所述當前統(tǒng) 計值寫入到所述片外存儲裝置中的存儲地址上。 進一步地，按照時隙復用的處理方式，配置中央處理器對所述片外存儲裝置中的 統(tǒng)計數(shù)據的讀寫操作的處理時隙，以及業(yè)務通道對所述片外存儲裝置中的統(tǒng)計數(shù)據的讀寫 操作的處理時隙。為便于對本發(fā)明實施例的理解，下面將結合附圖以幾個具體實施例為例做進一步 的解釋說明，且各個實施例并不構成對本發(fā)明實施例的限定。實施例一該實施例全部采用片外DRAM來存儲統(tǒng)計數(shù)據，該實施例提供的一種芯片的統(tǒng)計 數(shù)據的管理方法的原理示意圖如圖1所示，具體處理過程如圖2所示，包括如下步驟步驟21、將統(tǒng)計數(shù)據輸入到芯片內設的FIF0(First in First Out，先進先出)存 儲器中。在業(yè)務通道獲取了需要寫入到片外DRAM中的統(tǒng)計數(shù)據后，業(yè)務通道將上述統(tǒng)計 數(shù)據傳輸給芯片，芯片將該統(tǒng)計數(shù)據存儲在芯片內設置的一個特定FIFO存儲器中。在本發(fā) 明實施例中，因為請求端和發(fā)送端的時延比例是3 :1，因此該特定FIFO存儲器的深度值可 以選擇為大于4。FIFO的深度指的是FIFO可以存儲多少個N位的數(shù)據(如果寬度為N)。如一個8 位的FIFO，若深度為8，它可以存儲8個8位的數(shù)據，深度為12，就可以存儲12個8位的數(shù) 據。上述深度值的主要作用就是吸收數(shù)據返回時延，該數(shù)據返回時延包括片外DRAM的讀 請求返回延時，以及芯片內部和片外DRAM處理的時延抖動。步驟22、根據所述統(tǒng)計數(shù)據所對應的片外DRAM的存儲地址，向片外DRAM發(fā)送讀請 求。芯片獲取上述統(tǒng)計數(shù)據對應的片外DRAM中的bank的存儲地址后，向片外DRAM發(fā) 送業(yè)務通道的針對上述存儲地址的讀請求，以獲取上述存儲地址上的原有統(tǒng)計值。步驟23、將針對于所述存儲地址的統(tǒng)計數(shù)據進行累加。由于片外DRAM的讀寫延遲比較長，片外DRAM向芯片返回上述存儲地址上的原有 統(tǒng)計值需要一定的時間間隔。在芯片接收到片外DRAM返回的原有統(tǒng)計值之前，如果芯片又接收到業(yè)務通道傳 輸過來的針對上述存儲地址的一個或多個其它統(tǒng)計數(shù)據，則芯片將該一個或多個其它統(tǒng)計 數(shù)據也存儲到上述特定FIFO存儲器中，并不向片外DRAM發(fā)送業(yè)務通道的針對該存儲地址 的讀請求。上述特定FIFO存儲器將針對同一個上述存儲地址的、上述先接收到的統(tǒng)計數(shù)據 和后接收到的一個或多個其它統(tǒng)計數(shù)據進行累加，得到累加值。步驟24、接收到片外DRAM返回的原有統(tǒng)計值后，將特定FIFO存儲器中的針對上述 存儲地址的統(tǒng)計數(shù)據的累加值與上述原有統(tǒng)計值進行相加，得到當前統(tǒng)計值并寫入到片外DRAM 中。在芯片接收到上述片外DRAM返回的針對上述存儲地址的原有統(tǒng)計值后，芯片獲 取上述特定FIFO存儲器中的針對上述存儲地址的統(tǒng)計數(shù)據的累加值，將該累加值與上述 原有統(tǒng)計值進行相加，得到當前統(tǒng)計值。芯片向片外DRAM發(fā)送業(yè)務通道的針對上述存儲地址的寫請求，通過該寫請求將 上述當前統(tǒng)計值寫入到片外DRAM中的上述存儲地址上。
該實施例實現(xiàn)了通過一個寫請求，將針對同一個存儲地址的多個統(tǒng)計數(shù)據一起寫 入到片外DRAM中。上述特定FIFO存儲器取到了緩沖對片外DRAM的讀寫操作、吸收芯片內 部和片外DRAM處理的時延抖動的作用，有效地降低了對片外DRAM中的bank的訪問沖突， 大大提高了芯片對統(tǒng)計數(shù)據的處理能力。實施例二該實施例提供的一種在CPU、業(yè)務通道對統(tǒng)計數(shù)據的讀寫操作之間進行旁路處理 的方法的處理流程如圖3所示，包括如下處理步驟步驟31、按照時隙復用的處理方式，配置CPU對片外DRAM中存儲的統(tǒng)計數(shù)據的讀 寫操作的處理時隙，以及業(yè)務通道對片外DRAM中存儲的統(tǒng)計數(shù)據的讀寫操作的處理時隙。該實施例按照時隙復用的處理方式，配置CPU對片外DRAM中存儲的統(tǒng)計數(shù)據的讀 寫操作的處理時隙，以及業(yè)務通道對片外DRAM中存儲的統(tǒng)計數(shù)據的讀寫操作的處理時隙。 當CPU對片外DRAM中存儲的統(tǒng)計數(shù)據沒有讀寫操作時，業(yè)務通道對片外DRAM中存儲的統(tǒng) 計數(shù)據的讀寫操作可以占用上述CPU的處理時隙，反之亦然。如果業(yè)務通道中的攜帶統(tǒng)計數(shù)據的業(yè)務報文的發(fā)送最大速度是xMPPS(即每秒鐘 報文的數(shù)量)，CPU發(fā)送的讀請求最大速度是yMPPS，則配置DRAM中的一個bank的訪問帶 寬是(x+y)MPPS。業(yè)務通道對片外DRAM中存儲的統(tǒng)計數(shù)據的讀寫操作的優(yōu)先級高于CPU對片外 DRAM中存儲的統(tǒng)計數(shù)據的讀寫操作的優(yōu)先級。即在同一時刻，同時有業(yè)務通道對統(tǒng)計數(shù)據 的讀寫操作和CPU對統(tǒng)計數(shù)據的讀寫操作，則優(yōu)先考慮業(yè)務通道對統(tǒng)計數(shù)據的讀寫操作。步驟32、當CPU從片外DRAM中的存儲地址讀取了統(tǒng)計數(shù)據的原有統(tǒng)計值之后，向 上述特定FIFO存儲器輸入一個針對上述存儲地址的寫0請求，并對上述原有統(tǒng)計值進行清 0操作。當CPU向片外DRAM發(fā)送了統(tǒng)計數(shù)據的讀操作之后，片外DRAM根據該讀操作獲取 本地相應的存儲地址上的統(tǒng)計數(shù)據，向CPU返回該統(tǒng)計數(shù)據的原有統(tǒng)計值。然后，片外DRAM需要將上述統(tǒng)計數(shù)據的原有統(tǒng)計值清0，由于片外DRAM的處理存 在比較大的延遲，上述對統(tǒng)計數(shù)據的原有統(tǒng)計值清0操作需要一段時間來完成。因此，在本 發(fā)明實施例中，在片外DRAM開始進行上述統(tǒng)計數(shù)據的原有統(tǒng)計值清0操作之前，由系統(tǒng)產 生一個針對上述存儲地址的寫0請求，并輸入給上述芯片內部的特定FIFO存儲器。步驟33、特定FIFO存儲器根據本地的針對上述存儲地址的寫0請求，直接將針對 上述存儲地址的統(tǒng)計數(shù)據的累加值寫入到上述片外DRAM的存儲地址上。在片外DRAM對上述統(tǒng)計數(shù)據的原有統(tǒng)計值進行清0操作的過程中，或者，在CPU 讀取上述統(tǒng)計數(shù)據的原有統(tǒng)計值之前，片外DRAM還接收到芯片發(fā)送的業(yè)務通道對上述存 儲地址上的統(tǒng)計數(shù)據的讀請求，由于此時該統(tǒng)計數(shù)據沒有被清0，片外DRAM將上述相應地址上的統(tǒng)計數(shù)據的原有統(tǒng)計值返回給芯片中的上述特定FIFO存儲器。上述特定FIFO存儲器在接收到上述統(tǒng)計數(shù)據的原有統(tǒng)計值后，檢查本地是否存 在針對上述存儲地址的寫0請求，如果存在上述寫0請求，則不將上述統(tǒng)計數(shù)據的原有統(tǒng)計 值與本地的上述存儲地址的統(tǒng)計數(shù)據的累加值進行相加，而是直接將本地的上述存儲地址 的統(tǒng)計數(shù)據的累加值寫入到上述片外DRAM的上述存儲地址上，并且將上述針對上述存儲 地址的寫0請求清除掉；如果不存在上述寫0請求，則將上述統(tǒng)計數(shù)據的原有統(tǒng)計值與本地 的上述存儲地址的統(tǒng)計數(shù)據的累加值進行相加，得到當前統(tǒng)計值并寫入到片外DRAM中的 上述存儲地址上。 該實施例通過向特定FIFO存儲器輸入一個針對指定存儲地址的寫0請求，實現(xiàn)了 特定FIFO存儲器對指定存儲地址上的統(tǒng)計數(shù)據的寫入操作與CPU對指定存儲地址上的統(tǒng) 計數(shù)據的清0操作同步，即實現(xiàn)了芯片內部和芯片外部之間清0操作同步。從而保證了指 定存儲地址上的統(tǒng)計數(shù)據的數(shù)值的正確性。本發(fā)明實施例還提供了一種芯片的統(tǒng)計數(shù)據的管理裝置，其具體實現(xiàn)結構如圖4 所示，具體可以包括累加處理模塊41，用于將和片外存儲裝置中的同一個存儲地址對應的統(tǒng)計數(shù)據進 行累加，得到累加值；寫入處理模塊42，用于獲取所述片外存儲裝置中的同一個存儲地址上的原有統(tǒng)計 值，將所述累加值與所述原有統(tǒng)計值進行相加，得到當前統(tǒng)計值，將所述當前統(tǒng)計值寫入到 所述片外存儲裝置中的同一個存儲地址上。所述裝置還可以包括旁路處理模塊43，在中央處理器從所述片外存儲裝置中的存儲地址讀取了統(tǒng)計值 之后，向所述片內存儲裝置中的所述寫入處理模塊42輸入針對所述存儲地址的寫0請求；所述寫入處理模塊42在從所述片外存儲裝置讀取了所述統(tǒng)計值之后，檢查本地 是否存在針對所述存儲地址的寫0請求，如果存在，則將和所述存儲地址對應的統(tǒng)計數(shù)據 的累加值寫入到所述片外存儲裝置中的所述存儲地址上；如果不存在，則將所述累加值和 所述統(tǒng)計值進行相加，得到當前統(tǒng)計值，將所述當前統(tǒng)計值寫入到所述片外存儲裝置中的 存儲地址上所述累加處理模塊41具體可以包括數(shù)據存儲模塊411，用于接收業(yè)務通道發(fā)送的統(tǒng)計數(shù)據，將接收到的和所述片外存 儲裝置中的同一個存儲地址對應的所有統(tǒng)計數(shù)據進行存儲；數(shù)據處理模塊412，用于在接收到所述片外存儲裝置返回的所述原有統(tǒng)計值之前， 將所述數(shù)據存儲模塊中存儲的和所述同一個存儲地址對應的所有統(tǒng)計數(shù)據進行累加，得到 累加值。本領域普通技術人員可以理解實現(xiàn)上述實施例方法中的全部或部分流程，是可以 通過計算機程序來指令相關的硬件來完成，所述的程序可存儲于一計算機可讀取存儲介質 中，該程序在執(zhí)行時，可包括如上述各方法的實施例的流程。其中，所述的存儲介質可為磁 碟、光盤、只讀存儲記憶體(Read-Only Memory, ROM)或隨機存儲記憶體(Random Access Memory, RAM)等。綜上所述，本發(fā)明實施例實現(xiàn)了特定FIFO存儲器通過一個寫請求，將針對同一個存儲地址的多個統(tǒng)計數(shù)據一起寫入到片外DRAM中。上述特定FIFO存儲器取到了緩沖對片 外DRAM的讀寫操作、吸收芯片內部和片外DRAM處理的時延抖動的作用，有效地降低了對片 外DRAM中的bank的訪問沖突，大大提高了芯片對統(tǒng)計數(shù)據的處理能力。并且，減少了對片 內SRAM的消耗。而且一個FIFO存儲器即可以實現(xiàn)多個計數(shù)器的功能，進一步的降低了片 內SRAM的消耗。該實施例通過向特定FIFO存儲器輸入一個針對指定存儲地址的寫0請求，實現(xiàn)了 特定FIFO存儲器對指定存儲地址上的統(tǒng)計數(shù)據的寫入操作與CPU對指定存儲地址上的統(tǒng) 計數(shù)據的清0操作同步，即實現(xiàn)了芯片內部和芯片外部之間清0操作同步。從而保證了指 定存儲地址上的統(tǒng)計數(shù)據的數(shù)值的正確性。本領域普通技術人員可以理解實現(xiàn)上述實施例方法中的全部或部分流程，是可以 通過計算機程序來指令相關的硬件來完成，所述的程序可存儲于一計算機可讀取存儲介質 中，該程序在執(zhí)行時，可包括如上述各方法的實施例的流程。其中，所述的存儲介質可為磁 碟、光盤、只讀存儲記憶體(Read-Only Memory, ROM)或隨機存儲記憶體(Random Access Memory, RAM)等。以上所述，僅為本發(fā)明較佳的具體實施方式
，但本發(fā)明的保護范圍并不局限于此， 任何熟悉本技術領域的技術人員在本發(fā)明揭露的技術范圍內，可輕易想到的變化或替換， 都應涵蓋在本發(fā)明的保護范圍之內。因此，本發(fā)明的保護范圍應該以權利要求的保護范圍 為準。
權利要求
一種芯片的統(tǒng)計數(shù)據的管理方法，其特征在于，包括獲取業(yè)務通道發(fā)送的統(tǒng)計數(shù)據，將所述統(tǒng)計數(shù)據存入先進先出存儲器FIFO中，并獲取所述統(tǒng)計數(shù)據對應的片外存儲裝置的存儲地址；獲取同樣對應于所述存儲地址的其他統(tǒng)計數(shù)據，并在所述FIFO中將對應于所述存儲地址的統(tǒng)計數(shù)據進行累加，得到累加值；獲取所述片外存儲裝置中的所述存儲地址上的原有統(tǒng)計值，將所述累加值與所述原有統(tǒng)計值進行相加，得到當前統(tǒng)計值，將所述當前統(tǒng)計值寫入到所述片外存儲裝置中的所述存儲地址上。
2.根據權利要求1所述的方法，其特征在于，所述方法還包括向所述片外存儲裝置發(fā)送業(yè)務通道的讀請求，以獲取所述片外存儲裝置中的所述存儲 地址上的原有統(tǒng)計值；在接收到所述片外存儲裝置返回的所述原有統(tǒng)計值之前，通過片內存儲裝置將接收到 的和所述存儲地址對應的所有統(tǒng)計數(shù)據進行存儲和累加，得到累加值。
3.根據權利要求1所述的方法，其特征在于，所述方法還包括向所述片外存儲裝置發(fā)送業(yè)務通道的寫請求，以將所述當前統(tǒng)計值寫入到所述片外存 儲裝置中的所述存儲地址上。
4.根據權利要求1所述的方法，其特征在于，所述的片外存儲裝置包括片外動態(tài)隨機 存儲器DRAM。
5.根據權利要求1所述的方法，其特征在于，所述的方法還包括在中央處理器從所述片外存儲裝置中的存儲地址讀取了統(tǒng)計值之后，向所述片內存儲 裝置輸入針對所述存儲地址的寫O請求，并對所述片外存儲裝置中的存儲地址上的統(tǒng)計值 進行清O操作；在所述片內存儲裝置從所述片外存儲裝置讀取了所述統(tǒng)計值之后，檢查所述片內存儲 裝置中是否存在針對所述存儲地址的寫O請求，如果存在，則將所述片內存儲裝置中的和 所述存儲地址對應的統(tǒng)計數(shù)據的累加值寫入到所述片外存儲裝置中的所述存儲地址上；如 果不存在，則將所述累加值和所述統(tǒng)計值進行相加，將所述相加的結果寫入到所述片外存 儲裝置中的存儲地址上。
6.根據權利要求5所述的方法，其特征在于，所述的方法還包括按照時隙復用的處理方式，配置中央處理器對所述片外存儲裝置中的統(tǒng)計數(shù)據的讀 寫操作的處理時隙，以及業(yè)務通道對所述片外存儲裝置中的統(tǒng)計數(shù)據的讀寫操作的處理時 隙。
7.—種芯片的統(tǒng)計數(shù)據的管理裝置，其特征在于，包括累加處理模塊，用于接收業(yè)務通道發(fā)送的統(tǒng)計數(shù)據，將所述統(tǒng)計數(shù)據存入片內先進先 出存儲器FIFO中，并對所述統(tǒng)計數(shù)據進行累加，得到累加值；寫入處理模塊，用于獲取所述片外存儲裝置中的存儲地址中的原有統(tǒng)計值，將所述累 加值與所述原有統(tǒng)計值進行相加，得到當前統(tǒng)計值，將所述當前統(tǒng)計值寫入到所述存儲地 址上。
8.根據權利要求7所述的統(tǒng)計數(shù)據的管理裝置，其特征在于，所述裝置還包括旁路處理模塊，在中央處理器從所述片外存儲裝置中的存儲地址讀取了統(tǒng)計值之后，向所述累加處理模塊輸入針對所述存儲地址的寫O請求；所述寫入處理模塊在從所述片外存儲裝置讀取了所述統(tǒng)計值之后，檢查本地是否存在 針對所述存儲地址的所述寫O請求，如果存在，則將和所述存儲地址對應的統(tǒng)計數(shù)據的累 加值寫入到所述片外存儲裝置中的所述存儲地址上；如果不存在，則將所述累加值和所述 統(tǒng)計值進行相加，得到當前統(tǒng)計值，將所述當前統(tǒng)計值寫入到所述片外存儲裝置中的存儲 地址上。
9.根據權利要求7或8所述的統(tǒng)計數(shù)據的管理裝置，其特征在于，所述累加處理模塊具 體包括數(shù)據存儲模塊，用于接收業(yè)務通道發(fā)送的統(tǒng)計數(shù)據，將接收到的對應于所述存儲地址 的所有統(tǒng)計數(shù)據進行存儲；數(shù)據處理模塊，用于在接收到所述片外存儲裝置返回的所述原有統(tǒng)計值之前，將和所 述存儲地址對應的統(tǒng)計數(shù)據進行累加，得到累加值。
全文摘要
本發(fā)明實施例提供了一種芯片的統(tǒng)計數(shù)據的管理方法和裝置。該方法主要包括將和片外存儲裝置中的同一個存儲地址對應的統(tǒng)計數(shù)據進行累加，得到累加值，獲取所述片外存儲裝置中的同一個存儲地址上的原有統(tǒng)計值，將所述累加值與所述原有統(tǒng)計值進行相加，得到當前統(tǒng)計值，將所述當前統(tǒng)計值寫入到所述片外存儲裝置中的同一個存儲地址上。利用本發(fā)明，實現(xiàn)了通過一個寫入操作，將針對同一個存儲地址的多個統(tǒng)計數(shù)據一起寫入到片外存儲器中。從而有效地緩沖了對片外存儲器的讀寫操作，有效地降低了對片外存儲器中的bank的訪問沖突，大大提高了芯片對統(tǒng)計數(shù)據的處理能力。
文檔編號H04L12/56GK101848135SQ20091012952
公開日2010年9月29日 申請日期2009年3月24日 優(yōu)先權日2009年3月24日
發(fā)明者劉月, 崔靖杰 申請人:華為技術有限公司