專利名稱：軟硬件聯(lián)合解碼的多格式高清視頻解碼器結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及多媒體視頻領(lǐng)域，特別是一種軟硬件聯(lián)合解碼的多格式高清視頻解碼 器結(jié)構(gòu)。
背景技術(shù)：
針對(duì)不同的應(yīng)用領(lǐng)域的視頻解碼器往往具有不相同的結(jié)構(gòu)，而不同結(jié)構(gòu)的解碼器 具有不同的特點(diǎn)，確定解碼器的結(jié)構(gòu)需要考慮三個(gè)方面的問(wèn)題，第一是性能，高分辨率視頻 應(yīng)用是未來(lái)的發(fā)展趨勢(shì)，而高清視頻對(duì)解碼器性能提出了非?？量痰囊?。第二是兼容性， 解碼器如何巧妙地兼容各種主流視頻標(biāo)準(zhǔn)，這有利于縮短解碼器的開發(fā)周期，減小解碼器 面積與成本。第三是成本和功耗，由于市場(chǎng)競(jìng)爭(zhēng)日趨激烈，所以解碼器設(shè)計(jì)過(guò)程中需要考慮 解碼器自身的成本和系統(tǒng)的成本，解碼器的功耗也是解碼器設(shè)計(jì)過(guò)程中需要考慮因素。解碼器的種類大致可以分為三種，第一種是軟件解碼器，它使用高性能處理器來(lái) 完成解碼運(yùn)算。這種解碼器的優(yōu)點(diǎn)是兼容性、移植性、可升級(jí)性都比較好，但即使在最先進(jìn) 的半導(dǎo)體工藝下，高性能處理器依然難以克服其帶來(lái)的巨大功耗和高昂芯片制造、封裝成 本等缺點(diǎn)。第二種是硬件解碼器，解碼器采用全硬件化設(shè)計(jì)，這種解碼器的優(yōu)點(diǎn)是性能比較 高，可以滿足高清視頻解碼的需求，而且解碼器的面積和功耗都比較??；但硬件解碼器的缺 點(diǎn)是靈活性較差，難以支持多個(gè)視頻標(biāo)準(zhǔn)。第三種是軟硬件聯(lián)合解碼器，它由可編程處理器 和協(xié)處理器組成，共同完成解碼過(guò)程，軟件部分由處理器完成，具備很好的靈活性，很方便 支持多個(gè)標(biāo)準(zhǔn)；而運(yùn)算量大、功能較簡(jiǎn)單，不同標(biāo)準(zhǔn)差別較小的部分用硬件協(xié)處理器實(shí)現(xiàn)， 大大提高了解碼速度；用處理器來(lái)控制協(xié)處理器以達(dá)到協(xié)同工作的目的。這種架構(gòu)中，當(dāng)需 要支持多種多媒體標(biāo)準(zhǔn)時(shí)，可以很容易地修改軟件來(lái)支持不同標(biāo)準(zhǔn)，另外由于硬件模塊的 功能相對(duì)簡(jiǎn)單，可以比較容易地通過(guò)復(fù)用的方式支持不同標(biāo)準(zhǔn)，同時(shí)細(xì)顆粒復(fù)用的方式減 少了電路的面積。AVS (Audio Video Coding Standard)標(biāo)準(zhǔn)是《信息技術(shù)先進(jìn)音視頻編碼》系列標(biāo) 準(zhǔn)的簡(jiǎn)稱，具有自主知識(shí)產(chǎn)權(quán)，適用于數(shù)字電視廣播、交互式存儲(chǔ)媒體業(yè)務(wù)等應(yīng)用，具有壓 縮率高，復(fù)雜度適中，成本低廉等特點(diǎn)。AVS視頻當(dāng)中具有特征性的核心技術(shù)包括8x8整數(shù)變換、量化、幀內(nèi)預(yù)測(cè)、1/4精 度像素插值、特殊的幀間預(yù)測(cè)運(yùn)動(dòng)補(bǔ)償、二維熵編碼、區(qū)塊效應(yīng)環(huán)路濾波等。在較低的復(fù)雜 度下實(shí)現(xiàn)了與國(guó)際標(biāo)準(zhǔn)相當(dāng)?shù)募夹g(shù)性能。MPEG-2標(biāo)準(zhǔn)是目前主流的數(shù)字電視標(biāo)準(zhǔn)，其具有復(fù)雜度低，實(shí)現(xiàn)成本低的優(yōu)點(diǎn)，但 壓縮性能不如AVS等視頻標(biāo)準(zhǔn)。研究支持AVS和MPEG-2的高清視頻解碼器是研究的一個(gè)熱點(diǎn)和難點(diǎn)，解碼器應(yīng)具 備以下優(yōu)點(diǎn)解碼速度快，可以對(duì)高清視頻進(jìn)行實(shí)時(shí)解碼；通過(guò)細(xì)顆粒復(fù)用的方式支持AVS 和MPEG-2標(biāo)準(zhǔn)，面積開銷小，成本比較低；解碼器具有比較好的兼容性和移植性；解碼器具 有比較規(guī)范的輸入輸出接口，便于IP化和集成。

發(fā)明內(nèi)容
(一)要解決的技術(shù)問(wèn)題有鑒于此，本發(fā)明的主要目的在于提供一種軟硬件聯(lián)合解碼的多格式視頻解碼器 結(jié)構(gòu)，該解碼器結(jié)構(gòu)由可編程處理器和協(xié)處理器構(gòu)成，處理器完成條帶以上語(yǔ)法層次的視 頻解碼，具有比較好的靈活性和移植性；協(xié)處理器部分包含可分為控制部分、殘差解碼通 路、預(yù)測(cè)通路、重建部分和顯示部分。主要完成條帶和宏塊級(jí)運(yùn)算量比較大的解碼過(guò)程，具 有很高的性能，該結(jié)構(gòu)便于IP化和集成?；谠摻Y(jié)構(gòu)的AVS和MPEG-2解碼器的VLSI的實(shí) 現(xiàn)，在0. 18微米工藝下，可以完成AVS和MPEG-2全高清視頻實(shí)時(shí)解碼。(二)技術(shù)方案為達(dá)到上述目的，本發(fā)明提供了一種軟硬件聯(lián)合解碼的多格式高清視頻解碼器結(jié) 構(gòu)，該結(jié)構(gòu)由可編程處理器和協(xié)處理器構(gòu)成，采用可編程處理器和協(xié)處理器聯(lián)合解碼，軟件 解碼部分由可編程處理器完成，可編程處理器完成視頻標(biāo)準(zhǔn)中條帶以上語(yǔ)法層次的解析， 并對(duì)協(xié)處理器解碼過(guò)程進(jìn)行控制。上述方案中，所述軟件解碼部分完成接收壓縮碼流、解析條帶以上語(yǔ)法層次的碼 流、與協(xié)處理器通信和更新圖像信息，并且產(chǎn)生條帶層以上語(yǔ)法層次的各種解碼參數(shù)。上述方案中，所述可編程處理器啟動(dòng)協(xié)處理器解碼，并接受協(xié)處理器解碼完畢返 回的信號(hào)；可編程處理器和協(xié)處理器共享一部分存儲(chǔ)器，共同訪問(wèn)共享存儲(chǔ)器中的壓縮碼 流和解碼參數(shù)。上述方案中，所述協(xié)處理器包括控制部分、殘差解碼通路、預(yù)測(cè)通路、重建部分和 顯示部分。上述方案中，所述協(xié)處理器的控制部分由協(xié)處理器控制器、參數(shù)加載單元、存儲(chǔ)器 模塊、運(yùn)動(dòng)矢量產(chǎn)生單元、幀內(nèi)預(yù)測(cè)模式產(chǎn)生單元和濾波強(qiáng)度產(chǎn)生單元組成。上述方案中，所述協(xié)處理器控制器對(duì)整個(gè)解碼和顯示過(guò)程進(jìn)行控制，并負(fù)責(zé)與處 理器的通信；參數(shù)加載單元訪問(wèn)共享存儲(chǔ)器，讀出解碼參數(shù)，將解碼參數(shù)送至各個(gè)解碼模 塊；存儲(chǔ)器模塊從內(nèi)部存儲(chǔ)器中讀取當(dāng)前宏塊的周圍宏塊信息，并將這些信息送至各個(gè)解 碼模塊；幀內(nèi)預(yù)測(cè)模式產(chǎn)生單元計(jì)算幀內(nèi)預(yù)測(cè)模式；運(yùn)動(dòng)矢量產(chǎn)生單元計(jì)算運(yùn)動(dòng)矢量；濾 波強(qiáng)度產(chǎn)生單元計(jì)算邊界濾波強(qiáng)度。上述方案中，所述協(xié)處理器的殘差解碼通路由殘差控制器、比特流解碼單元、熵解 碼、反掃描、反量化、反變換組成。上述方案中，所述殘差通路控制器從共享存儲(chǔ)器中讀出壓縮碼流，將其送至比特 流解碼單元；比特流解碼單元解碼宏塊包頭，當(dāng)宏塊包頭解碼完畢，比特流解碼單元啟動(dòng)熵 解碼，熵解碼對(duì)碼流中的熵信息進(jìn)行解碼，并將結(jié)果傳給下一級(jí)反掃描模塊；反掃描選擇合 適的掃描表，對(duì)輸入的數(shù)據(jù)進(jìn)行反掃描操作；反量化對(duì)反掃描輸出的結(jié)果進(jìn)行反量化操作， 并把反量化結(jié)果傳給下級(jí)反變換模塊；反變換模塊對(duì)輸入數(shù)據(jù)進(jìn)行反變換計(jì)算，并將結(jié)果 輸出。上述方案中，所述協(xié)處理器的預(yù)測(cè)通路由地址產(chǎn)生單元、預(yù)測(cè)控制器、SDRAM控制 器、幀內(nèi)預(yù)測(cè)和幀間預(yù)測(cè)構(gòu)成。上述方案中，所述地址產(chǎn)生單元產(chǎn)生讀寫SDRAM的地址，并將地址送至預(yù)測(cè)控制 器；預(yù)測(cè)控制器管理所有訪問(wèn)SDRAM的操作，根據(jù)產(chǎn)生的地址向SDRAM控制器發(fā)出讀寫命令，并對(duì)SDRAM讀出數(shù)據(jù)進(jìn)行格式調(diào)整；幀內(nèi)預(yù)測(cè)根據(jù)幀內(nèi)預(yù)測(cè)模式產(chǎn)生幀內(nèi)預(yù)測(cè)像素值； 幀間預(yù)測(cè)根據(jù)格式調(diào)整后的SDRAM預(yù)測(cè)數(shù)據(jù)和精度標(biāo)志計(jì)算幀間預(yù)測(cè)像素值。上述方案中，所述協(xié)處理器的重建部分包括重建和環(huán)路濾波，重建模塊接收預(yù)測(cè) 像素值和殘差數(shù)據(jù)，計(jì)算重建像素值；環(huán)路濾波對(duì)重建結(jié)果進(jìn)行濾波，并將結(jié)果輸出至預(yù)測(cè) 控制器，預(yù)測(cè)控制器將濾波后結(jié)果寫回SDRAM。上述方案中，所述協(xié)處理器的顯示部分包括顯示控制器和VGA控制器，預(yù)測(cè)控制 器從SDRAM中讀出顯示圖像像素并送至顯示控制器，顯示控制器對(duì)像素進(jìn)行順序調(diào)整和色 彩轉(zhuǎn)換，將圖像的YUV像素轉(zhuǎn)換為RGB像素后輸出；VGA控制器接收顯示控制器輸出的RGB 像素，并按照VGA接口時(shí)序?qū)GB像素輸出。上述方案中，所述可編程處理器1接收壓縮碼流，將其保存在共享存儲(chǔ)器2中；可 編程處理器1讀出共享存儲(chǔ)器2中的碼流，完成條帶層以上語(yǔ)法層次的解碼，并啟動(dòng)協(xié)處理 器控制器3開始條帶層和宏塊層的解碼；協(xié)處理器控制器3啟動(dòng)參數(shù)加載單元4，參數(shù)加載 單元4從共享存儲(chǔ)器2中讀出解碼參數(shù)；協(xié)處理器控制器3啟動(dòng)存儲(chǔ)器模塊5，存儲(chǔ)器模塊5 從內(nèi)部存儲(chǔ)器中讀取當(dāng)前宏塊的周圍宏塊信息；協(xié)處理器控制器3啟動(dòng)幀內(nèi)預(yù)測(cè)模式產(chǎn)生 單元6，計(jì)算幀內(nèi)預(yù)測(cè)模式；協(xié)處理器控制器3啟動(dòng)運(yùn)動(dòng)矢量產(chǎn)生單元7，計(jì)算運(yùn)動(dòng)矢量；協(xié) 處理器控制器3啟動(dòng)濾波強(qiáng)度產(chǎn)生單元8，計(jì)算邊界濾波強(qiáng)度；殘差通路控制器9從共享存 儲(chǔ)器2中讀出壓縮碼流，將其送至比特流解碼單元10 ；比特流解碼單元10解碼宏塊包頭， 當(dāng)宏塊包頭解碼完畢，比特流解碼單元啟動(dòng)熵解碼11 ；熵解碼11對(duì)碼流進(jìn)行熵解碼操作， 將結(jié)果送至反掃描12，熵解碼的結(jié)果依次經(jīng)過(guò)反掃描12、反量化13和反變換14，得到預(yù)測(cè) 殘差；地址產(chǎn)生單元15產(chǎn)生讀寫SDRAM的地址，預(yù)測(cè)控制器16根據(jù)產(chǎn)生的地址向SDRAM控 制器17發(fā)出讀寫命令，將讀出的數(shù)據(jù)送至幀間預(yù)測(cè)18和環(huán)路濾波21 ；幀間預(yù)測(cè)18根據(jù)預(yù) 測(cè)控制器16輸出的數(shù)據(jù)計(jì)算幀間預(yù)測(cè)像素值，幀內(nèi)預(yù)測(cè)19產(chǎn)生幀內(nèi)預(yù)測(cè)像素值；重建20 接收反變換14、幀內(nèi)預(yù)測(cè)19和幀間預(yù)測(cè)18的結(jié)果，計(jì)算重建像素，并將結(jié)果輸出給環(huán)路濾 波21 ；環(huán)路濾波21將濾波后的像素通過(guò)預(yù)測(cè)控制器16寫入SDRAM ；顯示控制器22接收預(yù) 測(cè)控制器16讀出的顯示數(shù)據(jù)，處理后將結(jié)果輸出給VGA控制器23，VGA控制器產(chǎn)生符合VGA 顯示時(shí)序的信號(hào)。(三)有益效果本發(fā)明提出的這種軟硬件聯(lián)合解碼的多格式視頻解碼器結(jié)構(gòu)，由可編程處理器和 協(xié)處理器構(gòu)成，采用可編程處理器和協(xié)處理器聯(lián)合解碼；軟件解碼部分由可編程處理器完 成，完成視頻標(biāo)準(zhǔn)中條帶以上語(yǔ)法層次的解析；協(xié)處理器完成條帶層和宏塊層的視頻解碼。 基于該結(jié)構(gòu)的AVS和MPEG-2解碼器的VLSI (超大規(guī)模集成電路)實(shí)現(xiàn)，在0. 18微米工藝 下，能對(duì)AVS和MPEG-2全高清視頻進(jìn)行實(shí)時(shí)解碼，同時(shí)解碼器芯片面積和功耗比較小，成本 比較低。


圖1是本發(fā)明提供的軟硬件聯(lián)合解碼的多格式高清視頻解碼器結(jié)構(gòu)的示意圖。
具體實(shí)施例方式為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，以下結(jié)合具體實(shí)施例，并參照附圖，對(duì)本發(fā)明進(jìn)一步詳細(xì)說(shuō)明。
如圖1所示，圖1是本發(fā)明提供的軟硬件聯(lián)合解碼的多格式高清視頻解碼器結(jié)構(gòu) 的示意圖，該結(jié)構(gòu)由可編程處理器和協(xié)處理器構(gòu)成，采用可編程處理器和協(xié)處理器聯(lián)合解 碼，軟件解碼部分由可編程處理器完成，可編程處理器完成視頻標(biāo)準(zhǔn)中條帶以上語(yǔ)法層次 的解析，并對(duì)協(xié)處理器解碼過(guò)程進(jìn)行控制。軟件解碼部分完成接收壓縮碼流、解析條帶以上語(yǔ)法層次的碼流、與協(xié)處理器通 信和更新圖像信息，并且產(chǎn)生條帶層以上語(yǔ)法層次的各種解碼參數(shù)?？删幊烫幚砥鲉?dòng)協(xié) 處理器解碼，并接受協(xié)處理器解碼完畢返回的信號(hào)；可編程處理器和協(xié)處理器共享一部分 存儲(chǔ)器，共同訪問(wèn)共享存儲(chǔ)器中的壓縮碼流和解碼參數(shù)。協(xié)處理器包括控制部分、殘差解碼通路、預(yù)測(cè)通路、重建部分和顯示部分。協(xié)處理器的控制部分由協(xié)處理器控制器、參數(shù)加載單元、存儲(chǔ)器模塊、運(yùn)動(dòng)矢量產(chǎn) 生單元、幀內(nèi)預(yù)測(cè)模式產(chǎn)生單元和濾波強(qiáng)度產(chǎn)生單元組成。協(xié)處理器控制器對(duì)整個(gè)解碼和 顯示過(guò)程進(jìn)行控制，并負(fù)責(zé)與處理器的通信；參數(shù)加載單元訪問(wèn)共享存儲(chǔ)器，讀出解碼參 數(shù)，將解碼參數(shù)送至各個(gè)解碼模塊；存儲(chǔ)器模塊從內(nèi)部存儲(chǔ)器中讀取當(dāng)前宏塊的周圍宏塊 信息，并將這些信息送至各個(gè)解碼模塊；幀內(nèi)預(yù)測(cè)模式產(chǎn)生單元計(jì)算幀內(nèi)預(yù)測(cè)模式；運(yùn)動(dòng) 矢量產(chǎn)生單元計(jì)算運(yùn)動(dòng)矢量；濾波強(qiáng)度產(chǎn)生單元計(jì)算邊界濾波強(qiáng)度。協(xié)處理器的殘差解碼通路由殘差控制器、比特流解碼單元、熵解碼、反掃描、反量 化、反變換組成。殘差通路控制器從共享存儲(chǔ)器中讀出壓縮碼流，將其送至比特流解碼單 元；比特流解碼單元解碼宏塊包頭，當(dāng)宏塊包頭解碼完畢，比特流解碼單元啟動(dòng)熵解碼，熵 解碼對(duì)碼流中的熵信息進(jìn)行解碼，并將結(jié)果傳給下一級(jí)反掃描模塊；反掃描選擇合適的掃 描表，對(duì)輸入的數(shù)據(jù)進(jìn)行反掃描操作；反量化對(duì)反掃描輸出的結(jié)果進(jìn)行反量化操作，并把反 量化結(jié)果傳給下級(jí)反變換模塊；反變換模塊對(duì)輸入數(shù)據(jù)進(jìn)行反變換計(jì)算，并將結(jié)果輸出。協(xié)處理器的預(yù)測(cè)通路由地址產(chǎn)生單元、預(yù)測(cè)控制器、SDRAM控制器、幀內(nèi)預(yù)測(cè)和幀 間預(yù)測(cè)構(gòu)成。地址產(chǎn)生單元產(chǎn)生讀寫SDRAM的地址，并將地址送至預(yù)測(cè)控制器；預(yù)測(cè)控制器 管理所有訪問(wèn)SDRAM的操作，根據(jù)產(chǎn)生的地址向SDRAM控制器發(fā)出讀寫命令，并對(duì)SDRAM讀 出數(shù)據(jù)進(jìn)行格式調(diào)整；幀內(nèi)預(yù)測(cè)根據(jù)幀內(nèi)預(yù)測(cè)模式產(chǎn)生幀內(nèi)預(yù)測(cè)像素值；幀間預(yù)測(cè)根據(jù)格 式調(diào)整后的SDRAM預(yù)測(cè)數(shù)據(jù)和精度標(biāo)志計(jì)算幀間預(yù)測(cè)像素值。協(xié)處理器的重建部分包括重建和環(huán)路濾波，重建模塊接收預(yù)測(cè)像素值和殘差數(shù) 據(jù)，計(jì)算重建像素值；環(huán)路濾波對(duì)重建結(jié)果進(jìn)行濾波，并將結(jié)果輸出至預(yù)測(cè)控制器，預(yù)測(cè)控 制器將濾波后結(jié)果寫回SDRAM。協(xié)處理器的顯示部分包括顯示控制器和VGA控制器，預(yù)測(cè)控制器從SDRAM中讀出 顯示圖像像素并送至顯示控制器，顯示控制器對(duì)像素進(jìn)行順序調(diào)整和色彩轉(zhuǎn)換，將圖像的 YUV像素轉(zhuǎn)換為RGB像素后輸出；VGA控制器接收顯示控制器輸出的RGB像素，并按照VGA 接口時(shí)序?qū)GB像素輸出。再次參照?qǐng)D1，本發(fā)明提供的軟硬件聯(lián)合解碼的多格式高清視頻解碼器結(jié)構(gòu)的具 體實(shí)施步驟可描述如下第一步可編程處理器(1)接受壓縮碼流，將其保存在共享存儲(chǔ)器(2)中；第二步可編程處理器(1)讀出共享存儲(chǔ)器(2)中的碼流，完成條帶層以上語(yǔ)法層 次的解碼；并啟動(dòng)協(xié)處理器控制器(3)開始條帶層和宏塊層的解碼；
第三步協(xié)處理器控制器(3)啟動(dòng)參數(shù)加載單元(4)，參數(shù)加載單元(4)從共享存 儲(chǔ)器(2)中讀出解碼參數(shù)并將參數(shù)送至各個(gè)協(xié)處理器模塊； 第四步協(xié)處理器控制器(3)啟動(dòng)存儲(chǔ)器模塊(5)，存儲(chǔ)器模塊(5)從內(nèi)部存儲(chǔ)器 中讀取當(dāng)前宏塊的周圍宏塊信息并將信息送至各個(gè)協(xié)處理器模塊；第五步協(xié)處理器控制器(3)啟動(dòng)幀內(nèi)預(yù)測(cè)模式產(chǎn)生單元(6)，計(jì)算幀內(nèi)預(yù)測(cè)模 式；第六步協(xié)處理器控制器(3)啟動(dòng)運(yùn)動(dòng)矢量產(chǎn)生單元(7)，計(jì)算運(yùn)動(dòng)矢量；第七步協(xié)處理器控制器(3)啟動(dòng)濾波強(qiáng)度產(chǎn)生單元(8)，計(jì)算邊界濾波強(qiáng)度；第八步殘差通路控制器(9)從共享存儲(chǔ)器(2)中讀出壓縮碼流，將其送至比特流 解碼單元(10)；第九步比特流解碼單元(10)解碼宏塊包頭，當(dāng)宏塊包頭解碼完畢，比特流解碼 單元啟動(dòng)熵解碼(11)；第十步熵解碼(11)對(duì)碼流進(jìn)行熵解碼操作，得到熵解碼的結(jié)果，將結(jié)果送至反 掃描(12)；第十一步反掃描選擇合適的掃描表，對(duì)輸入的熵解碼結(jié)果進(jìn)行反掃描，并將反掃 描后的結(jié)構(gòu)送至反量化(13)；第十二步反量化對(duì)反掃描輸出的結(jié)果進(jìn)行反量化的操作，并把反量化后的結(jié)果 傳給反變換模塊(14)；第十三步反變換模塊(14)對(duì)輸入數(shù)據(jù)進(jìn)行反變換計(jì)算，并把反變換后的結(jié)果送 至重建模塊(20)。第十四步地址產(chǎn)生單元(15)產(chǎn)生讀寫SDRAM的地址，并將地址送至預(yù)測(cè)控制器 (16)。第十五步預(yù)測(cè)控制器(16)根據(jù)產(chǎn)生的地址向SDRAM控制器(17)發(fā)出讀寫命令， 將讀出的數(shù)據(jù)送至幀間預(yù)測(cè)(18)、環(huán)路濾波(21)等模塊。第十六步幀間預(yù)測(cè)(18)根據(jù)預(yù)測(cè)控制器(16)輸出的數(shù)據(jù)以及運(yùn)動(dòng)矢量產(chǎn)生單 元(7)輸出的運(yùn)動(dòng)矢量，計(jì)算幀間預(yù)測(cè)像素值，將結(jié)果送至重建模塊(20)；第十七步幀內(nèi)預(yù)測(cè)(19)根據(jù)幀內(nèi)預(yù)測(cè)模式產(chǎn)生單元(6)輸出的幀內(nèi)預(yù)測(cè)模式， 計(jì)算幀內(nèi)預(yù)測(cè)像素值，將結(jié)果送至重建模塊(20)；第十八步重建(20)接收反變換(14)、幀內(nèi)預(yù)測(cè)(19)和幀間預(yù)測(cè)(18)的結(jié)果， 計(jì)算重建像素，并將結(jié)果輸出給環(huán)路濾波(21)；第十九步環(huán)路濾波(21)將濾波后的數(shù)據(jù)通過(guò)預(yù)測(cè)控制器(16)寫回SDRAM ；第十九步顯示控制器(22)接收預(yù)測(cè)控制器(16)讀出的顯示數(shù)據(jù)，將圖像的YUV 像素轉(zhuǎn)化為RGB像素后并輸出。第二十步VGA控制器(23)接收顯示控制器(22)輸出的RGB像素，產(chǎn)生符合VGA 顯示時(shí)序的信號(hào)。以上所述的具體實(shí)施例，對(duì)本發(fā)明的目的、技術(shù)方案和有益效果進(jìn)行了進(jìn)一步詳 細(xì)說(shuō)明，所應(yīng)理解的是，以上所述僅為本發(fā)明的具體實(shí)施例而已，并不用于限制本發(fā)明，凡 在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保 護(hù)范圍之內(nèi)。
權(quán)利要求
一種軟硬件聯(lián)合解碼的多格式高清視頻解碼器結(jié)構(gòu)，其特征在于該結(jié)構(gòu)由可編程處理器和協(xié)處理器構(gòu)成，采用可編程處理器和協(xié)處理器聯(lián)合解碼，軟件解碼部分由可編程處理器完成，可編程處理器完成視頻標(biāo)準(zhǔn)中條帶以上語(yǔ)法層次的解析，并對(duì)協(xié)處理器解碼過(guò)程進(jìn)行控制。
2.根據(jù)權(quán)利要求1所述的視頻解碼器結(jié)構(gòu)，其特征在于所述軟件解碼部分完成接收 壓縮碼流、解析條帶以上語(yǔ)法層次的碼流、與協(xié)處理器通信和更新圖像信息，并且產(chǎn)生條帶 層以上語(yǔ)法層次的各種解碼參數(shù)。
3.根據(jù)權(quán)利要求1所述的視頻解碼器結(jié)構(gòu)，其特征在于所述可編程處理器啟動(dòng)協(xié)處 理器解碼，并接受協(xié)處理器解碼完畢返回的信號(hào)；可編程處理器和協(xié)處理器共享一部分存 儲(chǔ)器，共同訪問(wèn)共享存儲(chǔ)器中的壓縮碼流和解碼參數(shù)。
4.根據(jù)權(quán)利要求1所述的視頻解碼器結(jié)構(gòu)，其特征在于所述協(xié)處理器包括控制部分、 殘差解碼通路、預(yù)測(cè)通路、重建部分和顯示部分。
5.根據(jù)權(quán)利要求4所述的視頻解碼器結(jié)構(gòu)，其特征在于所述協(xié)處理器的控制部分由 協(xié)處理器控制器、參數(shù)加載單元、存儲(chǔ)器模塊、運(yùn)動(dòng)矢量產(chǎn)生單元、幀內(nèi)預(yù)測(cè)模式產(chǎn)生單元 和濾波強(qiáng)度產(chǎn)生單元組成。
6.根據(jù)權(quán)利要求5所述的協(xié)處理器控制部分，其特征在于所述協(xié)處理器控制器對(duì)整 個(gè)解碼和顯示過(guò)程進(jìn)行控制，并負(fù)責(zé)與處理器的通信；參數(shù)加載單元訪問(wèn)共享存儲(chǔ)器，讀出 解碼參數(shù)，將解碼參數(shù)送至各個(gè)解碼模塊；存儲(chǔ)器模塊從內(nèi)部存儲(chǔ)器中讀取當(dāng)前宏塊的周 圍宏塊信息，并將這些信息送至各個(gè)解碼模塊；幀內(nèi)預(yù)測(cè)模式產(chǎn)生單元計(jì)算幀內(nèi)預(yù)測(cè)模式； 運(yùn)動(dòng)矢量產(chǎn)生單元計(jì)算運(yùn)動(dòng)矢量；濾波強(qiáng)度產(chǎn)生單元計(jì)算邊界濾波強(qiáng)度。
7.根據(jù)權(quán)利要求4所述的視頻解碼器結(jié)構(gòu)，其特征在于所述協(xié)處理器的殘差解碼通 路由殘差控制器、比特流解碼單元、熵解碼、反掃描、反量化、反變換組成。
8.根據(jù)權(quán)利要求7所述的協(xié)處理器殘差解碼通路，其特征在于所述殘差通路控制器 從共享存儲(chǔ)器中讀出壓縮碼流，將其送至比特流解碼單元；比特流解碼單元解碼宏塊包頭， 當(dāng)宏塊包頭解碼完畢，比特流解碼單元啟動(dòng)熵解碼，熵解碼對(duì)碼流中的熵信息進(jìn)行解碼，并 將結(jié)果傳給下一級(jí)反掃描模塊；反掃描選擇合適的掃描表，對(duì)輸入的數(shù)據(jù)進(jìn)行反掃描操作； 反量化對(duì)反掃描輸出的結(jié)果進(jìn)行反量化操作，并把反量化結(jié)果傳給下級(jí)反變換模塊；反變 換模塊對(duì)輸入數(shù)據(jù)進(jìn)行反變換計(jì)算，并將結(jié)果輸出。
9.根據(jù)權(quán)利要求4所述的視頻解碼器結(jié)構(gòu)，其特征在于所述協(xié)處理器的預(yù)測(cè)通路由 地址產(chǎn)生單元、預(yù)測(cè)控制器、SDRAM控制器、幀內(nèi)預(yù)測(cè)和幀間預(yù)測(cè)構(gòu)成。
10.根據(jù)權(quán)利要求9所述的協(xié)處理器預(yù)測(cè)通路，其特征在于所述地址產(chǎn)生單元產(chǎn)生讀 寫SDRAM的地址，并將地址送至預(yù)測(cè)控制器；預(yù)測(cè)控制器管理所有訪問(wèn)SDRAM的操作，根據(jù) 產(chǎn)生的地址向SDRAM控制器發(fā)出讀寫命令，并對(duì)SDRAM讀出數(shù)據(jù)進(jìn)行格式調(diào)整；幀內(nèi)預(yù)測(cè)根 據(jù)幀內(nèi)預(yù)測(cè)模式產(chǎn)生幀內(nèi)預(yù)測(cè)像素值；幀間預(yù)測(cè)根據(jù)格式調(diào)整后的SDRAM預(yù)測(cè)數(shù)據(jù)和精度 標(biāo)志計(jì)算幀間預(yù)測(cè)像素值。
11.根據(jù)權(quán)利要求4所述的視頻解碼器結(jié)構(gòu)，其特征在于所述協(xié)處理器的重建部分包 括重建和環(huán)路濾波，重建模塊接收預(yù)測(cè)像素值和殘差數(shù)據(jù)，計(jì)算重建像素值；環(huán)路濾波對(duì)重 建結(jié)果進(jìn)行濾波，并將結(jié)果輸出至預(yù)測(cè)控制器，預(yù)測(cè)控制器將濾波后結(jié)果寫回SDRAM。
12.根據(jù)權(quán)利要求4所述的視頻解碼器結(jié)構(gòu)，其特征在于所述協(xié)處理器的顯示部分包括顯示控制器和VGA控制器，預(yù)測(cè)控制器從SDRAM中讀出顯示圖像像素并送至顯示控制器， 顯示控制器對(duì)像素進(jìn)行順序調(diào)整和色彩轉(zhuǎn)換，將圖像的YUV像素轉(zhuǎn)換為RGB像素后輸出； VGA控制器接收顯示控制器輸出的RGB像素，并按照VGA接口時(shí)序?qū)GB像素輸出。
13.根據(jù)權(quán)利要求1所述的視頻解碼器結(jié)構(gòu)，其特征在于所述可編程處理器(1)接 收壓縮碼流，將其保存在共享存儲(chǔ)器(2)中；可編程處理器(1)讀出共享存儲(chǔ)器(2)中的 碼流，完成條帶層以上語(yǔ)法層次的解碼，并啟動(dòng)協(xié)處理器控制器(3)開始條帶層和宏塊層 的解碼；協(xié)處理器控制器(3)啟動(dòng)參數(shù)加載單元(4)，參數(shù)加載單元(4)從共享存儲(chǔ)器(2) 中讀出解碼參數(shù)；協(xié)處理器控制器(3)啟動(dòng)存儲(chǔ)器模塊(5)，存儲(chǔ)器模塊(5)從內(nèi)部存儲(chǔ)器 中讀取當(dāng)前宏塊的周圍宏塊信息；協(xié)處理器控制器(3)啟動(dòng)幀內(nèi)預(yù)測(cè)模式產(chǎn)生單元(6)，計(jì) 算幀內(nèi)預(yù)測(cè)模式；協(xié)處理器控制器(3)啟動(dòng)運(yùn)動(dòng)矢量產(chǎn)生單元(7)，計(jì)算運(yùn)動(dòng)矢量；協(xié)處理 器控制器(3)啟動(dòng)濾波強(qiáng)度產(chǎn)生單元(8)，計(jì)算邊界濾波強(qiáng)度；殘差通路控制器(9)從共享 存儲(chǔ)器(2)中讀出壓縮碼流，將其送至比特流解碼單元(10)；比特流解碼單元(10)解碼宏 塊包頭，當(dāng)宏塊包頭解碼完畢，比特流解碼單元啟動(dòng)熵解碼(11)；熵解碼(11)對(duì)碼流進(jìn)行 熵解碼操作，將結(jié)果送至反掃描(12)，熵解碼的結(jié)果依次經(jīng)過(guò)反掃描(12)、反量化(13)和 反變換(14)，得到預(yù)測(cè)殘差；地址產(chǎn)生單元(15)產(chǎn)生讀寫SDRAM的地址，預(yù)測(cè)控制器(16) 根據(jù)產(chǎn)生的地址向SDRAM控制器(17)發(fā)出讀寫命令，將讀出的數(shù)據(jù)送至幀間預(yù)測(cè)(18)和 環(huán)路濾波(21)；幀間預(yù)測(cè)(18)根據(jù)預(yù)測(cè)控制器(16)輸出的數(shù)據(jù)計(jì)算幀間預(yù)測(cè)像素值，幀 內(nèi)預(yù)測(cè)(19)產(chǎn)生幀內(nèi)預(yù)測(cè)像素值；重建(20)接收反變換(14)、幀內(nèi)預(yù)測(cè)(19)和幀間預(yù)測(cè) (18)的結(jié)果，計(jì)算重建像素，并將結(jié)果輸出給環(huán)路濾波(21)；環(huán)路濾波(21)將濾波后的像 素通過(guò)預(yù)測(cè)控制器(16)寫入SDRAM;顯示控制器(22)接收預(yù)測(cè)控制器(16)讀出的顯示數(shù) 據(jù)，處理后將結(jié)果輸出給VGA控制器(23)，VGA控制器產(chǎn)生符合VGA時(shí)序的顯示信號(hào)。
全文摘要
本發(fā)明涉及多媒體視頻技術(shù)領(lǐng)域，公開了一種軟硬件聯(lián)合解碼的多格式高清視頻解碼器結(jié)構(gòu)，該結(jié)構(gòu)由可編程處理器和協(xié)處理器構(gòu)成，采用可編程處理器和協(xié)處理器聯(lián)合解碼，軟件解碼部分由可編程處理器完成，可編程處理器完成視頻標(biāo)準(zhǔn)中條帶以上語(yǔ)法層次的解析，并對(duì)協(xié)處理器解碼過(guò)程進(jìn)行控制?；谠摻Y(jié)構(gòu)的AVS和MPEG-2解碼器的VLSI(超大規(guī)模集成電路)實(shí)現(xiàn)，在0.18微米工藝下，能對(duì)AVS和MPEG-2全高清視頻進(jìn)行實(shí)時(shí)解碼，同時(shí)解碼器芯片面積和功耗比較小，成本比較低。
文檔編號(hào)H04N7/015GK101883276SQ20091008350
公開日2010年11月10日 申請(qǐng)日期2009年5月6日 優(yōu)先權(quán)日2009年5月6日
發(fā)明者周莉, 陳杰, 黃玄 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所