專利名稱：多模式的交織與解交織地址生成方法及裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及無線通信技術(shù)領(lǐng)域，具體涉及一種多模式的交織與解交織地址生成方 法及裝置。
背景技術(shù)：
數(shù)字通信中為了抵抗實(shí)際信道的記憶特性以及提高信道編碼的糾錯(cuò)性能，通常對(duì) 傳輸數(shù)據(jù)進(jìn)行交織以分散錯(cuò)誤的突發(fā)結(jié)構(gòu)。在衰落信道中分集是提高通信系統(tǒng)性能最重要 的技術(shù)之一，交織對(duì)無線通信系統(tǒng)實(shí)現(xiàn)頻率和空間分集具有重要作用，在均方根延時(shí)擴(kuò)展 為75ns的Rayleigh衰落信道下，采用QPSK 1/2碼率調(diào)制，PER為1 %時(shí)系統(tǒng)從交織器獲得 的增益大約為5dB。IEEE 802. lla/g/n，802. 16d/e以及HiperLAN/2等無線通信標(biāo)準(zhǔn)中均采用了交 織深度為一個(gè)OFDM符號(hào)編碼比特?cái)?shù)的分組交織器，其中IEEE802. lla/g,802. 16d/e以及 HiperLAN/2標(biāo)準(zhǔn)中的交織共進(jìn)行2次數(shù)據(jù)置換，802. Iln交織在前兩次置換的基礎(chǔ)上增加 了一次頻率旋轉(zhuǎn)置換。以k，i，j，r分別表示置換前以及經(jīng)第一、二、三次置換后的數(shù)據(jù)順 序。第一次置換使相鄰的比特映射到不相鄰的數(shù)據(jù)子載波上，規(guī)則如下式i = Neow (kmodNC0L) +floor (k/N ⑶ L)(1)其中k = 0，1，…，Ncbpss(Iss)-I, Ncbpss(Iss)表示每符號(hào)編碼比特?cái)?shù)，Ncol表示交織 矩陣的列數(shù)，分為13，16和18三種模式。Nm = Nrapss (iss)/N·表示交織矩陣的行數(shù)。mod 與floor分別表示取模和下取整運(yùn)算。第二次置換使相鄰的編碼比特被交替映射到星座的高有效位和低有效位比特，以 避免連續(xù)低可靠性比特的存在。規(guī)則如下式j(luò) = s (iss) X floor (i/s (iss)) + (i+Ncbpss (iss)(2)-floor (Ncol X i/Ncbpss (iss))) mods (iss)其中i=0，l，...，Ncbpss (iss)_l，s (iss) = max (Nbpscs(Iss)/2,1)由每子載波的編碼 比特?cái)?shù)Nbpscc (iss)確定。第三次置換進(jìn)行頻率旋轉(zhuǎn)，以減小MIMO相鄰編碼數(shù)據(jù)流比特之間的相關(guān)性。規(guī)則 如下式r = (j- (((iss-l) X 2mod3+3 X floor ((iss_l) /3)) (3)X Neot X Nbpscs (iss)) modNCBPSS (iss)其中j =0，1，···，Ncbpss (iss)-l，Nkqt 表示頻率旋轉(zhuǎn)因子，在 802. Iln 標(biāo)準(zhǔn)中的 20MHz 和40MHz帶寬模式下其取值分別為11和29。解交織的過程同樣經(jīng)過三次數(shù)據(jù)置換，依次為交織置換的逆變換過程。交織器的實(shí)現(xiàn)方法主要有ROM查表和地址產(chǎn)生兩種。對(duì)于隨機(jī)交織或復(fù)雜置換交 織通常采用ROM查表法，該方法原理簡(jiǎn)單，但需要大量ROM存儲(chǔ)不同模式的讀寫地址。對(duì)于 規(guī)則交織一般采用地址產(chǎn)生法實(shí)現(xiàn)，節(jié)省開銷但需設(shè)計(jì)地址生成裝置。802. Iln的交織共 有36種不同模式，4X4天線的MIMO收發(fā)機(jī)同時(shí)需要4個(gè)交織器以及4個(gè)解交織器，采用ROM查表法實(shí)現(xiàn)，一共需要680960比特的ROM開銷，不利于系統(tǒng)SoC實(shí)現(xiàn)。若直接采用置 換公式計(jì)算生成交織寫讀地址，從上述三次置換的規(guī)則公式可以看出計(jì)算過程復(fù)雜不利于 硬件實(shí)現(xiàn)。若采用三次獨(dú)立的置換，可簡(jiǎn)單的設(shè)計(jì)出地址生成裝置，但將引入額外的延時(shí)， 而最大延時(shí)是受MAC協(xié)議中確認(rèn)包短幀間間隙(SFIS)的定時(shí)需求限制的。因而，為了滿足 802. lln、802. 16d等標(biāo)準(zhǔn)對(duì)交織與解交織的多模式，高吞吐率，低延時(shí)的要求，需要提出一 種低硬件復(fù)雜度的多模式交織與解交織地址生成方法。

發(fā)明內(nèi)容
(一)要解決的技術(shù)問題本發(fā)明的目的是提出一種低硬件復(fù)雜度的多模式交織與解交織地址生成方法及裝 置，以滿足802. lln、802. 16d等標(biāo)準(zhǔn)對(duì)交織與解交織的多模式、高吞吐率以及低延時(shí)的要求。(二)技術(shù)方案為達(dá)到上述目的的一個(gè)方面，本發(fā)明提供了一種多模式的交織與解交織地址生成 方法，該方法在交織與解交織過程中進(jìn)行三次數(shù)據(jù)置換，采用置換合并的方式，具體包括 將交織過程的第二次數(shù)據(jù)置換操作合并到第一次置換的行順序?qū)懙刂分校粚⒔豢椷^程的第 三次數(shù)據(jù)置換操作合并到第一次置換的列順序讀地址中；一次數(shù)據(jù)寫、讀操作完成交織與 解交織過程的三次置換。上述方案中，所述第二次置換是將相鄰的編碼比特交替映射到星座的高有效位和 低有效位比特的置換過程，將第二次置換直接包含在交織按行順序的寫地址中，該寫地址 通過基址加偏移常量的方法實(shí)現(xiàn)；所述第三次置換為頻率旋轉(zhuǎn)置換，將第三次置換包含在 交織按列順序的讀地址中，該讀地址通過設(shè)置初始偏移地址以及利用列基址加偏移常量的 方法實(shí)現(xiàn)。上述方案中，所述第三次置換為按行將數(shù)據(jù)寫入交織矩陣，旋轉(zhuǎn)操作后按行將數(shù) 據(jù)讀出；該讀地址為按列順序讀，將行順序地址旋轉(zhuǎn)與列順序地址旋轉(zhuǎn)進(jìn)行換算。上述方案中，所述解交織的寫地址、讀地址通過所述置換合并實(shí)現(xiàn)，將交織過程的 置換合并后生成的寫地址作為解交織過程的讀地址，將交織過程的置換合并后的讀地址作 為解交織過程的寫地址，實(shí)現(xiàn)多模式的解交織地址生成。為達(dá)到上述目的的另一個(gè)方面，本發(fā)明提供了一種多模式的交織與解交織地址生 成裝置，該裝置包括寫地址生成部件，用于生成多模式的交織與解交織過程中需要的寫地址；讀地址生成部件，用于生成多模式的交織與解交織過程中需要的讀地址；以及常量生成部件，用于生成寫地址部件與讀地址部件所需的常量。上述方案中，所述寫地址生成部件在收到地址請(qǐng)求時(shí)根據(jù)交織模式產(chǎn)生相應(yīng)的寫 地址；該寫地址通過基地址加偏移址的方法實(shí)現(xiàn)；該寫地址為行方向，因而基地址通過自 增1計(jì)數(shù)器實(shí)現(xiàn)；通過設(shè)置行、列方向的循環(huán)移位寄存器確定當(dāng)前基地址在置換規(guī)則最小 重復(fù)單元中的位置，從而確定對(duì)應(yīng)的寫地址偏移址。上述方案中，所述讀地址生成部件在收到地址請(qǐng)求時(shí)根據(jù)交織模式產(chǎn)生相應(yīng)的讀 地址，該讀地址通過初始地址自增Ncol的方法實(shí)現(xiàn)；該讀地址為列方向，設(shè)置一個(gè)列基址 寄存器用于標(biāo)記當(dāng)前地址所在列的下一列；當(dāng)一列地址生成完后，地址賦值為列基址值，同
5時(shí)列基址自增1 ；當(dāng)列基址增大到(Ncol-I)時(shí)，列基址置為O ；初始讀地址由所述常量生成 部件給出。上述方案中，所述常量生成部件根據(jù)輸入的模式選擇信號(hào)產(chǎn)生各交織或解交織模 式的地址生成所需的常量；模式選擇信號(hào)包括映射方式、系統(tǒng)帶寬、信標(biāo)與數(shù)據(jù)標(biāo)志以及 交織裝置或解交織裝置所在的空分編碼數(shù)據(jù)流序號(hào)，所需的常量包括偏移常量，交織矩陣 行、列大小和交織深度。為達(dá)到上述目的的再一個(gè)方面，本發(fā)明提供了一種交織或解交織裝置，該裝置由 地址發(fā)生裝置、地址控制部件、數(shù)據(jù)控制部件以及單端口 RAM部件構(gòu)成，其中輸入的數(shù)據(jù)根 據(jù)該地址發(fā)生裝置中生成的寫地址依次輪流寫入兩片單端口 RAM，并根據(jù)該地址發(fā)生裝置 中生成的讀地址從兩片單端口 RAM中依次讀出數(shù)據(jù)。上述方案中，所述地址發(fā)生裝置包括寫地址生成部件，用于生成多模式的交織與解交織過程中需要的寫地址；讀地址生成部件，用于生成多模式的交織與解交織過程中需要的讀地址；以及常量生成部件，用于生成寫地址部件與讀地址部件所需的常量。為達(dá)到上述目的的再一個(gè)方面，本發(fā)明提供了一種交織或解交織裝置，該裝置由 地址發(fā)生裝置、數(shù)據(jù)控制部件和雙端口 RAM部件構(gòu)成，其中輸入的數(shù)據(jù)根據(jù)地址發(fā)生裝置 中生成的寫地址依次輪流寫入兩片雙端口 RAM，并根據(jù)地址發(fā)生裝置中生成的讀地址從兩 片雙端口 RAM中依次讀出數(shù)據(jù)。上述方案中，所述地址發(fā)生裝置包括寫地址生成部件，用于生成多模式的交織與解交織過程中需要的寫地址；讀地址生成部件，用于生成多模式的交織與解交織過程中需要的讀地址；以及常量生成部件，用于生成寫地址部件與讀地址部件所需的常量。(三)有益效果本發(fā)明提供的這種低硬件復(fù)雜度的多模式交織與解交織地址生成方法及裝置，能 夠消除分離置換引入的交織延時(shí)，置換合并后多模式的地址產(chǎn)生僅采用加法器及循環(huán)移位 寄存器實(shí)現(xiàn)，結(jié)構(gòu)簡(jiǎn)單。相對(duì)于傳統(tǒng)的設(shè)計(jì)方法，本發(fā)明在更少的硬件開銷下實(shí)現(xiàn)了多模 式、高吞吐率的交織器與解交織器，且交織模式可靈活配置，有效滿足了 802. lln、802. 16d 等標(biāo)準(zhǔn)對(duì)交織與解交織的多模式、高吞吐率以及低延時(shí)的要求。


圖1是交織第一次置換規(guī)則圖；圖2是BPSK、QPSK映射方式下交織第二次置換規(guī)則圖；圖3是16QAM映射方式下交織第二次置換規(guī)則圖；圖4是64QAM映射方式下交織第二次置換規(guī)則圖；圖5是交織第三次置換規(guī)則圖；圖6是本發(fā)明中提出的交織置換合并原理圖；圖7是802. Iln中20MHz帶寬下MCS為7時(shí)交織置換合并后的寫地址表；圖8是802. Iln中20MHz帶寬下MCS為7時(shí)交織置換合并后的讀地址表；圖9是本發(fā)明中提出的多模式的交織或解交織地址生成裝置結(jié)構(gòu)框圖10是本發(fā)明中實(shí)施例1的交織置換合并后的多模式寫地址生成結(jié)構(gòu)圖；圖11是本發(fā)明中實(shí)施例1交織置換合并后的多模式讀地址生成結(jié)構(gòu)圖；圖12是本發(fā)明中實(shí)施例2的交織置換合并后的多模式寫地址生成結(jié)構(gòu)圖；圖13是本發(fā)明中實(shí)施例3交織或解交織裝置的結(jié)構(gòu)框圖；圖14是本發(fā)明中實(shí)施例4交織或解交織裝置的結(jié)構(gòu)框圖。
具體實(shí)施例方式為了進(jìn)一步說明本發(fā)明提出的多模式的交織與解交織地址生成方法及裝置，下面 結(jié)合附圖詳細(xì)說明本發(fā)明的優(yōu)選實(shí)施例。本發(fā)明提供了一種低硬件復(fù)雜度的多模式交織與解交織地址生成方法及裝置，并 基于置換合并提供了一種基于加法器及循環(huán)移位寄存器的多模式地址生成裝置實(shí)現(xiàn)方案。交織的置換合并的過程如下(a)將交織的第二次置換操作合并到第一次置換操作的寫地址中；(b)將交織的第三次置換操作合并到第一次置換操作的讀地址中；交織過程的第三次置換為行方向旋轉(zhuǎn)，而讀地址為列順序，因而行偏移需要換算 到讀地址表中的列位置。旋轉(zhuǎn)量rot_offset通過式4計(jì)算，不同交織模式下旋轉(zhuǎn)后的初始 列基址col_base_ini、行位置row_cnt_ini以及讀首地址addr_r_ini根據(jù)式5，6，7換算。
0 iss = 1 2 χ TVBpscs (hs ) x Nrot iss — 2 rot 一 offset =
.._(4)
Nbpscs (hs)x NROT iss = 3
‘ 3 x ^ bpscs (hs ) x nro丁 iss = 4其中Ntot表示旋轉(zhuǎn)因子，Nbpscs(Iss)表示第iss路空間數(shù)據(jù)流中每個(gè)子載波的編碼 比特?cái)?shù)。

(6) (7)
由于解交織置換為交織的逆置換過程，因而只需將置換合并后的交織的寫地址作 為解交織的讀地址，將交織的讀地址作為交織的寫地址即實(shí)現(xiàn)解交織地址生成。本發(fā)明提出的多模式地址生成裝置主要包括寫地址生成模塊、讀地址生成模塊以 及常量選擇模塊三部分。寫地址生成模塊用于收到地址請(qǐng)求時(shí)根據(jù)交織模式產(chǎn)生相應(yīng)的寫地址。寫地址 通過基地址加偏移址的方法實(shí)現(xiàn)。寫地址為行方向，因而基地址通過自增1計(jì)數(shù)器實(shí)現(xiàn)。 對(duì)應(yīng)不同的交織模式，寫地址的偏移址不同。在系統(tǒng)為BPSK或者QPSK調(diào)制方式時(shí)偏移址 為0 ；當(dāng)系統(tǒng)調(diào)制方式為16QAM時(shí)，偏移址共有0以及士N·三種情況；當(dāng)系統(tǒng)調(diào)制方式為 64QAM時(shí)，偏移址共有0、士N·以及士(2XNCJ五種情況。通過設(shè)置行、列方向的循環(huán)移 位寄存器確定當(dāng)前基地址在置換規(guī)則最小重復(fù)單元中的位置，從而確定對(duì)應(yīng)的寫地址偏移 址。讀地址生成模塊用于收到地址請(qǐng)求時(shí)根據(jù)交織模式產(chǎn)生相應(yīng)的讀地址。讀地址 通過初始地址自增Nm的方法實(shí)現(xiàn)。讀地址為列方向，因而設(shè)置一個(gè)列基址寄存器用于標(biāo)記當(dāng)前地址所在列的下一列。當(dāng)一列地址生成完后，地址賦值為列基址值，同時(shí)列基址自增 1。當(dāng)列基址增大到(Nm-I)時(shí)，列基址置為0。在硬件實(shí)現(xiàn)時(shí)將需要交織模式的初始列基 址col_base_ini、行位置row_cnt_ini以及讀首地址addr_r_ini制作成表。常量選擇模塊用于根據(jù)交織的模式產(chǎn)生讀、寫地址所需的常量。輸入該模塊的模 式選擇信號(hào)包括映射方式，系統(tǒng)帶寬，信標(biāo)與數(shù)據(jù)標(biāo)志以及交織器所在的空分編碼數(shù)據(jù)流 序號(hào)，產(chǎn)生的常量包括各交織模式的地址偏移常量，交織矩陣的行、列大小，交織深度。該模 塊通過選擇開關(guān)實(shí)現(xiàn)。實(shí)施例1圖 1 給出了 IEEE 802. lla/g/n，802. 16d/e 以及 HiperLAN/2 等標(biāo)準(zhǔn)中普遍采用的 分組交織的第一次置換規(guī)則。數(shù)據(jù)按圖1中寫數(shù)據(jù)順序的箭頭方向依次寫入交織矩陣，然 后按讀數(shù)據(jù)箭頭所指列方向依次讀出數(shù)據(jù)。圖2，3，4為上述分組交織在系統(tǒng)不同映射方式 下的第二次置換規(guī)則，數(shù)據(jù)按列方向依次寫入交織矩陣，按表格中箭頭交換數(shù)據(jù)位置后，按 列方向依次讀出交織矩陣。圖2代表BPSK與QPSK映射方式下第二次置換規(guī)則，數(shù)據(jù)無位 置交換。圖3代表16QAM映射方式下的第二次置換規(guī)則，圖4代表64QAM映射方式下的第 二次置換規(guī)則，數(shù)據(jù)進(jìn)行了位置交換操作，使相鄰的編碼比特被交替映射到星座的高有效 位和低有效位比特，以避免連續(xù)低可靠性比特的存在。圖5是802. Iln中分組交織的第三 次置換，數(shù)據(jù)按行方向依次寫入交織矩陣，按圖中箭頭方向?qū)?shù)據(jù)進(jìn)行整體循環(huán)旋轉(zhuǎn)移位， 然后按行依次讀出數(shù)據(jù)。圖6是本發(fā)明中交織置換合并的原理圖，即將第二次置換合并到第一次置換的行 順序?qū)懙刂分?，將第三次置換合并到第一次置換的列順序讀地址中。通過一次寫讀操作實(shí) 現(xiàn)三次數(shù)據(jù)置換，消除了多次置換的額外延時(shí)并將交織RAM的開銷減少為分離置換方法的 1/3。802. Iln中20MHz帶寬下MCS為7時(shí)置換合并后交織的寫地址如圖7所示，寫地址順
序依次為0，27，15，.......讀地址如圖8所示，讀地址順序?yàn)?，13，26，.......圖8給出
的寫地址為無頻率旋轉(zhuǎn)時(shí)的讀地址，若頻率旋轉(zhuǎn)則需按發(fā)明內(nèi)容中所述的方法計(jì)算出讀地 址的初始列基址col_base_ini、行位置row_cnt_ini以及讀首地址addr_r_ini。本發(fā)明提出的多模式的交織與解交織地址生成裝置結(jié)構(gòu)框圖如圖9所示，包括寫 地址生成模塊101，讀地址生成模塊102以及常量選擇模塊103。寫地址生成模塊101用于收到寫地址請(qǐng)求信號(hào)后根據(jù)相應(yīng)的交織模式產(chǎn)生對(duì)應(yīng) 的寫地址。讀地址生成模塊102用于收到讀地址請(qǐng)求信號(hào)后根據(jù)相應(yīng)的交織模式產(chǎn)生讀地 址。常量選擇模塊103用于產(chǎn)生寫、讀地址中需要的常量，包括偏移址士N·、士(2XN·)， 讀地址初始列基址col_base_ini、行位置row_cnt_ini、讀首地址addr_r_ini，交織矩陣行 數(shù)Nm以及交織深度Ncbpss (iss)共9項(xiàng)。圖10是寫地址生成模塊101的實(shí)現(xiàn)結(jié)構(gòu)框圖。常量選擇模塊201用于產(chǎn)生寫地 址生成模塊所需的常量，通過選擇開關(guān)實(shí)現(xiàn)。201輸出的常量給選擇器203與204。202與 205均為循環(huán)移位寄存器，用于確定當(dāng)前地址在寫地址規(guī)則最小重復(fù)單元中的位置，圖7中 左上角的九宮格即為802. Iln中20MHz帶寬下MCS為7時(shí)的寫地址規(guī)則最小重復(fù)單元，因 而對(duì)于64QAM映射方式只需設(shè)置兩個(gè)3比特的循環(huán)移位寄存器rOW_flag_64qam以及col_ flag_64qam即可。對(duì)于16QAM映射方式，設(shè)計(jì)兩個(gè)1比特的行列標(biāo)志row_flag_16qam以 及C0l_flag_16qam。由于BPSK和QPSK映射方式的第二次數(shù)據(jù)置換無數(shù)據(jù)交換操作，因而
8偏移量始終為0。在實(shí)現(xiàn)時(shí)上述循環(huán)移位寄存器也可通過計(jì)數(shù)器代替，但采用計(jì)數(shù)器開銷相 對(duì)較大。移位寄存器202以及205作為選擇器203，204的開關(guān)控制信號(hào)，輸出偏移常量給 選擇器206。系統(tǒng)映射模式作為選擇器206的開關(guān)控制信號(hào)，輸出最終的偏移常量給加法 器210。寫地址采用基地址加偏移常量的方式產(chǎn)生，基地址通過計(jì)數(shù)器207產(chǎn)生，當(dāng)收到地 址請(qǐng)求計(jì)數(shù)器207開始計(jì)數(shù)。加法器210用于實(shí)現(xiàn)基地址與偏移常量相加，輸出的地址值 給選擇器211。選擇器211用于控制生成第一個(gè)0寫地址，最終產(chǎn)生的寫地址輸出到寄存器 212進(jìn)行寄存。圖11是讀地址生成模塊102的實(shí)現(xiàn)結(jié)構(gòu)框圖。常量選擇模塊301用于產(chǎn)生讀地 址所需的常量，模塊301以及前述模塊201均包含在前述常量選擇模塊103中。計(jì)數(shù)器302 用于對(duì)讀地址的列基址計(jì)數(shù)，計(jì)數(shù)器302的初始值為301產(chǎn)生的初始列基址C0l_base_ini， 計(jì)數(shù)器302產(chǎn)生的列基址計(jì)數(shù)輸出到選擇器305。加法器303用于實(shí)現(xiàn)地址自增Νω 操作， 由于不同模式下N·的大小不同，因而具體值由常量選擇模塊301確定。計(jì)數(shù)器304用于 對(duì)當(dāng)前地址在置換矩陣中的行位置計(jì)數(shù)，當(dāng)一列地址產(chǎn)生完后選擇器305控制地址賦值為 列基址值。選擇器306用于控制產(chǎn)生讀首地址，最終產(chǎn)生的讀地址輸出到寄存器308進(jìn)行 寄存。以上描述的為交織的地址產(chǎn)生方法及裝置的具體實(shí)施例，由于交織與解交織過程 互逆，因而解交織地址產(chǎn)生方法及裝置的實(shí)施與交織過程一致，只需將交織過程產(chǎn)生的寫 地址模塊101作為解交織的讀地址模塊，將讀地址生成模塊102作為解交織的寫地址模塊 即可，其他具體實(shí)施過程與上述交織實(shí)施過程一致。實(shí)施例2圖12是交織寫地址生成模塊的另一種實(shí)施方法。401以及404為移位寄存器分別 用于控制64QAM以及16QAM映射方式下的寫地址偏移常量，作為選擇器402及405的開關(guān) 控制信號(hào)。選擇器402與405產(chǎn)生偏移常量分別輸出到加法器407與406。計(jì)數(shù)器403用 于產(chǎn)生基地址，由于BPSK與QPSK的第二次置換無數(shù)據(jù)交換操作，因而BPSK以及QPSK映射 方式下的寫地址直接由計(jì)數(shù)器403產(chǎn)生。64QAM以及16QAM模式下的寫地址由偏移址加基 地址的方式生成，加法器406與407分別用于偏移址與基地址的求和，輸出地址分別輸入到 選擇器409以及408。選擇器408和409用于產(chǎn)生64QAM以及16QAM模式的首寫地址，各寫 地址輸出到選擇器410。選擇器410用于根據(jù)系統(tǒng)映射模式輸出最終的寫地址。以上描述的為置換合并后多模式交織寫地址的一種實(shí)施方法，對(duì)于解交織過程， 該實(shí)施例為讀地址的實(shí)施。實(shí)施例3圖13是本發(fā)明實(shí)施例3的交織或解交織裝置的結(jié)構(gòu)框圖。在圖13中交織或解交織地址生成裝置502根據(jù)輸入的交織或解交織模式輸出地 址到地址控制器503。此處的502由前述的實(shí)施例1或?qū)嵤├?中的地址生成裝置構(gòu)成。數(shù)據(jù)控制器501用于將輸入的交織數(shù)據(jù)按一定的時(shí)序輸出到單端口 RAMO以及單 端口 RAMI，分別對(duì)應(yīng)圖中的505和504。數(shù)據(jù)控制器同時(shí)需要產(chǎn)生505以及504的片選信 號(hào)，讀寫控制信號(hào)。并向地址控制器503發(fā)出地址請(qǐng)求。地址控制器503用于向地址發(fā)生裝置產(chǎn)生地址請(qǐng)求信號(hào)，并根據(jù)地址發(fā)生裝置 502產(chǎn)生的地址分別分配給504及505。
單端口 RAMO以及單端口 RAMI用于實(shí)現(xiàn)交織數(shù)據(jù)乒乓讀寫操作，消除交織連續(xù)符 號(hào)數(shù)據(jù)的等待延時(shí)，使系統(tǒng)實(shí)現(xiàn)數(shù)據(jù)流水化。單端口 RAM深度為648，數(shù)據(jù)位寬可根據(jù)系統(tǒng) 軟判決需求調(diào)整。交織或解交織后數(shù)據(jù)輸出到數(shù)據(jù)控制器501，由數(shù)據(jù)控制器統(tǒng)一控制數(shù)據(jù) 的輸出以及輸出有效。本實(shí)施例中采用了單端口 RAM，能夠減少系統(tǒng)開銷。但單端口 RAM只有一套地址， 因而引入一個(gè)簡(jiǎn)單的地址控制模塊。地址發(fā)生裝置是交織或解交織裝置實(shí)現(xiàn)的關(guān)鍵，采用 本發(fā)明提出的交織與解交織地址發(fā)生裝置，能夠在非常低的硬件開銷下實(shí)現(xiàn)多模式的交織 與解交織?？蓮V泛用于基于IEEE 802. lla/g/n,802. 16d/e以及HiperLAN/2等標(biāo)準(zhǔn)的通信 系統(tǒng)中。實(shí)施例4圖14是本發(fā)明中實(shí)施例4交織或解交織裝置的結(jié)構(gòu)框圖。在圖14中交織或解交織地址生成裝置602根據(jù)輸入的交織或解交織模式輸出地 址到雙端口 RAMO以及雙端口 RAMI，分別對(duì)應(yīng)圖中的603、604。此例中的交織或解交織地址 生成裝置602由前述實(shí)施例1或?qū)嵤├?中的地址生成裝置構(gòu)成。數(shù)據(jù)控制器601用于根據(jù)輸入交織數(shù)據(jù)產(chǎn)生讀寫地址請(qǐng)求信號(hào)。將輸入的交織數(shù) 據(jù)按一定的時(shí)序輸出到雙端口 RAMO以及雙端口 RAMI，并產(chǎn)生雙端口 603以及604的片選信 號(hào)以及讀寫控制信號(hào)。雙端口 RAMO以及雙端口 RAMI用于實(shí)現(xiàn)交織數(shù)據(jù)乒乓讀寫操作，消除交織連續(xù)符 號(hào)數(shù)據(jù)的等待延時(shí)，使系統(tǒng)實(shí)現(xiàn)數(shù)據(jù)流水化。雙端口 RAM深度為648，數(shù)據(jù)位寬可根據(jù)系統(tǒng) 軟判決需求調(diào)整。交織或解交織后數(shù)據(jù)輸出到數(shù)據(jù)控制器601，由數(shù)據(jù)控制器統(tǒng)一控制數(shù)據(jù) 的輸出以及輸出有效。在本實(shí)施例中由于采用雙端口 RAM進(jìn)行交織或解交織數(shù)據(jù)的寫、讀操作，雙端口 RAM有兩套地址，因而相對(duì)于前述的實(shí)施例3少了地址控制模塊。交織或解交織生成裝置產(chǎn) 生的寫、讀地址直接輸入到雙端口 RAM。采用雙端口 RAM相對(duì)于單端口 RAM硬件開銷較大， 但可以簡(jiǎn)化控制邏輯。進(jìn)一步，在本實(shí)施例中也可以只采用一片雙端口 RAM，但這樣會(huì)增加 交織的等待延時(shí)，不能實(shí)現(xiàn)系統(tǒng)數(shù)據(jù)處理的流水化。上述4個(gè)實(shí)施例詳細(xì)描述了本發(fā)明中提出的多模式的交織與解交織地址生成方 法及裝置，在實(shí)施例3與實(shí)施例4中列舉了本發(fā)明的交織與解交織地址生成裝置在交織與 解交織裝置中的應(yīng)用。對(duì)實(shí)施例3采用VerilogHDL描述，并進(jìn)行了 FPGA以及ASIC實(shí)現(xiàn)，驗(yàn) 證結(jié)果說明其滿足802. Iln的全部77種調(diào)制編碼方式下的交織與解交織要求。在Quartus II 8. 0中使用Stratix II EP2S60F672C3器件綜合的最大時(shí)鐘頻率fmax為327. 23MHz。 當(dāng)數(shù)據(jù)位寬為3時(shí)，使用的組合邏輯資源為210，寄存器資源為163，存儲(chǔ)資源為2X648X3 比特。在SMIC(中芯國(guó)際集成電路制造有限公司)0. 13uml.08V 1P6M CMOS工藝下其電路 面積為0. 0667mm2，最高工作頻率達(dá)400MHz，在160MHz以400MHz工作頻率下其功耗分別為 4. 2mff 與 10. 8mW。最后應(yīng)當(dāng)說明的是以上所述僅為本發(fā)明的較佳實(shí)施例，不應(yīng)被視為本發(fā)明保護(hù) 范圍的限制。根據(jù)本發(fā)明的技術(shù)方案及其較佳實(shí)施例的描述，相關(guān)技術(shù)領(lǐng)域的技術(shù)人員可 以做出各種等同改變或替換。因此，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同 替換、改進(jìn)等均應(yīng)屬于本發(fā)明的權(quán)利要求范圍之內(nèi)。
權(quán)利要求
一種多模式的交織與解交織地址生成方法，其特征在于，該方法在交織與解交織過程中進(jìn)行三次數(shù)據(jù)置換，采用置換合并的方式，具體包括將交織過程的第二次數(shù)據(jù)置換操作合并到第一次置換的行順序?qū)懙刂分校粚⒔豢椷^程的第三次數(shù)據(jù)置換操作合并到第一次置換的列順序讀地址中；一次數(shù)據(jù)寫、讀操作完成交織與解交織過程的三次置換。
2.根據(jù)權(quán)利要求1所述的多模式交織與解交織地址生成方法，其特征在于，所述第二 次置換是將相鄰的編碼比特交替映射到星座的高有效位和低有效位比特的置換過程，將第 二次置換直接包含在交織按行順序的寫地址中，該寫地址通過基址加偏移常量的方法實(shí) 現(xiàn)；所述第三次置換為頻率旋轉(zhuǎn)置換，將第三次置換包含在交織按列順序的讀地址中，該讀 地址通過設(shè)置初始偏移地址以及利用列基址加偏移常量的方法實(shí)現(xiàn)。
3.根據(jù)權(quán)利要求1所述的多模式交織與解交織地址生成方法，其特征在于，所述第三 次置換為按行將數(shù)據(jù)寫入交織矩陣，旋轉(zhuǎn)操作后按行將數(shù)據(jù)讀出；該讀地址為按列順序讀， 將行順序地址旋轉(zhuǎn)與列順序地址旋轉(zhuǎn)進(jìn)行換算。
4.根據(jù)權(quán)利要求1所述的多模式交織與解交織地址生成方法，其特征在于，所述解交 織的寫地址、讀地址通過所述置換合并實(shí)現(xiàn)，將交織過程的置換合并后生成的寫地址作為 解交織過程的讀地址，將交織過程的置換合并后的讀地址作為解交織過程的寫地址，實(shí)現(xiàn) 多模式的解交織地址生成。
5.一種多模式的交織與解交織地址生成裝置，其特征在于，該裝置包括寫地址生成部件，用于生成多模式的交織與解交織過程中需要的寫地址；讀地址生成部件，用于生成多模式的交織與解交織過程中需要的讀地址；以及常量生成部件，用于生成寫地址部件與讀地址部件所需的常量。
6.根據(jù)權(quán)利要求5所述的多模式的交織與解交織地址生成裝置，其特征在于，所述寫 地址生成部件在收到地址請(qǐng)求時(shí)根據(jù)交織模式產(chǎn)生相應(yīng)的寫地址；該寫地址通過基地址加 偏移址的方法實(shí)現(xiàn)；該寫地址為行方向，因而基地址通過自增1計(jì)數(shù)器實(shí)現(xiàn)；通過設(shè)置行、 列方向的循環(huán)移位寄存器確定當(dāng)前基地址在置換規(guī)則最小重復(fù)單元中的位置，從而確定對(duì) 應(yīng)的寫地址偏移址。
7.根據(jù)權(quán)利要求5所述的多模式的交織與解交織地址生成裝置，其特征在于，所述讀 地址生成部件在收到地址請(qǐng)求時(shí)根據(jù)交織模式產(chǎn)生相應(yīng)的讀地址，該讀地址通過初始地址 自增Ncol的方法實(shí)現(xiàn)；該讀地址為列方向，設(shè)置一個(gè)列基址寄存器用于標(biāo)記當(dāng)前地址所在 列的下一列；當(dāng)一列地址生成完后，地址賦值為列基址值，同時(shí)列基址自增1 ；當(dāng)列基址增 大到(Ncol-I)時(shí)，列基址置為O ；初始讀地址由所述常量生成部件給出。
8.根據(jù)權(quán)利要求5所述的多模式的交織與解交織地址生成裝置，其特征在于，所述常 量生成部件根據(jù)輸入的模式選擇信號(hào)產(chǎn)生各交織或解交織模式的地址生成所需的常量；模 式選擇信號(hào)包括映射方式、系統(tǒng)帶寬、信標(biāo)與數(shù)據(jù)標(biāo)志以及交織裝置或解交織裝置所在的 空分編碼數(shù)據(jù)流序號(hào)，所需的常量包括偏移常量，交織矩陣行、列大小和交織深度。
9.一種交織或解交織裝置，其特征在于，該裝置由地址發(fā)生裝置、地址控制部件、數(shù)據(jù) 控制部件以及單端口 RAM部件構(gòu)成，其中輸入的數(shù)據(jù)根據(jù)該地址發(fā)生裝置中生成的寫地址 依次輪流寫入兩片單端口 RAM，并根據(jù)該地址發(fā)生裝置中生成的讀地址從兩片單端口 RAM 中依次讀出數(shù)據(jù)。
10.根據(jù)權(quán)利要求9所述的交織或解交織裝置，其特征在于，所述地址發(fā)生裝置包括寫地址生成部件，用于生成多模式的交織與解交織過程中需要的寫地址； 讀地址生成部件，用于生成多模式的交織與解交織過程中需要的讀地址；以及 常量生成部件，用于生成寫地址部件與讀地址部件所需的常量。
11.一種交織或解交織裝置，其特征在于，該裝置由地址發(fā)生裝置、數(shù)據(jù)控制部件和雙 端口 RAM部件構(gòu)成，其中輸入的數(shù)據(jù)根據(jù)地址發(fā)生裝置中生成的寫地址依次輪流寫入兩片 雙端口 RAM，并根據(jù)地址發(fā)生裝置中生成的讀地址從兩片雙端口 RAM中依次讀出數(shù)據(jù)。
12.根據(jù)權(quán)利要求11所述的交織或解交織裝置，其特征在于，所述地址發(fā)生裝置包括 寫地址生成部件，用于生成多模式的交織與解交織過程中需要的寫地址；讀地址生成部件，用于生成多模式的交織與解交織過程中需要的讀地址；以及 常量生成部件，用于生成寫地址部件與讀地址部件所需的常量。
全文摘要
本發(fā)明公開了一種多模式的交織與解交織地址生成方法及裝置，屬于無線通信技術(shù)領(lǐng)域。該方法在交織與解交織過程中進(jìn)行三次數(shù)據(jù)置換，采用置換合并的方式，具體包括將交織過程的第二次數(shù)據(jù)置換操作合并到第一次置換的行順序?qū)懙刂分?；將交織過程的第三次數(shù)據(jù)置換操作合并到第一次置換的列順序讀地址中；一次數(shù)據(jù)寫、讀操作完成交織與解交織過程的三次置換。本發(fā)明有效解決了無線通信系統(tǒng)中多模式的交織與解交織開銷大、配置不靈活的問題，可用于IEEE 802.11n/a/g，802.16d/e以及HiperLAN/2等標(biāo)準(zhǔn)中的交織器與解交織器設(shè)計(jì)，具有很好的參考和實(shí)用價(jià)值。
文檔編號(hào)H04L1/06GK101882970SQ20091008350
公開日2010年11月10日 申請(qǐng)日期2009年5月6日 優(yōu)先權(quán)日2009年5月6日
發(fā)明者吳斌, 周玉梅, 張振東, 朱勇旭 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所