專利名稱：一種mvb接口ip軟核的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于列車車載網(wǎng)絡(luò)系統(tǒng)控制技術(shù)領(lǐng)域，尤其涉及一種MVB接口 IP軟核。
列車通信網(wǎng)絡(luò)的應(yīng)用是保證列車控制有效性、安全性及旅客舒適性所必需 的，列車網(wǎng)絡(luò)控制技術(shù)己經(jīng)成為高速列車、動車組的必備技術(shù)之一。列車通信 網(wǎng)將整個列車微機(jī)控制系統(tǒng)的各層次以及各層次各單元之間連接起來，作為系 統(tǒng)信息交換和共享的渠道，實現(xiàn)全列車環(huán)境下的信息交換。列車通信網(wǎng)的應(yīng)用， 使得列車控制系統(tǒng)真正成為一個分布式控制系統(tǒng)，并為列車系統(tǒng)的信息化打下 了基礎(chǔ)。
IEC 61375-1標(biāo)準(zhǔn)中規(guī)定TCN (Train Communication Network,列車通信網(wǎng) 絡(luò))由MVB (Multifunctional Vehicle Bus,多功能車輛總線)和WTB (Twisted Train Bus,絞線式列車總線)兩級總線構(gòu)成。MVB是TCN基本組成部分，用 于實現(xiàn)位于同一車輛或固定重聯(lián)的不同車輛中的標(biāo)準(zhǔn)設(shè)備之間的數(shù)據(jù)通信。它 提供了兩種連接一是可編程設(shè)備之間的互連，二是將這些設(shè)備與它們的傳感 器和執(zhí)行機(jī)構(gòu)互連。MVB為車廂內(nèi)各設(shè)備的諸多功能(如門控、制動、空調(diào)、 旅客信息、座席預(yù)留、照明等)的自動實現(xiàn)、消息的傳送、資源的共享以及各 設(shè)備之間的合理配合提供了可靠、順暢的通道。MVB最多能尋址至4095個設(shè) 備，其中可以有256個是能參與消息通信的站。MVB數(shù)據(jù)編碼采用類曼徹斯 特編碼，傳輸速率為1.5Mbit/s。
4MVB總線控制器是實現(xiàn)MVB總線功能的關(guān)鍵器件，負(fù)責(zé)訪問MVB總線， 并提供與微處理器的通信接口，實現(xiàn)數(shù)據(jù)傳輸。目前開發(fā)列車通信網(wǎng)絡(luò)設(shè)備主 要有兩種方法， 一種是利用MVBC (Multifunctional Vehicle Bus Controller,多 功能車輛總線控制器)芯片為核心進(jìn)行開發(fā)；另一種是利用FPGA (Field Programmable Gate Array,現(xiàn)場可編程門陣列)和嵌入式系統(tǒng)進(jìn)行開發(fā)。比較 而言，使用MVBC芯片開發(fā)列車通信網(wǎng)絡(luò)設(shè)備相對容易，MVBC是一個多功 能車輛總線的設(shè)備控制芯片，列車通信網(wǎng)的相關(guān)通信功能已經(jīng)固化在MVBC 芯片中，所以只需要再加上外圍電路就可以完成列車通信網(wǎng)網(wǎng)絡(luò)設(shè)備的開發(fā)。 用這種方法開發(fā)的網(wǎng)絡(luò)設(shè)備可移植性不強(qiáng)，MVBC的通信功能已經(jīng)固化，不能 根據(jù)用戶的需要進(jìn)行修改。
FPGA是一種可編程的邏輯器件，它實現(xiàn)的邏輯功能可以根據(jù)用戶的需要 來做相應(yīng)的改變，而且FPGA應(yīng)用廣泛，開發(fā)技術(shù)成熟，使用靈活。因此，選 用FPGA來進(jìn)行列車通信網(wǎng)絡(luò)設(shè)備的開發(fā)是大勢所趨。目前，圍繞基于FPGA 的MVB網(wǎng)絡(luò)接口的實現(xiàn)已經(jīng)得到了很廣泛的研究。
美國Dataquest咨詢公司將半導(dǎo)體產(chǎn)業(yè)的IP (Intellectual Property,知識產(chǎn) 權(quán)核)定義為ASIC (Application Specific Integrated Circuit,專用集成電路)或 FPGA/CPLD中的預(yù)先定義好的電路功能模塊。片內(nèi)使用IP是SoC (System On Chip,片上系統(tǒng))的一個重要特性。IP分為軟IP、固IP和硬IP。軟IP核用 硬件描述語言(HDL)描述的功能塊；固IP核完成了綜合的功能塊，有較 大的設(shè)計深度，以網(wǎng)表文件的形式提交給客戶使用；硬IP核提供設(shè)計的最 終階段產(chǎn)品即掩膜。
顯而易見，在具體實現(xiàn)手段和工藝技術(shù)尚未確定的邏輯設(shè)計階段，軟核具 有最大的靈活性，很容易借助EDA綜合工具與其他外部邏輯結(jié)合為一體。相 比之下，固核和硬核與其他外部邏輯結(jié)合為一體的靈活性要差得多。當(dāng)需要推 出新產(chǎn)品時，SoC開發(fā)人員可以將原來的IP轉(zhuǎn)移到新的嵌入式系統(tǒng)上，或者只需更改一小部分，就可滿足產(chǎn)品所需要的功能要求。這就是IP核的重復(fù)利用，借以縮短產(chǎn)品的開發(fā)周期，降低開發(fā)的復(fù)雜度。
微電子技術(shù)的近期發(fā)展成果為SoC的實現(xiàn)提供了多種途徑。對于經(jīng)過驗證而又具有批量的系統(tǒng)芯片，可以做成專用集成電路(ASIC)而大量生產(chǎn)。而對
于一些僅為小批量應(yīng)用或處于開發(fā)階段的SoC，若馬上投入大規(guī)模生產(chǎn)，則需
要投入較多的資金，承擔(dān)較大的試制風(fēng)險。
SOPC (System on a Programmable Chip,片上可編程系統(tǒng))技術(shù)提供了另一種有效的解決方案，即用大規(guī)模的FPGA來實現(xiàn)SoC的功能，是一種更加靈活、高效的SoC解決方案。SOPC結(jié)合了 SoC和FPGA的優(yōu)點(diǎn)，由整個芯片完成系統(tǒng)的主要邏輯功能，又具有靈活的設(shè)計方式，可裁減、可擴(kuò)充、可升級。SOPC技術(shù)中核心處理器NIOS II系列32位嵌入式處理器具有很大的靈活性，可以在多種系統(tǒng)設(shè)置組合中進(jìn)行選擇，達(dá)到性能、特性和成本目標(biāo)。
SOPC技術(shù)是美國Altera公司于2000年最早提出的，并同時推出了相應(yīng)的開發(fā)環(huán)境。與ASIC的解決方案相比，SOPC系統(tǒng)及其開發(fā)技術(shù)具有更多的特色，構(gòu)成方案有以下幾種途徑
1) 基于FPGA嵌入IP硬核的SOPC系統(tǒng)
2) 基于FPGA嵌入IP軟核的SOPC系統(tǒng)
3) 基于Hardcopy技術(shù)的SOPC系統(tǒng)
其中，將IP硬核直接植入FPGA中的解決方案存在著價格偏高、無法定制處理器結(jié)構(gòu)、無法裁剪硬件資源等不足。利用IP軟核能有效地克服上述不利因素。
Avalon接口規(guī)范是為SOPC環(huán)境下外設(shè)的開發(fā)而設(shè)計的，為外設(shè)的設(shè)計者提供描述主外設(shè)和從外設(shè)中基于地址讀/寫接口的基礎(chǔ)，例如微處理器、存儲器、UART、定時器等外設(shè)。接口規(guī)范定義了外設(shè)和Avalon開關(guān)互聯(lián)結(jié)構(gòu)(AvalonSwitch Fabric)之間的數(shù)據(jù)傳輸。在沒有主或從接口先驗知識的情況下，規(guī)范的互聯(lián)策略允許任何主外設(shè)連接到從外設(shè)。Avalon接口描述了一個可配置的互聯(lián)策略，允許外設(shè)的設(shè)計者限制支持某種特定傳輸所需的信號類型。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種MVB接口 IP軟核，解決目前采用SOPC技術(shù)設(shè)計符合IEC61375-1標(biāo)準(zhǔn)的MVB產(chǎn)品中，IP軟核沒有MVB接口的問題。
本發(fā)明的技術(shù)方案是， 一種MVB接口 IP軟核，包括鏈路層控制單元模塊、編碼器模塊、解碼器模塊、發(fā)送緩沖模塊、接收緩沖模塊、通信存儲器模塊和地址仲裁模塊，其特征是，
所述鏈路層控制單元模塊根據(jù)解碼器的狀態(tài)標(biāo)志判斷是否接收到數(shù)據(jù)幀；收到數(shù)據(jù)幀后，從接收緩沖讀入數(shù)據(jù)幀，根據(jù)該數(shù)據(jù)幀判斷要進(jìn)行的操作；若該數(shù)據(jù)幀是主幀，則根據(jù)其功能碼和地址，判斷是需要發(fā)送數(shù)據(jù)幀還是需要等待接收從幀，若要發(fā)送數(shù)據(jù)幀則從通信存儲器模塊讀出數(shù)據(jù)，寫入發(fā)送緩沖模塊，然后給編碼器模塊發(fā)出發(fā)送命令，開始數(shù)據(jù)發(fā)送；若要等待接收從幀，則給解碼器指定欲接收的從幀大小，收到從幀后，從接收緩沖模塊讀出數(shù)據(jù)寫入通信存儲器模塊；同時該模塊還要進(jìn)行通信的超時判斷、過程數(shù)據(jù)端口的刷新和定時器維護(hù)；
所述編碼器模塊在鏈路層控制單元模塊的控制下，從發(fā)送緩沖模塊讀出數(shù)據(jù)按照MVB數(shù)據(jù)幀格式向MVB網(wǎng)絡(luò)發(fā)送數(shù)據(jù)；
所述解碼器模塊根據(jù)鏈路層控制單元模塊指定的接收數(shù)據(jù)幀長度，從MVB總線獲取數(shù)據(jù)幀，將接收到的數(shù)據(jù)幀存入接收緩沖模塊；
所述發(fā)送緩沖模塊臨時存儲鏈路層控制單元模塊欲發(fā)送到MVB網(wǎng)絡(luò)上的數(shù)據(jù)幀；
所述接收緩沖模塊臨時存儲解碼器模塊從MVB網(wǎng)絡(luò)上獲取的數(shù)據(jù)幀；所述通信存儲器模塊在鏈路層控制單元模塊的控制下，將應(yīng)用處理器的數(shù)據(jù)發(fā)送到MVB網(wǎng)絡(luò)；同時，在鏈路層控制單元模塊的控制下，將MVB網(wǎng)絡(luò)
數(shù)據(jù)發(fā)送到應(yīng)用處理器；
所述地址仲裁模塊用于決定應(yīng)用處理器讀寫通信存儲器的數(shù)據(jù)地址。所述通信存儲器模塊包括類型模式寄存器模塊、設(shè)備地址寄存器模塊、過
程數(shù)據(jù)模塊、監(jiān)視數(shù)據(jù)模塊、消息輸入FIFO模塊和消息輸出FIFO模塊；其中，所述類型模式寄存器模塊用于過程數(shù)據(jù)端口的配置和狀態(tài)刷新；所述設(shè)備地址寄存器模塊用于表示應(yīng)用處理器所對應(yīng)的車載設(shè)備在MVB
網(wǎng)絡(luò)中的設(shè)備地址，該地址決定了監(jiān)視數(shù)據(jù)和消息數(shù)據(jù)的收發(fā)；
所述過程數(shù)據(jù)模塊用于存儲各個端口的數(shù)據(jù)，該數(shù)據(jù)根據(jù)其類型來決定是
向MVB網(wǎng)絡(luò)發(fā)送，還是從MVB網(wǎng)絡(luò)上接收；
所述監(jiān)視數(shù)據(jù)模塊決定是否向MVB網(wǎng)絡(luò)發(fā)送監(jiān)視數(shù)據(jù)；所述消息輸出FIFO模塊臨時存儲應(yīng)用處理器向MVB網(wǎng)絡(luò)發(fā)送的數(shù)據(jù)；所述消息輸入FIFO模塊臨時存儲MVB網(wǎng)絡(luò)向應(yīng)用處理器發(fā)送的數(shù)據(jù)。本發(fā)明提供的一種MVB接口 IP軟核，為現(xiàn)有采用SOPC技術(shù)設(shè)計的IP
軟核提供了 MVB接口功能，從而使IP軟核能夠應(yīng)用到列車車載設(shè)備的開發(fā)中，
進(jìn)而使得列車車載設(shè)備的芯片具有可移植、可復(fù)用，同時還可以根據(jù)客戶的需
求進(jìn)行修改的優(yōu)點(diǎn)，最終使得列車車載設(shè)備的開發(fā)和應(yīng)用變得更加靈活。


圖1是MVB接口 IP軟核總體結(jié)構(gòu)。
圖2是鏈路層控制單元數(shù)據(jù)處理流程圖。
圖3是MVB接口 IP軟核的Avalon接口定義電路示意圖。
圖4是MVB接口IP軟核的通信存儲器模塊分布圖。
圖5是MVB接口 IP軟核的實施方法框圖。
圖6是MVB接口 IP軟核與SOPC核心模塊的連接圖。
具體實施例方式
下面結(jié)合附圖，對優(yōu)選實施例作詳細(xì)說明。應(yīng)該強(qiáng)調(diào)的是，下述說明僅僅是示例性的，而不是為了限制本發(fā)明的范圍及其應(yīng)用。
圖l是MVB接口 IP軟核總體結(jié)構(gòu)。圖1中，MVB接口IP軟核，包括鏈路層控制單元模塊、編碼器模塊、解碼器模塊、發(fā)送緩沖模塊、接收緩沖模塊、通信存儲器模塊和地址仲裁模塊。各功能模塊作用如下，
解碼器模塊根據(jù)鏈路層控制單元模塊指定的要接收數(shù)據(jù)幀長度，從MVB總線獲取數(shù)據(jù)幀，將接收到的數(shù)據(jù)幀存入接收緩沖。
接收緩沖模塊包含了解碼器從網(wǎng)絡(luò)上獲取的數(shù)據(jù)幀。
鏈路層控制單元模塊根據(jù)解碼器的狀態(tài)標(biāo)志判斷是否接收到新數(shù)據(jù)幀。收到新的數(shù)據(jù)幀后，從接收緩沖讀入數(shù)據(jù)幀，根據(jù)該數(shù)據(jù)幀判斷要進(jìn)行的操作。若是主幀，則根據(jù)其功能碼和地址，判斷是否需要發(fā)送數(shù)據(jù)幀還是等待接收從幀。若要發(fā)送數(shù)據(jù)幀則從通信存儲器(Traffic Memory)讀出數(shù)據(jù)，寫入發(fā)送緩沖模塊，然后給編碼器模塊發(fā)出發(fā)送命令，開始數(shù)據(jù)發(fā)送。若要等待接收從幀，則給解碼器指定欲接收的從幀大小，收到從幀后，從接收緩沖讀出數(shù)據(jù)寫入通信存儲器(Traffic Memory)。同時該模塊還要進(jìn)行通信的超時判斷、過程數(shù)據(jù)端口的刷新定時器維護(hù)等工作。
發(fā)送緩沖模塊包含了鏈路層控制單元欲發(fā)送到MVB網(wǎng)絡(luò)上的數(shù)據(jù)幀。
編碼器模塊在鏈路層控制單元的控制下，從發(fā)送緩沖讀出數(shù)據(jù)按照MVB數(shù)據(jù)幀格式向網(wǎng)絡(luò)發(fā)送數(shù)據(jù)。
通信存儲器模塊在鏈路層控制單元模塊的控制下，將車載設(shè)備的數(shù)據(jù)發(fā)送到MVB網(wǎng)絡(luò)；同時，在鏈路層控制單元模塊的控制下，將MVB網(wǎng)絡(luò)數(shù)據(jù)發(fā)送到車載設(shè)備。通信存儲器模塊包括類型模式寄存器模塊、設(shè)備地址寄存器模塊、過程數(shù)據(jù)模塊、監(jiān)視數(shù)據(jù)模塊、消息輸入FIFO模塊和消息輸出FIFO模塊。其中，類型模式寄存器模塊用于過程數(shù)據(jù)端口的配置和狀態(tài)刷新；設(shè)備地址寄存器模塊用于表示車載設(shè)備在MVB網(wǎng)絡(luò)中的設(shè)備地址，該地址決定了
監(jiān)視數(shù)據(jù)和消息數(shù)據(jù)的收發(fā)；過程數(shù)據(jù)模塊用于存儲各個端口的數(shù)據(jù)，該數(shù)據(jù)根據(jù)其類型來決定是向MVB網(wǎng)絡(luò)發(fā)送，還是從MVB網(wǎng)絡(luò)上接收；監(jiān)視數(shù)據(jù)模塊決定是否向MVB網(wǎng)絡(luò)發(fā)送監(jiān)視數(shù)據(jù)；消息輸出FIFO模塊臨時存儲車載設(shè)備向MVB網(wǎng)絡(luò)發(fā)送的數(shù)據(jù)；消息輸入FIFO模塊臨時存儲MVB網(wǎng)絡(luò)向車載設(shè)備發(fā)送的數(shù)據(jù)。
地址仲裁模塊用于決定應(yīng)用處理器是要讀寫通信存儲器(TrafficMemory)的數(shù)據(jù)地址。
鏈路層控制單元是該IP核的關(guān)鍵實施部分，負(fù)責(zé)指揮MVB總線控制器各個部分協(xié)調(diào)工作。主要任務(wù)是確定主幀和從幀的對應(yīng)關(guān)系，以判斷通信是否正確，產(chǎn)生各個存儲器的訪問控制信號和地址信號，協(xié)調(diào)緩沖區(qū)和通信存儲器(TrafficMemory)之間的數(shù)據(jù)交換。鏈路層控制單元由主幀監(jiān)測、從幀檢測、主幀接收分析、發(fā)送接收定時器、消息數(shù)據(jù)接收、發(fā)送緩沖和接收緩沖訪問控制等過程組成。圖2是鏈路層控制單元數(shù)據(jù)處理流程圖，圖2中，鏈路層控制單元的數(shù)據(jù)處理過程如下.-
1、 系統(tǒng)上電復(fù)位；
2、 車載設(shè)備進(jìn)入等待主幀狀態(tài)；
3、 同時，擁有MVB接口 IP軟核的主控制器在每毫秒開始時，判斷端口是否需要刷新；如果需要刷新，則獲取端口配置；判斷端口類型是否是宿端口，若是，則首先獲取端口刷新定時器值，更新值后，再次寫入到端口刷新定時寄存器，之后回到等待主幀狀態(tài)；
4、 在車載設(shè)備收到主幀后，把主幀從接收緩沖中讀出，解析功能碼和地
址；
5、 如果該主幀是本設(shè)備所期待的主設(shè)備輪詢事件，且事件懸掛標(biāo)志有效，則首先清空事件懸掛標(biāo)志，表示該事件已經(jīng)發(fā)生；
6、 根據(jù)主幀中的功能碼判斷輪詢是過程數(shù)據(jù)輪詢、消息數(shù)據(jù)輪詢還是監(jiān) 視數(shù)據(jù)輪詢；
7、 如果是過程數(shù)據(jù)輪詢，則從通信存儲器模塊的過程數(shù)據(jù)端口類型模式 寄存器讀出所指定地址的端口配置狀況；如果該端口屬性為源端口，則從通信 存儲器模塊的端口數(shù)據(jù)區(qū)域讀出數(shù)據(jù)并寫入發(fā)送緩沖，待發(fā)送定時到后，啟動 編碼器，發(fā)送從幀；如果該端口屬性為宿端口，則等待響應(yīng)的從幀，在指定的 時間內(nèi)如果得到響應(yīng)從幀，則把從幀從接收緩沖中讀出，再寫入通信存儲器模 塊的對應(yīng)區(qū)域；如果等待從幀超時，則繼續(xù)返回到等待從幀狀態(tài)；如果主幀中 所指定的端口為無效端口，亦返回到等待主幀狀態(tài)；
8、 如果是消息數(shù)據(jù)輪詢，判斷主幀中指定的地址是否同本設(shè)備的設(shè)備地 址相同；若相同，則判斷是否有消息數(shù)據(jù)需要發(fā)送，如果有則從消息輸出隊列 讀出數(shù)據(jù)，寫入發(fā)送緩沖，待發(fā)送定時到后，啟動編碼器，發(fā)送從幀；如果沒 有消息數(shù)據(jù)需要發(fā)送，則返回到等待主幀狀態(tài)；若主幀中的地址與本車載設(shè)備 的設(shè)備地址不同，則等待接收從幀；收到從幀后，首先分析從幀中的內(nèi)容，看 該消息數(shù)據(jù)是否是發(fā)給本車載設(shè)備的，如果是，則從接收緩沖讀出數(shù)據(jù)，寫入 消息輸入隊列；否則，拋棄該消息數(shù)據(jù)，返回到等待主幀狀態(tài)；如果出現(xiàn)等待 從幀超時狀況，亦回到等待主幀狀態(tài)；
9、 如果是監(jiān)視數(shù)據(jù)輪詢，判斷主幀中指定的地址是否同本車載設(shè)備的設(shè) 備地址相同；若相同，則從通信存儲器模塊讀出監(jiān)視數(shù)據(jù)，寫入發(fā)送緩沖，待 發(fā)送定時到，啟動編碼器，發(fā)送從幀；若不同，則返回到等待主幀狀態(tài)。
本發(fā)明的MVB接口 IP軟核作為Avalon總線的從設(shè)備存在，地址對齊方 式采用靜態(tài)對齊(Registers Mode)方式，圖3是MVB接口 IP軟核的Avalon 接口定義電路示意圖，圖3中給出了該IP軟核的外部接口圖。表l列出了各 個接口信號的具體描述信息。信號位寬方向功能
cxt—mvb—ini輸入MVB輸入
ext_mvb_outi輸出MVB輸出
mvb—outeni輸入MVB發(fā)送使能
avaslv_rd—ni輸入讀使能
avaslv—wr一ni輸入寫使能
avasl v—addr [ 12..13輸入地址
avaslv—writedata[7. .0]8輸入寫數(shù)據(jù) '
avaslv—readdata[7..0]8輸出讀數(shù)據(jù)
sys—elk1輸入系統(tǒng)時鐘
sys—rst—n1輸入系統(tǒng)復(fù)位
pio—mqsnd—sclr1輸入清空發(fā)送隊列
pio—mqrev—almostempty1輸出接收隊列為空
pio—mqsnd—almostfoll1輸出接收隊列為滿
表錯誤！未定義樣式。1 :基于Avalon的MVB接口 IP軟核信號定義
通信存儲器(Traffic Memory)是MVB總線控制器和應(yīng)用處理器通信的 橋梁，其中的數(shù)據(jù)包括過程數(shù)據(jù)，監(jiān)視數(shù)據(jù)，消息數(shù)據(jù)及其它端口配置等信 息。過程數(shù)據(jù)和監(jiān)視數(shù)據(jù)存儲采用DPRAM (Dual Port RAM，雙口 RAM) 實現(xiàn)，消息隊列采用FIFO (First In First Out,先入先出)方式，DPRAM和 FIFO兩種存儲器均可以通過FPGA內(nèi)部的存儲器模塊實現(xiàn)。圖4是MVB 接口IP軟核的通信存儲器模塊分布圖。圖4中，擁有255個邏輯端口，具備 消息數(shù)據(jù)和監(jiān)視數(shù)據(jù)處理能力。
通過MVB接口 IP軟核發(fā)送到MVB網(wǎng)絡(luò)的數(shù)據(jù)，為了保證通信可靠性， 在實際發(fā)送時要添加校驗序列。在接收端，解碼器也要計算所接收MVB數(shù) 據(jù)的校驗序列，并同接收到的校驗序列進(jìn)行對比，如果相符則表明數(shù)據(jù)接收
12正確，否則失敗。數(shù)據(jù)用一個或更多的8位校驗序列來保護(hù)，數(shù)據(jù)的內(nèi)容應(yīng)
處理成64位的代碼字(對小一些的數(shù)據(jù)用16或32位)，不包括起始分界符 和終止分界符。這個代碼字和隨后的校驗序列應(yīng)作為最高有效的數(shù)據(jù)位首先 發(fā)送。
圖5是MVB接口 IP軟核的實施方法框圖。圖5中給出了IP軟核的應(yīng)用 方法。在實際使用中，以該IP軟核為基礎(chǔ)配置FPGA。由于Avalon總線接口
的靈活性，該軟核也可以同外置獨(dú)立處理器進(jìn)行通信，因此應(yīng)用處理器可以是 位于FPGA外部，也可以即由SOPC技術(shù)直接將應(yīng)用處理器嵌入到FPGA內(nèi)部，
從而達(dá)到更高的集成度。
圖6是MVB接口 IP軟核與SOPC核心模塊的連接圖。圖6給出了采用 SOPC技術(shù)時，SOPC核心模塊同該IP軟核通過Avalon總線連接的連線關(guān)系， 與該IP軟核相關(guān)的連接到FPGA片外的信號定義如表2。
信號位寬方向功能
cxt一mvb一ini輸入MVB輸入
cxt—mvb一outi輸出MVB輸出
mvb outcni輸入MVB發(fā)送使能
sys—elki輸入系統(tǒng)時鐘，24MHz
sys—rst—ni輸入系統(tǒng)復(fù)位，低電平有效
表2:與MVB接口 IP軟核相關(guān)的連接到FPGA片外的信號定義
圖6給出的SOPC核心模塊是一個應(yīng)用該IP軟核的SOPC系統(tǒng)的最小配
置，在實際應(yīng)用的過程中要根據(jù)需要增加必要的其它功能。
本發(fā)明為現(xiàn)有采用SOPC技術(shù)設(shè)計的IP軟核提供了 MVB接口功能，從 而使IP軟核能夠應(yīng)用到列車車載設(shè)備的開發(fā)中，進(jìn)而使得列車車載設(shè)備的芯 片具有可移植、可復(fù)用，同時還可以根據(jù)客戶的需求進(jìn)行修改的優(yōu)點(diǎn)，最終 使得列車車載設(shè)備的開發(fā)和應(yīng)用變得更加靈活。
13以上所述，僅為本發(fā)明較佳的具體實施方式
，但本發(fā)明的保護(hù)范圍并不 局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可 輕易想到的變化或替換，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明 的保護(hù)范圍應(yīng)該以權(quán)利要求的保護(hù)范圍為準(zhǔn)。
權(quán)利要求
1、一種MVB接口IP軟核，包括鏈路層控制單元模塊、編碼器模塊、解碼器模塊、發(fā)送緩沖模塊、接收緩沖模塊、通信存儲器模塊和地址仲裁模塊，其特征是，所述鏈路層控制單元模塊根據(jù)解碼器的狀態(tài)標(biāo)志判斷是否接收到數(shù)據(jù)幀；收到數(shù)據(jù)幀后，從接收緩沖讀入數(shù)據(jù)幀，根據(jù)該數(shù)據(jù)幀判斷要進(jìn)行的操作；若該數(shù)據(jù)幀是主幀，則根據(jù)其功能碼和地址，判斷是需要發(fā)送數(shù)據(jù)幀還是需要等待接收從幀，若要發(fā)送數(shù)據(jù)幀則從通信存儲器模塊讀出數(shù)據(jù)，寫入發(fā)送緩沖模塊，然后給編碼器模塊發(fā)出發(fā)送命令，開始數(shù)據(jù)發(fā)送；若要等待接收從幀，則給解碼器指定欲接收的從幀大小，收到從幀后，從接收緩沖模塊讀出數(shù)據(jù)寫入通信存儲器模塊；同時該模塊還要進(jìn)行通信的超時判斷、過程數(shù)據(jù)端口的刷新和定時器維護(hù)；所述編碼器模塊在鏈路層控制單元模塊的控制下，從發(fā)送緩沖模塊讀出數(shù)據(jù)按照MVB數(shù)據(jù)幀格式向MVB網(wǎng)絡(luò)發(fā)送數(shù)據(jù)；所述解碼器模塊根據(jù)鏈路層控制單元模塊指定的接收數(shù)據(jù)幀長度，從MVB總線獲取數(shù)據(jù)幀，將接收到的數(shù)據(jù)幀存入接收緩沖模塊；所述發(fā)送緩沖模塊臨時存儲鏈路層控制單元模塊欲發(fā)送到MVB網(wǎng)絡(luò)上的數(shù)據(jù)幀；所述接收緩沖模塊臨時存儲解碼器模塊從MVB網(wǎng)絡(luò)上獲取的數(shù)據(jù)幀；所述通信存儲器模塊在鏈路層控制單元模塊的控制下，將應(yīng)用處理器的數(shù)據(jù)發(fā)送到MVB網(wǎng)絡(luò)；同時，在鏈路層控制單元模塊的控制下，將MVB網(wǎng)絡(luò)數(shù)據(jù)發(fā)送到應(yīng)用處理器；所述地址仲裁模塊用于決定應(yīng)用處理器讀寫通信存儲器的數(shù)據(jù)地址。
2、 根據(jù)權(quán)利要求1所述的一種MVB接口 IP軟核，其特征是所述通信存儲器模塊包括類型模式寄存器模塊、設(shè)備地址寄存器模塊、過程數(shù)據(jù)模塊、監(jiān)視數(shù)據(jù)模塊、消息輸入FIFO模塊和消息輸出FIFO模塊；其屮，所述類型模式寄存器模塊用于過程數(shù)據(jù)端口的配置和狀態(tài)刷新；所述設(shè)備地址寄存器模塊用于表示應(yīng)用處理器所對應(yīng)的車載設(shè)備在MVB網(wǎng) 絡(luò)中的設(shè)備地址，該地址決定了監(jiān)視數(shù)據(jù)和消息數(shù)據(jù)的收發(fā)；所述過程數(shù)據(jù)模塊用于存儲各個端口的數(shù)據(jù)，該數(shù)據(jù)根據(jù)其類型來決定是向 MVB網(wǎng)絡(luò)發(fā)送，還是從MVB網(wǎng)絡(luò)上接收；所述監(jiān)視數(shù)據(jù)模塊決定是否向MVB網(wǎng)絡(luò)發(fā)送監(jiān)視數(shù)據(jù)； 所述消息輸出FIFO模塊臨時存儲應(yīng)用處理器向MVB網(wǎng)絡(luò)發(fā)送的數(shù)據(jù)； 所述消息輸入FIFO模塊臨時存儲MVB網(wǎng)絡(luò)向應(yīng)用處理器發(fā)送的數(shù)據(jù)。
全文摘要
本發(fā)明公開了列車車載網(wǎng)絡(luò)系統(tǒng)控制技術(shù)領(lǐng)域中的一種MVB接口IP軟核。技術(shù)方案是，MVB接口IP軟核包括鏈路層控制單元模塊、編碼器模塊、解碼器模塊、發(fā)送緩沖模塊、接收緩沖模塊、通信存儲器模塊和地址仲裁模塊；鏈路層控制單元模塊決定數(shù)據(jù)從MVB網(wǎng)絡(luò)接收還是向MVB網(wǎng)絡(luò)發(fā)送；編碼器模塊和解碼器模塊分別用于MVB數(shù)據(jù)的編、解碼；發(fā)送緩沖模塊和接收緩沖模塊分別在數(shù)據(jù)發(fā)送和接收時，進(jìn)行臨時存儲；通信存儲器模塊負(fù)責(zé)MVB網(wǎng)絡(luò)與應(yīng)用處理器的數(shù)據(jù)交換；地址仲裁模塊用于決定應(yīng)用處理器讀寫通信存儲器的數(shù)據(jù)地址。本發(fā)明為現(xiàn)有采用SOPC技術(shù)設(shè)計的IP軟核提供了MVB接口功能，使得列車車載設(shè)備的開發(fā)和應(yīng)用變得更加靈活。
文檔編號H04L29/06GK101483656SQ200910078089
公開日2009年7月15日 申請日期2009年2月16日 優(yōu)先權(quán)日2009年2月16日
發(fā)明者王永翔, 王立德 申請人:北京交通大學(xué)