專(zhuān)利名稱(chēng)：同相-正交失配校準(zhǔn)和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通信收發(fā)器，且更明確地說(shuō)，涉及用于校正通信收發(fā)器中的同相(I) 混頻器與正交(Q)混頻器之間的失配的技術(shù)。
背景技術(shù)：
在通信發(fā)射器中，可將信息調(diào)制成被稱(chēng)為同相(I)和正交(Q)載波的正交信號(hào)以 形成I和Q信道。在接收器處，可解調(diào)所述I和Q信道以恢復(fù)所關(guān)注信息。通常，提供混頻 器以調(diào)制或解調(diào)每一信道，即，用于I信道的I混頻器，和用于Q信道的Q混頻器。信息的準(zhǔn)確發(fā)射和接收要求I和Q信道在通信鏈路上保持相互正交。實(shí)際上，在 發(fā)射器或接收器處I信道與Q信道(例如，I信道的混頻器與Q信道的混頻器)之間的失配 引起I信道與Q信道之間的相關(guān)，從而使來(lái)自I信道的信息“滲”入Q信道中且反之亦然。 此導(dǎo)致信息信號(hào)的惡化。將需要提供用于減少I(mǎi)信道與Q信道之間的失配的技術(shù)。

發(fā)明內(nèi)容
本發(fā)明的一方面提供一種設(shè)備，其包含同相(I)信號(hào)路徑和正交(Q)信號(hào)路徑， 所述I信號(hào)路徑具有至少一個(gè)I偏電壓或I偏電流，且所述Q信號(hào)路徑具有至少一個(gè)對(duì)應(yīng) 的Q偏電壓或Q偏電流；以及偏移校準(zhǔn)控制件，其用于控制所述I偏電壓、I偏電流、Q偏電 壓或Q偏電流中的至少一者，使得所述I偏電壓或所述I偏電流中的至少一者具有不同于 所述Q偏電壓或所述Q偏電流中的對(duì)應(yīng)一者的值。本發(fā)明的另一方面提供用于減少通信設(shè)備中的同相(I)信號(hào)路徑與正交(Q)信號(hào) 路徑之間的失配的方法，所述方法包含在用于所述I信號(hào)路徑的元件的偏壓與用于所述Q 信號(hào)路徑的元件的偏壓之間施加偏移。本發(fā)明的又一方面提供一種設(shè)備，其包含同相(I)信號(hào)路徑和正交(Q)信號(hào)路 徑；以及用于在用于所述I信號(hào)路徑的元件的偏壓與用于所述Q信號(hào)路徑的元件的偏壓之 間施加偏移的裝置。本發(fā)明的又一方面提供用于規(guī)定在通信設(shè)備中將被施加于I信號(hào)路徑的元件與 對(duì)應(yīng)的Q信號(hào)路徑的元件之間的偏移的計(jì)算機(jī)程序產(chǎn)品，所述產(chǎn)品包含計(jì)算機(jī)可讀媒體， 所述計(jì)算機(jī)可讀媒體包含用于致使計(jì)算機(jī)測(cè)量分別耦合到所述I和Q信號(hào)路徑的輸出的 I和Q輸入信號(hào)的代碼；以及用于致使計(jì)算機(jī)基于所述測(cè)得的I和Q輸入信號(hào)來(lái)調(diào)整所述 所施加的偏移的代碼。
7
本發(fā)明的又一方面提供一種用于將兩個(gè)以數(shù)字方式規(guī)定的電壓轉(zhuǎn)換成兩個(gè)模擬 電壓的設(shè)備，所述兩個(gè)以數(shù)字方式規(guī)定的電壓包含第一數(shù)字信號(hào)和第二數(shù)字信號(hào)，所述兩 個(gè)模擬電壓產(chǎn)生于第一輸出節(jié)點(diǎn)和第二輸出節(jié)點(diǎn)處，轉(zhuǎn)換模塊包含電壓數(shù)/模轉(zhuǎn)換器，其 用于將所述第一數(shù)字信號(hào)轉(zhuǎn)換成第一模擬電壓；單向電流數(shù)/模轉(zhuǎn)換器，其用于在電流節(jié) 點(diǎn)處將所述第二數(shù)字信號(hào)轉(zhuǎn)換成第二模擬電流；第一組開(kāi)關(guān)，其在所述開(kāi)關(guān)接通時(shí)經(jīng)由所 述第一輸出節(jié)點(diǎn)和電阻將所述第一模擬電壓耦合到所述電流節(jié)點(diǎn)；以及第二組開(kāi)關(guān)，其在 所述開(kāi)關(guān)接通時(shí)經(jīng)由所述第二輸出節(jié)點(diǎn)和電阻將所述第一模擬電壓耦合到所述電流節(jié)點(diǎn)。


圖1描繪用于通信系統(tǒng)的現(xiàn)有技術(shù)接收器的示范性實(shí)施例。圖2描繪圖1中所展示的接收器的示范性實(shí)施例，其中額外偏移校準(zhǔn)控制件200 產(chǎn)生用以偏置I混頻器Iio的一個(gè)控制電壓或一組控制電壓VI和用以偏置Q混頻器120 的一個(gè)控制電壓或一組控制電壓VQ。圖3A描繪圖2中所展示的I混頻器110的示范性實(shí)施例，其中施加控制電壓VI 以偏置晶體管M1、M2、M3、M4的柵極。圖3B描繪圖2的接收器的示范性實(shí)施例，其中偏移校準(zhǔn)控制件200產(chǎn)生電壓VI =Vgatel，其被作為Vgate供應(yīng)到I混頻器110的晶體管的柵極，如參看圖3A所描述。圖3C描繪圖2中所展示的I混頻器110的替代示范性實(shí)施例，其中施加控制電壓 VI以偏置晶體管機(jī)^2、10^4的襯底(或整體)。圖3D描繪圖2的接收器的示范性實(shí)施例，其中偏移校準(zhǔn)控制件200產(chǎn)生電壓VI =Vbulkl以偏置I混頻器110的晶體管的整體，如參看圖3C所描述。圖4描繪可根據(jù)本發(fā)明的技術(shù)而配置的用于I信道的有源混頻器的示范性實(shí)施 例。圖5A描繪直接轉(zhuǎn)換接收器，其中全差動(dòng)跨阻抗放大器(TIA)ITIA 510和QTIA 520 分別耦合到I混頻器110和Q混頻器120。圖5B描繪用于直接轉(zhuǎn)換接收器的基于電壓的架構(gòu)，其中跨阻抗(Gm)級(jí)在每一混 頻器前面，其后為電壓放大(Av)級(jí)。圖5C描繪用于圖5B的架構(gòu)的示范性電路的一部分，其中圖5B的Gm級(jí)550經(jīng)實(shí) 施為具有電阻性負(fù)載RL的簡(jiǎn)單差動(dòng)對(duì)。圖5D描繪其中可直接控制Gm級(jí)輸出的共模偏電壓的方案。圖6描繪示范性實(shí)施例，其中將單獨(dú)的柵極偏電壓VgateIl和VgateI2提供到I 混頻器，且將單獨(dú)的柵極偏電壓VgateQl和VgateQ2提供到Q混頻器。圖6A描繪一般化的混頻器校準(zhǔn)控制件600，其可調(diào)整I混頻器與Q混頻器之間的 凈偏移和每一混頻器的差動(dòng)對(duì)中的晶體管M1、M4與M2、M3之間的偏移兩者。圖7描繪直接轉(zhuǎn)換接收器的示范性實(shí)施例，其中使每一混頻器的柵極偏電壓、襯 底偏電壓和共模參考電壓均可由偏移校準(zhǔn)控制件200調(diào)整。圖8描繪根據(jù)本發(fā)明的收發(fā)器設(shè)備的示范性實(shí)施例，其中將ADC_I 150和ADC_ Q160的數(shù)字輸出信號(hào)I和Q供應(yīng)到基帶處理器800。圖9描繪由偏移校準(zhǔn)控制件200實(shí)施的用于校準(zhǔn)偏電壓VI和VQ以最小化由基帶
8處理器800測(cè)得的RSB的算法的示范性實(shí)施例。圖10描繪示范性實(shí)施例，其中應(yīng)用本文中所揭示的技術(shù)以對(duì)發(fā)射器設(shè)備中的I-Q 失配進(jìn)行校正。圖11展示利用雙向電流數(shù)/模轉(zhuǎn)換器(DAC)來(lái)產(chǎn)生電壓VI和VQ的電壓和電壓 偏移產(chǎn)生器的示范性實(shí)施例。圖12描繪利用單向電流DAC的電壓和電壓偏移產(chǎn)生器的示范性實(shí)施例。
具體實(shí)施例方式下文中結(jié)合附圖而闡述的詳細(xì)描述意欲作為對(duì)本發(fā)明的示范性實(shí)施例的描述，且 并不意欲僅表示可實(shí)踐本發(fā)明的示范性實(shí)施例。整個(gè)此描述中所使用的術(shù)語(yǔ)“示范性”意 味著“用作實(shí)例、例子或說(shuō)明”，且應(yīng)不必將其解釋為優(yōu)選的或優(yōu)于其它示范性實(shí)施例。詳細(xì) 描述包括為提供對(duì)本發(fā)明的示范性實(shí)施例的透徹理解的目的的特定細(xì)節(jié)。所屬領(lǐng)域的技術(shù) 人員將明白，可在無(wú)這些特定細(xì)節(jié)的情況下實(shí)踐本發(fā)明的示范性實(shí)施例。在一些例子中，為 避免使本文中所呈現(xiàn)的示范性實(shí)施例的新穎性模糊不清，以框圖形式展示眾所周知的結(jié)構(gòu) 和裝置。在本說(shuō)明書(shū)和權(quán)利要求書(shū)中，應(yīng)理解，當(dāng)一元件被稱(chēng)為“連接”或“耦合”到另一元 件時(shí)，其可直接連接或耦合到另一元件，或者可存在介入元件。相比而言，當(dāng)一元件被稱(chēng)為 “直接連接到”或“直接耦合到”另一元件時(shí)，不存在介入元件。圖1描繪用于通信系統(tǒng)的現(xiàn)有技術(shù)接收器的示范性實(shí)施例。在圖1中，將差動(dòng)RF 輸入信號(hào)RF_INp/RF_INn提供到低噪聲放大器(LNA) 100，所述LNA 100放大所述輸入信號(hào) 以產(chǎn)生差動(dòng)RF信號(hào)RFp/RFn。將RFp/RFn提供到I混頻器110和Q混頻器120。I混頻器 110將RFp/RFn與差動(dòng)同相本機(jī)振蕩器信號(hào)L0_Ip/L0_In混合，而Q混頻器120將RFp/RFn 與差動(dòng)正交本機(jī)振蕩器信號(hào)L0_Qp/L0_Qn混合。將混頻器110、120的輸出分別提供到低通 濾波器130、140，且隨后由模擬數(shù)字轉(zhuǎn)換器150、160將其數(shù)字化以產(chǎn)生數(shù)字輸出I和Q。應(yīng)注意，圖1中描繪的接收器為直接轉(zhuǎn)換接收器，即，所接收的RF信號(hào)由混頻器 110、120直接轉(zhuǎn)換到基帶。所屬領(lǐng)域的技術(shù)人員將認(rèn)識(shí)到，本文中所揭示的技術(shù)可易于應(yīng)用 于具有非零中頻(IF)的接收器。預(yù)期所述示范性實(shí)施例在本發(fā)明的范圍內(nèi)。應(yīng)注意，圖1中所描繪的特定接收器架構(gòu)可被視為具有兩個(gè)信號(hào)路徑包括I混頻 器 110、LPF_I 130、ADC_I 150 的 I 信號(hào)路徑，和包括 Q 混頻器 120、LPF_Q 140、ADC_Q160 的Q信號(hào)路徑。除非另有說(shuō)明，否則所屬領(lǐng)域的技術(shù)人員將認(rèn)識(shí)到，參考(I或Q)信號(hào)路徑 或信道中的一者所作的注釋一般可應(yīng)用于其它信號(hào)路徑或信道。所屬領(lǐng)域的技術(shù)人員將認(rèn)識(shí)到，I信號(hào)路徑或Q信號(hào)路徑可包括比圖1的代表性 架構(gòu)中所展示的元件少或多的元件。舉例來(lái)說(shuō)，除了所展示的元件之外，I或Q信號(hào)路徑還 可包括濾波器、放大器、跨阻抗(Gm)塊。預(yù)期本文中所揭示的技術(shù)可由所屬領(lǐng)域的技術(shù)人 員類(lèi)似地應(yīng)用于未明確描述的其它此類(lèi)元件。所屬領(lǐng)域的技術(shù)人員還將認(rèn)識(shí)到，I和Q信 號(hào)路徑可存在于發(fā)射器架構(gòu)以及接收器架構(gòu)中，且本發(fā)明的技術(shù)還可對(duì)應(yīng)地應(yīng)用于發(fā)射器 架構(gòu)。在圖1中，I本機(jī)振蕩器信號(hào)L0_I與Q本機(jī)振蕩器信號(hào)L0_Q經(jīng)設(shè)計(jì)成彼此90度 異相，而I混頻器110與Q混頻器120經(jīng)設(shè)計(jì)成具有相同增益響應(yīng)。實(shí)際上，L0_I與L0_Q
9之間的相位差可偏離90度，且I混頻器110的增益與Q混頻器120的增益可能失配。這些 因素以及I信號(hào)路徑與Q信號(hào)路徑之間的其它不平衡可統(tǒng)稱(chēng)為“I-Q失配”。I-Q失配可導(dǎo) 致經(jīng)解調(diào)的信息信號(hào)的不合意惡化。根據(jù)本發(fā)明的一方面，提供用以通過(guò)在用以偏置I和Q信號(hào)路徑的對(duì)應(yīng)電壓之間 施加偏移而減少I(mǎi)-Q失配的技術(shù)。圖2描繪圖1中所展示的接收器的示范性實(shí)施例，其中額外偏移校準(zhǔn)控制件200 產(chǎn)生用以偏置I混頻器Iio的一個(gè)控制電壓或一組控制電壓VI和用以偏置Q混頻器120 的一個(gè)控制電壓或一組控制電壓VQ。所屬領(lǐng)域的技術(shù)人員將認(rèn)識(shí)到，本文中所揭示的技術(shù) 可易于修改以等效地提供用于I或Q混頻器的固定(不可調(diào)整)的偏電壓或一組偏電壓和 用于另一混頻器的可變(可調(diào)整)的偏電壓。預(yù)期所述示范性實(shí)施例在本發(fā)明的范圍內(nèi)。雖然VI和VQ經(jīng)展示為被施加到圖2中的I和Q混頻器，但所屬領(lǐng)域的技術(shù)人員 將認(rèn)識(shí)到，根據(jù)本文隨后所描述的原理，可將所述偏電壓施加到例如Gm塊和/或跨阻抗放 大器塊等其它元件。所屬領(lǐng)域的技術(shù)人員將認(rèn)識(shí)到，可將所述偏電壓中的偏移施加到任一 信號(hào)路徑中的引起所述信號(hào)路徑的凈增益(例如，振幅或相位)的任何元件。預(yù)期所述示 范性實(shí)施例在本發(fā)明的范圍內(nèi)。圖3A描繪圖2中所展示的I混頻器110的示范性實(shí)施例，其中施加控制電壓VI 以偏置晶體管Ml、M2、M3、M4的柵極。在圖3A中，差動(dòng)同相本機(jī)振蕩器信號(hào)L0_Ip/L0_In 經(jīng)由耦合電容器Cl和C2而AC耦合到晶體管Ml、M2、M3、M4的柵極。將控制電壓VI設(shè)定 為柵極偏電壓Vgate，經(jīng)由電阻器Rl和R2將所述柵極偏電壓Vgate施加到晶體管Ml、M2、 M3、M4的柵極。差動(dòng)信號(hào)RFp/RFn的RFp和RFn分別AC耦合到差動(dòng)對(duì)M1/M2和M3/M4的 源極。在操作期間，差動(dòng)輸出電流Ioutp/Ioutn含有與LO信號(hào)與RF信號(hào)的混合積成比例 的信號(hào)分量。應(yīng)注意，所屬領(lǐng)域的技術(shù)人員將認(rèn)識(shí)到，可類(lèi)似地應(yīng)用圖3A中所描繪的示范性實(shí) 施例以使用控制電壓VQ來(lái)偏置Q混頻器(未圖示)中的晶體管的對(duì)應(yīng)柵極。圖3B描繪圖2的接收器的示范性實(shí)施例，其中偏移校準(zhǔn)控制件200產(chǎn)生電壓VI =Vgatel，其被作為Vgate供應(yīng)到I混頻器110的晶體管的柵極，如參看圖3A所描述。偏 移校準(zhǔn)控制件200還產(chǎn)生供應(yīng)到Q混頻器120的電壓VQ = Vgate2,使用所述電壓來(lái)偏置與 圖3A中所展示的I混頻器類(lèi)似地實(shí)施的Q混頻器中的晶體管的對(duì)應(yīng)柵極。通過(guò)在電壓VI 與VQ之間引入有意偏移，可校正I信號(hào)路徑與Q信號(hào)路徑之間的失配。圖3C描繪圖2中所展示的I混頻器110的替代示范性實(shí)施例，其中施加控制電壓 VI以偏置晶體管M1、M2、M3、M4的襯底(或整體)。在圖3C中，根據(jù)本文中先前揭示的原 理，晶體管Ml、M2、M3、M4的柵極偏置可為固定的，或還可使其可變。應(yīng)注意，為簡(jiǎn)單起見(jiàn)， 圖3C中已省略晶體管的柵極偏置細(xì)節(jié)。應(yīng)注意，所屬領(lǐng)域的技術(shù)人員將認(rèn)識(shí)到，可類(lèi)似地應(yīng)用圖3C中所描繪的示范性實(shí) 施例以使用控制電壓VQ來(lái)偏置Q混頻器(未圖示)中的晶體管的對(duì)應(yīng)整體。圖3D描繪圖2的接收器的示范性實(shí)施例，其中偏移校準(zhǔn)控制件200產(chǎn)生電壓VI =VbUlkl以偏置I混頻器110的晶體管的整體，如參看圖3C所描述。偏移校準(zhǔn)控制件200 還產(chǎn)生供應(yīng)到Q混頻器120的電壓VQ = Vbulk2,使用所述電壓來(lái)偏置與圖3C中所展示的 混頻器類(lèi)似地實(shí)施的Q混頻器中的晶體管的對(duì)應(yīng)整體。通過(guò)在電壓Vbulkl與Vbulk2之間
10引入有意偏移，可校正I信號(hào)路徑與Q信號(hào)路徑之間的失配。所屬領(lǐng)域的技術(shù)人員將了解，由于I信道混頻器的整體電壓應(yīng)不同于Q信道混頻 器的整體電壓，所以圖3D中所描繪的技術(shù)要求I信道混頻器的晶體管(Ml、M2、M3、M4)位 于不同于Q信道混頻器的對(duì)應(yīng)晶體管的阱中。此在具有深N阱選項(xiàng)的RF處理技術(shù)中可為 可能的。所屬領(lǐng)域的技術(shù)人員還將認(rèn)識(shí)到，參考圖3A和圖3C中所展示的無(wú)源混頻器而描 述的技術(shù)還可應(yīng)用于有源混頻器拓?fù)?。預(yù)期所述示范性實(shí)施例在本發(fā)明的范圍內(nèi)。舉例來(lái)說(shuō)，圖4描繪可根據(jù)本發(fā)明的技術(shù)而配置的用于I信道的有源混頻器的示 范性實(shí)施例。在圖4中，晶體管M5和M6分別將偏電流提供到有源混頻器的差動(dòng)對(duì)Ml、M2 和M3、M4。如參看圖3A所描述，可使施加到圖4的晶體管Ml、M2、M3、M4的柵極偏壓VI相 對(duì)于施加到Q混頻器(未圖示)的柵極偏壓VQ而偏移，以對(duì)I-Q不平衡進(jìn)行校正。如參看 圖3C所描述，還可使晶體管的整體偏置(未圖示)可調(diào)整。在一示范性實(shí)施例中，偏移校準(zhǔn)控制件200可產(chǎn)生施加到偏置晶體管M5、M6的柵 極偏壓VBIASI，所述柵極偏壓VBIASI相對(duì)于施加到Q混頻器(未圖示)的對(duì)應(yīng)偏置晶體管 的對(duì)應(yīng)柵極偏壓VBIASQ而偏移，以對(duì)I-Q不平衡進(jìn)行校正。在又一示范性實(shí)施例中，RF信 號(hào)RF_p/RF_n可AC耦合到晶體管M5、M6的柵極，而不是如圖4中所展示耦合到M5、M6的漏 極。預(yù)期所述示范性實(shí)施例在本發(fā)明的范圍內(nèi)。所屬領(lǐng)域的技術(shù)人員可易于導(dǎo)出用于有源或無(wú)源混頻器的替代電路拓?fù)?，且?yīng)用 本發(fā)明的原理來(lái)偏置具有相對(duì)于Q混頻器元件的偏移的I混頻器元件。預(yù)期所述示范性實(shí) 施例在本發(fā)明的范圍內(nèi)。圖5A描繪直接轉(zhuǎn)換接收器，其中如果混頻器具有電流輸出，則全差動(dòng)跨阻抗放大 器(TIA) ITIA 510和QTIA 520分別耦合到I混頻器110和Q混頻器120。TIA將所述混頻 器的差動(dòng)輸出電流轉(zhuǎn)換成差動(dòng)電壓。每一 TIA具備一輸入，所述輸入用于接收用于為全差 動(dòng)TIA的共模反饋(CMFB)電路設(shè)定參考電壓的電壓VCMl或VCM2。所屬領(lǐng)域的技術(shù)人員 將認(rèn)識(shí)到，CMFB電路經(jīng)設(shè)計(jì)以驅(qū)動(dòng)每一 TIA的共模電壓輸出，使其接近由參考電壓VCMl或 VCM2設(shè)定的電平。在一示范性實(shí)施例中，由偏移校準(zhǔn)控制件200在施加到ITIA 510的共模電壓VCMl 與施加到QTIA 520的共模電壓VCM2之間引入偏移。由偏移校準(zhǔn)控制件200產(chǎn)生的電壓VI 和VQ可對(duì)應(yīng)于電壓VCMl或VCM2。通過(guò)在電壓VCMl與VCM2之間引入有意偏移，可校正I 信道與Q信道之間的失配。所屬領(lǐng)域的技術(shù)人員將認(rèn)識(shí)到，根據(jù)本發(fā)明，可通常在存在于I和Q信道中的任何 對(duì)應(yīng)的共模偏電壓之間引入偏移。舉例來(lái)說(shuō)，圖5B描繪用于直接轉(zhuǎn)換接收器的基于電壓的 架構(gòu)，其中跨阻抗(Gm)級(jí)在每一混頻器前面，其后為電壓放大(Av)級(jí)。圖5C描繪用于圖 5B的架構(gòu)的示范性電路的一部分，其中圖5B的Gm級(jí)550、560經(jīng)實(shí)施為具有電阻性負(fù)載RL 的簡(jiǎn)單差動(dòng)對(duì)。所屬領(lǐng)域的技術(shù)人員將認(rèn)識(shí)到，圖5C中的Gm級(jí)550、560的差動(dòng)輸出的共 模電壓可由若干因數(shù)中的任一者控制，所述因數(shù)包括電阻值RL、晶體管M1、M2的大小和/或 偏電流Ib的值。根據(jù)本發(fā)明，可在接收器的I信道與Q信道之間在這些因數(shù)中的任一者中 引入偏移，以對(duì)混頻器不平衡進(jìn)行校正?；蛘撸墒褂美鐖D5D中針對(duì)Gm級(jí)所描繪的方案來(lái)直接控制用于任一信道的共
11模偏電壓。在圖5D中，參考電壓VREFI可經(jīng)由反饋放大器ACM來(lái)設(shè)定用于I混頻器的Gm 級(jí)輸出的共模電壓。類(lèi)似地，參考電壓VREFQ可設(shè)定Q混頻器(未圖示)的對(duì)應(yīng)Gm級(jí)輸出 的共模電壓。通過(guò)在VREFI與VREFQ之間引入偏移，可應(yīng)用本發(fā)明的原理。在一示范性實(shí)施例中，可將根據(jù)本發(fā)明的用于在I混頻器與Q混頻器的柵極和襯 底之間施加偏壓偏移的技術(shù)與根據(jù)2007年9月28日申請(qǐng)的題為“用于無(wú)源混頻器的偏移 校正(Offset correction for passive mixers) ”的第 11/864，310 號(hào)美國(guó)專(zhuān)利申請(qǐng)案的揭 示內(nèi)容的用于在每一混頻器的差動(dòng)對(duì)的個(gè)別晶體管之間施加偏壓偏移的技術(shù)進(jìn)行組合，所 述申請(qǐng)案已轉(zhuǎn)讓給本案受讓人，且所述申請(qǐng)案的內(nèi)容在此以引用的方式全部并入本文中。 舉例來(lái)說(shuō)，圖6描繪示范性實(shí)施例，其中將單獨(dú)的柵極偏電壓VgateIl和VgateI2提供到I 混頻器，且將單獨(dú)的柵極偏電壓VgateQl和VgateQ2提供到Q混頻器。圖6A接著描繪一般 化的校準(zhǔn)控制件600，其可調(diào)整I混頻器與Q混頻器之間的共模偏移和每一混頻器的差動(dòng)對(duì) 中的晶體管M1、M4與M2、M3之間的差動(dòng)偏移兩者。所屬領(lǐng)域的技術(shù)人員將認(rèn)識(shí)到，可施加其它的柵極電壓(未圖示)以單獨(dú)地偏置 圖6中的每一混頻器中的晶體管Ml到M4中的每一者。圖7描繪直接轉(zhuǎn)換接收器的示范性實(shí)施例，其中使每一信道的柵極偏電壓、襯底 偏電壓和共模參考電壓全部可由偏移校準(zhǔn)控制件200調(diào)整。在此示范性實(shí)施例中，信號(hào)VI 和VQ為復(fù)合信號(hào)，其各包含每信道一個(gè)以上控制電壓。所屬領(lǐng)域的技術(shù)人員將認(rèn)識(shí)到，一般來(lái)說(shuō)，每一信號(hào)VI和/或VQ可為復(fù)合信號(hào)， 其含有上文所揭示的用于調(diào)整用于信道的偏壓的偏電壓中的一些或全部。在一示范性實(shí)施 例中，用于所述信道中的一者的偏電壓中的任一者或全部可為固定的(即，不可調(diào)整的)， 而可使得用于其它信道的對(duì)應(yīng)偏電壓可經(jīng)由偏移校準(zhǔn)控制件200調(diào)整。預(yù)期所述示范性實(shí) 施例在本發(fā)明的范圍內(nèi)。上文已揭示用于將偏壓偏移提供到I-Q信號(hào)路徑中的元件的技術(shù)。下文中進(jìn)一步 揭示用于調(diào)整偏壓偏移以減少信道中的I-Q失配的技術(shù)。圖8描繪根據(jù)本發(fā)明的收發(fā)器設(shè)備的示范性實(shí)施例，其中將ADC_I 150和ADC_ Q160的數(shù)字輸出信號(hào)I和Q供應(yīng)到基帶處理器800。基帶處理器800測(cè)量數(shù)字信號(hào)I和Q 的一個(gè)或一個(gè)以上特性，且基帶處理器800耦合到偏移校準(zhǔn)控制件200。基于基帶處理器 800所測(cè)得的I和Q信號(hào)的特性，偏移校準(zhǔn)控制件200產(chǎn)生控制電壓VI和VQ0在一示范性實(shí)施例中，偏移校準(zhǔn)控制件200可設(shè)定電壓VI和VQ以最小化由基帶 處理器800從信號(hào)I和Q測(cè)得的接收器的殘余邊帶(RSB)。在一示范性實(shí)施例(例如，圖6A中所描繪的實(shí)施例)中，一般偏移校準(zhǔn)控制件600 可共同優(yōu)化接收器的RSB和二階輸入截點(diǎn)(IIP2)。所屬領(lǐng)域的技術(shù)人員將能夠基于本申請(qǐng) 案的揭示內(nèi)容和本文中先前參考的題為“用于無(wú)源混頻器的偏移校正(Offsetcorrection for passive mixers) ”的第11/864，310號(hào)美國(guó)專(zhuān)利申請(qǐng)案的揭示內(nèi)容來(lái)導(dǎo)出所述優(yōu)化方案。在圖8中，天線(xiàn)820耦合到天線(xiàn)連接器840。天線(xiàn)820產(chǎn)生差動(dòng)信號(hào)p/n，所述信 號(hào)耦合到雙工器830。雙工器830可經(jīng)配置以將天線(xiàn)連接器840耦合到接收鏈(RX)850或 發(fā)射鏈(TX) 810。為了為實(shí)現(xiàn)校準(zhǔn)目的而控制到達(dá)接收器的輸入信號(hào)RF_INp/RF_INn，可經(jīng)由天線(xiàn)連接器840將受控輸入信號(hào)供應(yīng)到接收器?；蛘?，發(fā)射器(TX) 810可產(chǎn)生受控信號(hào)，且雙工 器830可經(jīng)由殘余耦合而將TX輸出耦合到RX輸入。或者，在一架構(gòu)(未圖示)中，在校準(zhǔn) 階段期間可將由TX 810產(chǎn)生的受控信號(hào)直接耦合到RX輸入(即，繞過(guò)雙工器830)。在一 示范性實(shí)施例中，受控輸入信號(hào)可包含單一參考音調(diào)。圖9描繪由偏移校準(zhǔn)控制件200實(shí)施的用于校準(zhǔn)偏電壓VI和VQ以最小化由基帶 處理器800測(cè)得的RSB的算法的示范性實(shí)施例。在圖9中，校準(zhǔn)階段在步驟900中通過(guò)選 擇電壓VI、VQ的初始值而開(kāi)始。在步驟900中，還經(jīng)由上文論述的技術(shù)中的一者來(lái)將輸入 信號(hào)RF_INp和RF_INn提供到接收器。在步驟910中，可由基帶處理器800測(cè)量并記錄對(duì)應(yīng)于選定的VI、VQ的信號(hào)I和 Q的一個(gè)或一個(gè)以上參數(shù)。在一示范性實(shí)施例中，所關(guān)注參數(shù)可為信號(hào)I和Q中的所測(cè)得殘 余邊帶(RSB)。在替代示范性實(shí)施例中，所述所關(guān)注參數(shù)可為可受到由偏移校準(zhǔn)控制件200 產(chǎn)生的電壓VI、VQ影響的任何參數(shù)。在步驟920中，所述算法確定是否已達(dá)到VI、VQ的最終偏壓設(shè)定。如果未達(dá)到，則 在步驟930中可使VI、VQ前進(jìn)到下一候選VI、VQ設(shè)定。所述算法接著返回到步驟910，在 步驟910中可測(cè)量對(duì)應(yīng)于新VI、VQ的所關(guān)注參數(shù)。一旦在步驟920中已達(dá)到最終VI、VQ設(shè) 定，所述算法便進(jìn)行到步驟940。以此方式，通過(guò)步進(jìn)通過(guò)候選VI、VQ設(shè)定，可在VI、VQ設(shè)定的適當(dāng)范圍內(nèi)“掠過(guò)” 在步驟910中測(cè)得的所關(guān)注參數(shù)。在已掠過(guò)適當(dāng)范圍之后，在步驟940中識(shí)別對(duì)應(yīng)于所關(guān)注 參數(shù)的最佳值的VI、VQ設(shè)定。在一示范性實(shí)施例中，可識(shí)別對(duì)應(yīng)于信號(hào)I、Q中的最低RSB 的設(shè)定。在步驟950中，由偏移校準(zhǔn)控制件200選擇在步驟940中識(shí)別的VI、VQ設(shè)定且將 其應(yīng)用于圖8中的接收器的I和Q信道。雖然已在上文描述用于確定最佳VI、VB設(shè)定的特定算法，但所屬領(lǐng)域的技術(shù)人員 將認(rèn)識(shí)到，可應(yīng)用其它用于掠過(guò)校準(zhǔn)設(shè)定以確定最佳設(shè)定的算法。舉例來(lái)說(shuō)，可采用本文中 先前參考的題為“用于無(wú)源混頻器的偏移校正(Offset correction for passivemixers) ” 的第11/864，310號(hào)美國(guó)專(zhuān)利申請(qǐng)案中所揭示的校準(zhǔn)算法。應(yīng)注意，還可應(yīng)用本文中所揭示的校準(zhǔn)技術(shù)以?xún)?yōu)化除了明確描述的參數(shù)之外的任 何其它所關(guān)注參數(shù)，例如任一混頻器的振幅或相位增益。還預(yù)期所述示范性實(shí)施例在本發(fā) 明的范圍內(nèi)。在一示范性實(shí)施例中，當(dāng)輸入到LNA的信號(hào)RFp/RFn為已知時(shí)，可執(zhí)行圖9中所描 述的校準(zhǔn)階段。舉例來(lái)說(shuō)，可在裝運(yùn)之前對(duì)芯片進(jìn)行測(cè)試時(shí)在工廠(chǎng)完成校準(zhǔn)?；蛘撸扇缦?在常規(guī)操作期間完成校準(zhǔn)。在支持全雙工(即，單一無(wú)線(xiàn)電進(jìn)行的同時(shí)發(fā)射和接收)的情 況下，圖8中的TX 810可發(fā)射信號(hào)，所述信號(hào)經(jīng)由雙工器830的殘余耦合而耦合到RX 850。 應(yīng)注意，TX 810可以適當(dāng)高的功率電平進(jìn)行發(fā)射以克服由(例如)雙工器830和/或TX/ RX濾波器(未圖示)引起的在發(fā)射路徑與接收路徑之間的任何衰減。在一示范性實(shí)施例中，偏移校準(zhǔn)控制件200可包含用于實(shí)施圖9中所描述的步驟 的處理器。指令所述處理器執(zhí)行所述步驟的代碼可存儲(chǔ)于可由所述處理器存取的任何媒體 (例如RAM或ROM)中。偏移校準(zhǔn)控制件200還可包含用于基于處理圖9的步驟的結(jié)果而產(chǎn) 生電壓VI、VQ的電路，所述電路包括數(shù)/模轉(zhuǎn)換電路。本文中稍后參看圖11和圖12來(lái)描
13述所述轉(zhuǎn)換電路。圖10描繪示范性實(shí)施例，其中應(yīng)用本文中所揭示的技術(shù)以對(duì)發(fā)射器設(shè)備中的I-Q 失配進(jìn)行校正。在圖10中，I混頻器110和Q混頻器120接受由低通濾波器1000和1010 濾波的基帶輸入信號(hào)BB_I (同相)和BB_Q(正交相)。混頻器110、120通過(guò)乘以本機(jī)振蕩 器信號(hào)L0_I和L0_Q來(lái)將基帶信號(hào)調(diào)制到較高頻率。經(jīng)轉(zhuǎn)換的信號(hào)被輸入到可變?cè)鲆娣糯?器(VGA) 1020，VGA 1020的輸出耦合到功率放大器(PA) 1030。在一示范性實(shí)施例中，偏移校準(zhǔn)控制件200可根據(jù)本發(fā)明的技術(shù)來(lái)產(chǎn)生偏電壓VI 和VQ以針對(duì)I-Q失配而校準(zhǔn)混頻器110、120。應(yīng)注意，可應(yīng)用本文中相對(duì)于偏置接收器中的 I或Q混頻器所描述的所有技術(shù)來(lái)偏置發(fā)射器中的I或Q混頻器。而且，所屬領(lǐng)域的技術(shù)人 員將認(rèn)識(shí)到，一些示范性實(shí)施例可不同于圖10中所展示而分割電路塊的功能性，例如，LPF 1000、1010可并入于混頻器110、120的功能性中。預(yù)期所述示范性實(shí)施例在本發(fā)明的范圍 內(nèi)。在一示范性實(shí)施例中，為執(zhí)行VI和VQ的校準(zhǔn)，可由“讀出環(huán)”(未圖示)測(cè)量PA 輸出的RSB以將殘余邊帶從RF下變頻轉(zhuǎn)換到基帶。可使用ADC來(lái)數(shù)字化經(jīng)下變頻轉(zhuǎn)換的 RSB，且使用基帶處理器來(lái)處理經(jīng)下變頻轉(zhuǎn)換的RSB，以調(diào)整偏移校準(zhǔn)控制件。在一示范性實(shí) 施例中，可使用圖8中所展示的架構(gòu)在“環(huán)回模式”期間完成TX校準(zhǔn)，其中TX輸出直接耦 合到RX輸入而非耦合到天線(xiàn)。所屬領(lǐng)域的技術(shù)人員將認(rèn)識(shí)到，本文中所揭示的技術(shù)無(wú)需應(yīng)用于本文中明確描述 的發(fā)射器和接收器配置。而是，所述技術(shù)可應(yīng)用于采用I和Q混頻器、TIA和/或Gm模塊 的任何通信設(shè)備。預(yù)期所述示范性實(shí)施例在本發(fā)明的范圍內(nèi)。在本發(fā)明的另一方面中，提供在單一基電壓和偏移的情況下用于偏移校準(zhǔn)控制件 200產(chǎn)生電壓VI和VQ的技術(shù)。圖11展示利用雙向電流數(shù)/模轉(zhuǎn)換器(DAC)來(lái)產(chǎn)生電壓 VI和VQ的電壓和電壓偏移產(chǎn)生器的示范性實(shí)施例。在圖11中，將數(shù)字基電壓VI (數(shù)字) 提供到電壓DAC 1100。電壓DAC 1100輸出對(duì)應(yīng)的模擬電壓VI (模擬)。在一示范性實(shí)施 例中，電壓DAC 1100可為由多個(gè)開(kāi)關(guān)中的一者選擇性地分接的簡(jiǎn)單電阻器鏈。將電壓DAC 1100的輸出耦合到緩沖器1110。在一示范性實(shí)施例中，可由圖2中的偏移校準(zhǔn)控制件200 供應(yīng)緩沖器1110的輸出以作為控制電壓VI。同樣在圖11中，將數(shù)字偏移電壓Offset (數(shù)字)提供到雙向電流數(shù)/模轉(zhuǎn)換器 (DAC) 1140。電流DAC 1140輸出具有振幅Offset (模擬)的模擬電流IDAC。在節(jié)點(diǎn)A處，對(duì) 應(yīng)于電流DAC 1140的輸出，電壓如下 VA = VI (模擬)+Offset (模擬)*R ；其中R為可由范圍控制件1120調(diào)整的可變電阻。在一示范性實(shí)施例中，R可通過(guò) 規(guī)定2位數(shù)字控制信號(hào)(未圖示)而在四個(gè)不同值間選擇。在所展示的示范性實(shí)施例中，電流DAC 1140為可供應(yīng)電流且吸收電流兩者的雙 向電流DAC。對(duì)于對(duì)應(yīng)于正值的Offset (數(shù)字)的值，DAC 1140可供應(yīng)電流，而對(duì)于對(duì)應(yīng)于 負(fù)值的Offset(數(shù)字)的值，DAC 1140可吸收電流，或反之亦然。以此方式，依據(jù)Offset(數(shù) 字)的經(jīng)編程符號(hào)，可產(chǎn)生比基電壓VI高或低的電壓VA。在一示范性實(shí)施例中，可由圖2中的偏移校準(zhǔn)控制件200供應(yīng)電壓VA作為控制電 壓VQ (模擬)。
所屬領(lǐng)域的技術(shù)人員將認(rèn)識(shí)到，在替代示范性實(shí)施例中，可將VQ作為基電壓，且 將偏移施加到VQ以產(chǎn)生VI。在其它示范性實(shí)施例中，如前文所揭示，VI或VQ可包含多個(gè) 控制電壓，可使用圖11中所展示的技術(shù)來(lái)產(chǎn)生所述控制電壓中的任一者或全部。預(yù)期所述 示范性實(shí)施例在本發(fā)明的范圍內(nèi)。圖12描繪利用單向電流DAC 1240來(lái)產(chǎn)生電壓VI和VQ的電壓和電壓偏移產(chǎn)生 器的示范性實(shí)施例。在圖12中，單向電流DAC 1240供應(yīng)具有振幅Offset (模擬)的電流 IDAe。所屬領(lǐng)域的技術(shù)人員將認(rèn)識(shí)到，在替代示范性實(shí)施例中(未圖示)，在對(duì)圖12的電路 進(jìn)行適當(dāng)修改后，電流DAC 1240可吸收而非供應(yīng)電流。在圖12中，將基電壓Vbase (數(shù)字)供應(yīng)到電壓DAC 1100。視開(kāi)關(guān)S1、S2、S3、S4、 S5、S6的配置而定，將電壓DAC 1100的輸出電壓Vbase (模擬)耦合到緩沖器1200或緩沖 器 1210。在￥乂較高且￥乂8較低的第一配置中，閉合31、52、55，且斷開(kāi)53、54、56。在此配 置中，電壓DAC 1100的輸出耦合到緩沖器1200的輸入，且VA等于Vbase (模擬)。由電流 DAC 1240供應(yīng)的電流Idac從節(jié)點(diǎn)D流過(guò)開(kāi)關(guān)S5且流到緩沖器1200的輸出。節(jié)點(diǎn)D處的電 壓VD因此由下式給出VD = Vbase (模擬)+Offset (模擬)*R ；其中R為如先前所描述的可由范圍控制件1120配置的可變電阻。VD經(jīng)由開(kāi)關(guān)S2 而耦合到緩沖器1210的輸入，且緩沖器1210的輸出電壓VB等于VD。因此VB = VA+Offset (模擬)*R。(第一配置)在￥乂8較高且￥乂較低的第二配置中，斷開(kāi)31、52、55，且閉合53、54、56。在此配 置中，電壓DAC 1100的輸出耦合到緩沖器1210的輸入，且VB等于Vbase (模擬)。由電流 DAC 1240供應(yīng)的電流I·從節(jié)點(diǎn)D流過(guò)開(kāi)關(guān)S6且流到緩沖器1210的輸出。節(jié)點(diǎn)D處的電 壓VD由下式給出VD = VB+0ffset (模擬)*R。VD經(jīng)由開(kāi)關(guān)S4而耦合到緩沖器1200的輸入，且緩沖器1200的輸出電壓VA等于 VD0在此情況下VA = VB+Offset (模擬)*R。(第二配置)由此可見(jiàn)，在第一配置中，VB比VA高出值Offset (模擬)*R，而在第二配置中，VA 比VB高出Offset (模擬)*R。在一示范性實(shí)施例中，由圖2中的偏移校準(zhǔn)控制件200產(chǎn)生的電壓VI和VQ可對(duì) 應(yīng)于圖12中的電壓VA和VB。在此示范性實(shí)施例中，可由Vbase (數(shù)字)、Offset (數(shù)字)、 可變電阻R和經(jīng)由控制電壓VX和VXB對(duì)開(kāi)關(guān)的配置來(lái)規(guī)定電壓VI和VQ。所屬領(lǐng)域的技術(shù)人員將理解，可使用多種不同技術(shù)和技藝中的任一者來(lái)表示信息 和信號(hào)。舉例來(lái)說(shuō)，可由電壓、電流、電磁波、磁場(chǎng)或磁性粒子、光場(chǎng)或光學(xué)粒子，或其任何組 合來(lái)表示在整個(gè)上文描述中可參考的數(shù)據(jù)、指令、命令、信息、信號(hào)、位、符號(hào)和碼片。所屬領(lǐng)域的技術(shù)人員將進(jìn)一步了解，可將結(jié)合本文中所揭示的示范性實(shí)施例而描 述的各種說(shuō)明性邏輯塊、模塊、電路和算法步驟實(shí)施為電子硬件、計(jì)算機(jī)軟件，或兩者的組 合。為清楚說(shuō)明硬件與軟件的此可互換性，上文已大體上在其功能性方面描述各種說(shuō)明性 組件、塊、模塊、電路和步驟。將所述功能性實(shí)施為硬件還是軟件取決于特定應(yīng)用和強(qiáng)加于
15整個(gè)系統(tǒng)的設(shè)計(jì)約束。熟練的技術(shù)人員可針對(duì)每一特定應(yīng)用而以不同方式實(shí)施所描述的功 能性，但是所述實(shí)施決策不應(yīng)被解釋為會(huì)導(dǎo)致脫離本發(fā)明的示范性實(shí)施例的范圍?？墒褂猛ㄓ锰幚砥?、數(shù)字信號(hào)處理器(DSP)、專(zhuān)用集成電路(ASIC)、現(xiàn)場(chǎng)可編程門(mén) 陣列(FPGA)或其它可編程邏輯裝置、離散門(mén)或晶體管邏輯、離散硬件組件或其經(jīng)設(shè)計(jì)以執(zhí) 行本文中所描述的功能的任何組合來(lái)實(shí)施或執(zhí)行結(jié)合本文中所揭示的示范性實(shí)施例而描 述的各種說(shuō)明性邏輯塊、模塊和電路。通用處理器可為微處理器，但在替代實(shí)施方案中，處 理器可為任何常規(guī)的處理器、控制器、微控制器或狀態(tài)機(jī)。處理器還可實(shí)施為計(jì)算裝置的組 合，例如，DSP與微處理器的組合、多個(gè)微處理器的組合、結(jié)合DSP核心的一個(gè)或一個(gè)以上微 處理器，或任何其它此類(lèi)配置。結(jié)合本文中所揭示的示范性實(shí)施例而描述的方法或算法的步驟可直接包含于硬 件中、由處理器執(zhí)行的軟件模塊中，或兩者的組合中。軟件模塊可駐留于隨機(jī)存取存儲(chǔ)器 (RAM)、快閃存儲(chǔ)器、只讀存儲(chǔ)器(ROM)、電可編程ROM(EPROM)、電可擦可編程ROM(EEPROM)、 寄存器、硬盤(pán)、可裝卸磁盤(pán)、CD-ROM或此項(xiàng)技術(shù)中已知的任何其它形式的存儲(chǔ)媒體中。將 示范性存儲(chǔ)媒體耦合到處理器，使得處理器可從存儲(chǔ)媒體讀取信息并將信息寫(xiě)入到存儲(chǔ)媒 體。在替代實(shí)施方案中，存儲(chǔ)媒體可與處理器成一體。處理器和存儲(chǔ)媒體可駐留于A(yíng)SIC中。 ASIC可駐留于用戶(hù)終端中。在替代實(shí)施方案中，處理器和存儲(chǔ)媒體可作為離散組件而駐留 于用戶(hù)終端中。在一個(gè)或一個(gè)以上示范性實(shí)施例中，可以硬件、軟件、固件或其任何組合來(lái)實(shí)施所 描述的功能。如果以軟件來(lái)實(shí)施，則功能可作為一個(gè)或一個(gè)以上指令或代碼而存儲(chǔ)于計(jì)算 機(jī)可讀媒體上或經(jīng)由計(jì)算機(jī)可讀媒體而傳輸。計(jì)算機(jī)可讀媒體包括計(jì)算機(jī)存儲(chǔ)媒體和通信 媒體兩者，其包括促進(jìn)計(jì)算機(jī)程序從一處轉(zhuǎn)移到另一處的任何媒體。存儲(chǔ)媒體可為可由計(jì) 算機(jī)存取的任何可用媒體。以實(shí)例而非限制的方式，所述計(jì)算機(jī)可讀媒體可包含RAM、R0M、 EEPR0M、CD_R0M或其它光盤(pán)存儲(chǔ)裝置、磁盤(pán)存儲(chǔ)裝置或其它磁性存儲(chǔ)裝置，或可用來(lái)載運(yùn)或 存儲(chǔ)呈指令或數(shù)據(jù)結(jié)構(gòu)的形式的所要程序代碼且可由計(jì)算機(jī)存取的任何其它媒體。而且， 可適當(dāng)?shù)貙⑷魏芜B接稱(chēng)為計(jì)算機(jī)可讀媒體。舉例來(lái)說(shuō)，如果使用同軸電纜、光纖電纜、雙絞 線(xiàn)、數(shù)字訂戶(hù)線(xiàn)(DSL)，或例如紅外、無(wú)線(xiàn)電和微波等無(wú)線(xiàn)技術(shù)從網(wǎng)站、服務(wù)器或其它遠(yuǎn)程源 發(fā)射軟件，則同軸電纜、光纖電纜、雙絞線(xiàn)、DSL，或例如紅外、無(wú)線(xiàn)電和微波等無(wú)線(xiàn)技術(shù)包括 于媒體的定義中。如本文中所用，磁盤(pán)和光盤(pán)包括壓縮光盤(pán)(CD)、激光光盤(pán)、光學(xué)光盤(pán)、數(shù)字 通用光盤(pán)(DVD)、軟盤(pán)和藍(lán)光光盤(pán)，其中磁盤(pán)通常以磁性方式再現(xiàn)數(shù)據(jù)，而光盤(pán)使用激光以 光學(xué)方式再現(xiàn)數(shù)據(jù)。上述各項(xiàng)的組合也應(yīng)包括于計(jì)算機(jī)可讀媒體的范圍內(nèi)。提供所揭示的示范性實(shí)施例的先前描述以使所屬領(lǐng)域的技術(shù)人員能夠制造或使 用本發(fā)明。所屬領(lǐng)域的技術(shù)人員將容易明白對(duì)這些示范性實(shí)施例的各種修改，且在不脫離 本發(fā)明的精神或范圍的情況下，本文中所界定的一般原理可應(yīng)用于其它示范性實(shí)施例。因 此，本發(fā)明不欲限于本文所展示的示范性實(shí)施例，而是將賦予其與本文所揭示的原理和新 穎特征一致的最廣泛范圍。
1權(quán)利要求
一種設(shè)備，其包含同相(I)信號(hào)路徑和正交(Q)信號(hào)路徑，所述I信號(hào)路徑具有至少一個(gè)I偏電壓或I偏電流，且所述Q信號(hào)路徑具有至少一個(gè)對(duì)應(yīng)的Q偏電壓或Q偏電流；以及偏移校準(zhǔn)控制件，其用于控制所述I偏電壓、I偏電流、Q偏電壓或Q偏電流中的至少一者，使得所述I偏電壓或I偏電流中的至少一者具有不同于所述Q偏電壓或Q偏電流中的對(duì)應(yīng)一者的值。
2.根據(jù)權(quán)利要求1所述的設(shè)備，所述設(shè)備包含通信接收器。
3.根據(jù)權(quán)利要求1所述的設(shè)備，所述設(shè)備包含通信發(fā)射器。
4.根據(jù)權(quán)利要求1所述的設(shè)備，所述I和Q信號(hào)路徑包含對(duì)應(yīng)的I和Q混頻器，所述至 少一個(gè)I偏電壓或I偏電流包含所述I混頻器的偏電壓或電流，且所述至少一個(gè)Q偏電壓 或Q偏電流包含所述Q混頻器的偏電壓或電流。
5.根據(jù)權(quán)利要求4所述的設(shè)備，每一混頻器包含至少一個(gè)差動(dòng)對(duì)，所述I偏電壓、I偏 電流、Q偏電壓或Q偏電流中的所述至少一者包含所述混頻器的所述至少一個(gè)差動(dòng)對(duì)的第 一柵極偏電壓。
6.根據(jù)權(quán)利要求5所述的設(shè)備，所述I偏電壓、I偏電流、Q偏電壓或Q偏電流中的所 述至少一者進(jìn)一步包含所述混頻器的所述至少一個(gè)差動(dòng)對(duì)的第二柵極偏電壓，所述第一和 第二柵極偏電壓分別耦合到單一差動(dòng)對(duì)的第一和第二晶體管，所述偏移校準(zhǔn)控制件進(jìn)一步 經(jīng)配置以在所述第一與第二柵極偏電壓之間提供偏移。
7.根據(jù)權(quán)利要求6所述的設(shè)備，所述I偏電壓、I偏電流、Q偏電壓或Q偏電流中的所 述至少一者進(jìn)一步包含所述混頻器的所述至少一個(gè)差動(dòng)對(duì)的襯底偏電壓。
8.根據(jù)權(quán)利要求4所述的設(shè)備，所述I偏電壓、I偏電流、Q偏電壓或Q偏電流中的所 述至少一者包含所述混頻器的所述至少一個(gè)差動(dòng)對(duì)的整體偏電壓。
9.根據(jù)權(quán)利要求5所述的設(shè)備，每一混頻器為無(wú)源混頻器。
10.根據(jù)權(quán)利要求5所述的設(shè)備，每一混頻器為有源混頻器。
11.根據(jù)權(quán)利要求4所述的設(shè)備，每一混頻器為有源混頻器，每一有源混頻器包含至少 一個(gè)偏置晶體管，所述I偏電壓、I偏電流、Q偏電壓或Q偏電流中的所述至少一者包含與所 述至少一個(gè)偏置晶體管相關(guān)聯(lián)的偏電流。
12.根據(jù)權(quán)利要求1所述的設(shè)備，所述I和Q信號(hào)路徑包含對(duì)應(yīng)的I和Q混頻器，所述 I和Q信號(hào)路徑進(jìn)一步包含分別耦合到所述I和Q混頻器的輸出的對(duì)應(yīng)的I和Q跨阻抗放 大器(TIA)，所述至少一個(gè)I偏電壓或I偏電流包含所述I TIA的偏電壓，且所述至少一個(gè) Q偏電壓或Q偏電流包含所述Q TIA的偏電壓。
13.根據(jù)權(quán)利要求12所述的設(shè)備，所述ITIA的所述偏電壓包含所述I TIA的共模輸 出電壓，所述Q TIA的所述偏電壓包含所述Q TIA的共模輸出電壓。
14.根據(jù)權(quán)利要求1所述的設(shè)備，所述I和Q信號(hào)路徑包含對(duì)應(yīng)的I和Q混頻器，所述 I和Q信號(hào)路徑進(jìn)一步包含分別耦合到所述I和Q混頻器的輸入的對(duì)應(yīng)的I和Q Gm放大 器，所述至少一個(gè)I偏電壓或I偏電流包含所述I Gm放大器的偏電壓，且所述至少一個(gè)Q 偏電壓或Q偏電流包含所述Q Gm放大器的偏電壓。
15.根據(jù)權(quán)利要求14所述的設(shè)備，所述IGm放大器的所述偏電壓包含所述I Gm放大 器的共模輸出電壓，所述Q Gm放大器的所述偏電壓包含所述Q Gm放大器的共模輸出電壓。
16.根據(jù)權(quán)利要求1所述的設(shè)備，其進(jìn)一步包含處理器，所述處理器經(jīng)配置以測(cè)量分別 耦合到所述I和Q信號(hào)路徑的輸出的I和Q輸入信號(hào)，所述處理器進(jìn)一步經(jīng)配置以基于所 述測(cè)得的I和Q輸入信號(hào)來(lái)調(diào)整所述偏移校準(zhǔn)控制件的輸出信號(hào)。
17.根據(jù)權(quán)利要求16所述的設(shè)備，所述處理器進(jìn)一步經(jīng)配置以基于從所述I和Q輸入 信號(hào)測(cè)得的殘余邊帶來(lái)調(diào)整所述偏移校準(zhǔn)控制件的所述輸出信號(hào)。
18.根據(jù)權(quán)利要求1所述的設(shè)備，所述偏移校準(zhǔn)控制件包含用于將兩個(gè)以數(shù)字方式規(guī) 定的電壓轉(zhuǎn)換成兩個(gè)模擬電壓的轉(zhuǎn)換模塊，所述至少兩個(gè)以數(shù)字方式規(guī)定的電壓包含第一 數(shù)字信號(hào)和第二數(shù)字信號(hào)，所述對(duì)應(yīng)的模擬電壓產(chǎn)生于第一輸出節(jié)點(diǎn)和第二輸出節(jié)點(diǎn)處， 所述轉(zhuǎn)換模塊包含電壓數(shù)/模轉(zhuǎn)換器，其用于將所述第一數(shù)字信號(hào)轉(zhuǎn)換成第一模擬電壓；單向電流數(shù)/模轉(zhuǎn)換器，其用于在電流節(jié)點(diǎn)處將所述第二數(shù)字信號(hào)轉(zhuǎn)換成第二模擬電流；第一組開(kāi)關(guān)，其在所述開(kāi)關(guān)接通時(shí)經(jīng)由所述第一輸出節(jié)點(diǎn)和電阻將所述第一模擬電壓 耦合到所述電流節(jié)點(diǎn)；以及第二組開(kāi)關(guān)，其在所述開(kāi)關(guān)接通時(shí)經(jīng)由所述第二輸出節(jié)點(diǎn)和電阻將所述第一模擬電壓 耦合到所述電流節(jié)點(diǎn)。
19.根據(jù)權(quán)利要求18所述的設(shè)備，其進(jìn)一步包含第一緩沖器，其在所述第一開(kāi)關(guān)接通時(shí)將所述第一模擬電壓耦合到所述第一輸出節(jié) 點(diǎn)；以及第二緩沖器，其在所述第二開(kāi)關(guān)接通時(shí)將所述第一模擬電壓耦合到所述第二輸出節(jié)點(diǎn)ο
20.根據(jù)權(quán)利要求18所述的設(shè)備，所述第一輸出節(jié)點(diǎn)處的所述電壓是由所述偏移校準(zhǔn) 控制件提供，以作為所述I偏電壓或I偏電流中的所述至少一者，且所述第二輸出節(jié)點(diǎn)處的 所述電壓是由所述偏移校準(zhǔn)控制件提供，以作為所述Q偏電壓或Q偏電流中的所述對(duì)應(yīng)一者O
21.根據(jù)權(quán)利要求18所述的設(shè)備，所述電阻可響應(yīng)于控制信號(hào)而調(diào)整。
22.根據(jù)權(quán)利要求18所述的設(shè)備，其中所述電壓數(shù)/模轉(zhuǎn)換器包含電阻器鏈。
23.一種用于減少通信設(shè)備中的同相(I)與正交(Q)信號(hào)路徑之間的失配的方法，所述 方法包含在用于所述I信號(hào)路徑的元件的偏壓與用于所述Q信號(hào)路徑的元件的偏壓之間施加偏移。
24.根據(jù)權(quán)利要求23所述的方法，所述通信設(shè)備包含接收器。
25.根據(jù)權(quán)利要求23所述的方法，所述通信設(shè)備包含發(fā)射器，所述發(fā)射器包含所述I和Q信號(hào)路徑。
26.根據(jù)權(quán)利要求23所述的方法，所述I和Q信號(hào)路徑包含對(duì)應(yīng)的I和Q混頻器，所述 施加偏移包含在所述I混頻器中的晶體管與所述Q混頻器中的對(duì)應(yīng)晶體管之間施加偏移。
27.根據(jù)權(quán)利要求26所述的方法，所述施加偏移包含在所述I混頻器中的所述晶體管 的柵極與所述Q混頻器中的所述對(duì)應(yīng)晶體管的柵極之間施加偏移。
28.根據(jù)權(quán)利要求26所述的方法，其進(jìn)一步包含在所述I混頻器中的第一晶體管與所述I混頻器中的第二晶體管之間施加偏壓偏移， 所述第一和第二晶體管形成差動(dòng)對(duì)。
29.根據(jù)權(quán)利要求26所述的方法，所述施加偏移包含在所述I混頻器中的所述晶體管 的整體與所述Q混頻器中的所述對(duì)應(yīng)晶體管的整體之間施加偏移。
30.根據(jù)權(quán)利要求27所述的方法，所述施加偏移進(jìn)一步包含在所述I混頻器中的所述 晶體管的所述整體與所述Q混頻器中的所述對(duì)應(yīng)晶體管的所述整體之間施加偏移。
31.根據(jù)權(quán)利要求26所述的方法，每一混頻器為無(wú)源混頻器。
32.根據(jù)權(quán)利要求26所述的方法，每一混頻器為有源混頻器。
33.根據(jù)權(quán)利要求26所述的方法，每一混頻器為有源混頻器，每一有源混頻器包含至 少一個(gè)偏置晶體管，所述施加偏移包含在與所述I混頻器中的所述至少一個(gè)偏置晶體管和 所述Q混頻器中的所述至少一個(gè)偏置晶體管相關(guān)聯(lián)的偏電流之間施加偏移。
34.根據(jù)權(quán)利要求26所述的方法，所述I和Q信號(hào)路徑包含對(duì)應(yīng)的I和Q混頻器，所述 I和Q信號(hào)路徑進(jìn)一步包含分別耦合到所述I和Q混頻器的輸出的對(duì)應(yīng)的I和Q跨阻抗放 大器(TIA)，所述施加偏移包含在所述I TIA的偏電壓與所述Q TIA的對(duì)應(yīng)偏電壓之間施加 偏移。
35.根據(jù)權(quán)利要求34所述的方法，所述ITIA的所述偏電壓包含所述I TIA的共模輸 出電壓，所述Q TIA的所述偏電壓包含所述Q TIA的共模輸出電壓。
36.根據(jù)權(quán)利要求23所述的方法，所述I和Q信號(hào)路徑包含對(duì)應(yīng)的I和Q混頻器，所 述I和Q信號(hào)路徑進(jìn)一步包含分別耦合到所述I和Q混頻器的輸入的對(duì)應(yīng)的I和QGm放大 器，所述施加偏移包含在所述I Gm放大器的偏電壓與所述Q Gm放大器的對(duì)應(yīng)偏電壓之間 施加偏移。
37.根據(jù)權(quán)利要求36所述的方法，所述IGm放大器的所述偏電壓包含所述I Gm放大 器的共模輸出電壓，所述Q Gm放大器的所述偏電壓包含所述Q Gm放大器的共模輸出電壓。
38.根據(jù)權(quán)利要求26所述的方法，所述通信設(shè)備包含接收器，所述接收器包含所述I和 Q信號(hào)路徑，所述方法進(jìn)一步包含測(cè)量分別耦合到所述I和Q混頻器的所述輸出的I和Q輸入信號(hào)；基于所述測(cè)得的I和Q輸入信號(hào)來(lái)調(diào)整所述所施加的偏移。
39.根據(jù)權(quán)利要求38所述的方法，所述調(diào)整所述所施加的偏移包含基于從所述I和Q 輸入信號(hào)測(cè)得的殘余邊帶來(lái)調(diào)整所述所施加的偏移。
40.根據(jù)權(quán)利要求38所述的方法，其進(jìn)一步包含將受控輸入信號(hào)供應(yīng)到所述接收器的輸入。
41.根據(jù)權(quán)利要求40所述的方法，所述通信設(shè)備進(jìn)一步包含發(fā)射器和雙工器，所述供 應(yīng)受控輸入信號(hào)包含使用所述發(fā)射器來(lái)發(fā)射受控輸入信號(hào)；以及經(jīng)由所述雙工器將所述所發(fā)射的受控輸入信號(hào)耦合到所述接收器的所述輸入。
42.根據(jù)權(quán)利要求38所述的方法，其進(jìn)一步包含在用于所述I信號(hào)路徑的元件的偏壓與用于所述Q信號(hào)路徑的元件的偏壓之間施加多 個(gè)候選偏移；以及針對(duì)所施加的所述多個(gè)候選偏移中的每一者而測(cè)量耦合到所述I和Q混頻器的所述輸4出的I和Q輸入信號(hào)。
43.根據(jù)權(quán)利要求42所述的方法，所述基于所述測(cè)得的I和Q輸入信號(hào)來(lái)調(diào)整所述所 施加的偏移包含施加與從所述測(cè)得的I和Q輸入信號(hào)計(jì)算出的最低殘余邊帶相關(guān)聯(lián)的候選 偏移。
44.根據(jù)權(quán)利要求23所述的方法，所述通信設(shè)備包含發(fā)射器，所述發(fā)射器包含所述I和 Q信號(hào)路徑，所述I信號(hào)路徑包含I混頻器且所述Q信號(hào)路徑包含Q混頻器，所述方法進(jìn)一 步包含將參考I信號(hào)施加到所述I混頻器的輸入； 將參考Q信號(hào)施加到所述Q混頻器的輸入； 測(cè)量由所述發(fā)射器發(fā)射的所述信號(hào)的參數(shù)；以及基于所述測(cè)量由所述發(fā)射器發(fā)射的所述信號(hào)的所述參數(shù)來(lái)調(diào)整所述所施加的偏移。
45.根據(jù)權(quán)利要求44所述的方法，由所述發(fā)射器發(fā)射的所述信號(hào)的所述參數(shù)為殘余邊市ο
46.根據(jù)權(quán)利要求45所述的方法，所述通信設(shè)備進(jìn)一步包含雙工器和接收器，所述測(cè) 量由所述發(fā)射器發(fā)射的所述信號(hào)的所述參數(shù)包含經(jīng)由所述雙工器將由所述發(fā)射器發(fā)射的 所述信號(hào)耦合到所述接收器的所述輸入，所述調(diào)整所述所施加的偏移包含在用于所述I混 頻器的偏置元件與用于所述Q混頻器的偏置元件之間施加與所述測(cè)得的所發(fā)射信號(hào)的最 低殘余邊帶相關(guān)聯(lián)的偏移。
47.一種設(shè)備，其包含同相⑴信號(hào)路徑和正交(Q)信號(hào)路徑；以及用于在用于所述I信號(hào)路徑的元件的偏壓與用于所述Q信號(hào)路徑的元件的偏壓之間施 加偏移的裝置。
48.根據(jù)權(quán)利要求47所述的設(shè)備，其進(jìn)一步包含 用于確定將施加的最佳偏移的裝置。
49.根據(jù)權(quán)利要求48所述的設(shè)備，其進(jìn)一步包含用于產(chǎn)生用于所述I信號(hào)路徑的元件 的偏電壓和用于所述Q信號(hào)路徑的元件的偏電壓的裝置。
50.一種用于規(guī)定在通信設(shè)備中將被施加于I信號(hào)路徑的元件與對(duì)應(yīng)的Q信號(hào)路徑的 元件之間的偏移的計(jì)算機(jī)程序產(chǎn)品，所述產(chǎn)品包含計(jì)算機(jī)可讀媒體，其包含用于致使計(jì)算機(jī)測(cè)量分別耦合到所述I和Q信號(hào)路徑的輸出的I和Q輸入信號(hào)的代碼；以及用于致使計(jì)算機(jī)基于所述測(cè)得的I和Q輸入信號(hào)來(lái)調(diào)整所述所施加的偏移的代碼。
51.根據(jù)權(quán)利要求50所述的計(jì)算機(jī)程序產(chǎn)品，所述用于致使計(jì)算機(jī)基于所述測(cè)得的I 和Q輸入信號(hào)來(lái)調(diào)整所述所施加的偏移的代碼包含用于致使計(jì)算機(jī)基于從所述I和Q輸入信號(hào)測(cè)得的殘余邊帶來(lái)調(diào)整所述所施加的偏移 的代碼。
52.根據(jù)權(quán)利要求51所述的計(jì)算機(jī)程序產(chǎn)品，所述通信設(shè)備包含發(fā)射器、雙工器和接 收器，所述產(chǎn)品進(jìn)一步包含用于致使計(jì)算機(jī)使用所述發(fā)射器經(jīng)由所述雙工器將受控輸入信號(hào)發(fā)射到所述接收器的輸入的代碼。
53.根據(jù)權(quán)利要求52所述的計(jì)算機(jī)程序產(chǎn)品，其進(jìn)一步包含用于在用于所述I信號(hào)路 徑的元件的偏壓與用于所述Q信號(hào)路徑的元件的偏壓之間施加多個(gè)候選偏移的代碼；以及 用于針對(duì)所施加的所述多個(gè)候選偏移中的每一者而測(cè)量耦合到I和Q混頻器的輸出的I和 Q輸入信號(hào)的代碼。
54.一種用于將兩個(gè)以數(shù)字方式規(guī)定的電壓轉(zhuǎn)換成兩個(gè)模擬電壓的設(shè)備，所述兩個(gè)以 數(shù)字方式規(guī)定的電壓包含第一數(shù)字信號(hào)和第二數(shù)字信號(hào)，所述兩個(gè)模擬電壓產(chǎn)生于第一輸 出節(jié)點(diǎn)和第二輸出節(jié)點(diǎn)處，轉(zhuǎn)換模塊包含電壓數(shù)/模轉(zhuǎn)換器，其用于將所述第一數(shù)字信號(hào)轉(zhuǎn)換成第一模擬電壓；單向電流數(shù)/模轉(zhuǎn)換器，其用于在電流節(jié)點(diǎn)處將所述第二數(shù)字信號(hào)轉(zhuǎn)換成第二模擬電流；第一組開(kāi)關(guān)，其在所述開(kāi)關(guān)接通時(shí)經(jīng)由所述第一輸出節(jié)點(diǎn)和電阻將所述第一模擬電壓 耦合到所述電流節(jié)點(diǎn)；以及第二組開(kāi)關(guān)，其在所述開(kāi)關(guān)接通時(shí)經(jīng)由所述第二輸出節(jié)點(diǎn)和電阻將所述第一模擬電壓 耦合到所述電流節(jié)點(diǎn)。
55.根據(jù)權(quán)利要求54所述的設(shè)備，其進(jìn)一步包含第一緩沖器，其在所述第一開(kāi)關(guān)接通時(shí)將所述第一模擬電壓耦合到所述第一輸出節(jié) 點(diǎn)；以及第二緩沖器，其在所述第二開(kāi)關(guān)接通時(shí)將所述第一模擬電壓耦合到所述第二輸出節(jié)點(diǎn)ο
56.根據(jù)權(quán)利要求54所述的設(shè)備，所述電阻可響應(yīng)于控制信號(hào)而調(diào)整。
57.根據(jù)權(quán)利要求54所述的設(shè)備，其中所述電壓數(shù)/模轉(zhuǎn)換器包含電阻器鏈。
全文摘要
本發(fā)明提供用于減少在通信發(fā)射器或接收器的同相(I)與正交(Q)信道之間的失配的技術(shù)。在一示范性實(shí)施例中，施加單獨(dú)的電壓以偏置所述I信道的混頻器與所述Q信道的混頻器中的晶體管的柵極或整體。在另一示范性實(shí)施例中，施加單獨(dú)的電壓以偏置與每一信道相關(guān)聯(lián)的跨阻抗放大器的共模參考電壓。本發(fā)明進(jìn)一步提供用于導(dǎo)出偏電壓以最小化所接收或所發(fā)射信號(hào)中的所測(cè)得殘余邊帶或優(yōu)化所述所接收或所發(fā)射信號(hào)的其它參數(shù)的技術(shù)。本發(fā)明還揭示用于使用雙向和單向電流數(shù)/模轉(zhuǎn)換器(DAC)來(lái)產(chǎn)生單獨(dú)的偏電壓的技術(shù)。
文檔編號(hào)H04L27/00GK101904145SQ200880121005
公開(kāi)日2010年12月1日 申請(qǐng)日期2008年12月15日 優(yōu)先權(quán)日2007年12月18日
發(fā)明者奧亞斯·M·喬克西, 弗雷德里克·博蘇 申請(qǐng)人:高通股份有限公司